KR960015813A - 모스펫 형성방법 - Google Patents

모스펫 형성방법 Download PDF

Info

Publication number
KR960015813A
KR960015813A KR1019940028188A KR19940028188A KR960015813A KR 960015813 A KR960015813 A KR 960015813A KR 1019940028188 A KR1019940028188 A KR 1019940028188A KR 19940028188 A KR19940028188 A KR 19940028188A KR 960015813 A KR960015813 A KR 960015813A
Authority
KR
South Korea
Prior art keywords
forming
gate electrode
trench
semiconductor substrate
gate
Prior art date
Application number
KR1019940028188A
Other languages
English (en)
Other versions
KR100337200B1 (ko
Inventor
황준
김경일
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940028188A priority Critical patent/KR100337200B1/ko
Publication of KR960015813A publication Critical patent/KR960015813A/ko
Application granted granted Critical
Publication of KR100337200B1 publication Critical patent/KR100337200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스펫 형성방법에 관한 것으로, 반도체기판의 활성영역 상부에 트렌치를 형성하고 트랜치가 형성된 부분과 트렌치가 형성되지 않은 부분에 게이트전극을 형성하고 불순물을 이온주입시겨 모스펫을 형성하거나, 트랜치를 형성한 다음, 트랜치의 표면을 게이트산화막으로 형성하고 트렌치의 내부는 게이트전극용 다결정 실리콘막으로 형성한 다음, 불순물을 이온주입하여 모스펫을 형성함으로써 반도체소자가 고집적화됨에 따른 쇼트 채널의 문제점을 방지하여 반도체소자의 특성을 향상시켜 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

모스펫 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 제1실시예에 따른 모스펫 형성공정도,
제2A도 내지 제2F도는 본 발명의 제2실시예에 따른 모스펫 형성공정도.

Claims (8)

  1. 반도체기판 활성영역에 트렌치를 형성하고 상기 트렌치 상부에 게이트전극을 형성한 다음, 상기 트렌치 양측의 반도체기판에 불순물 확산영역을 형성하는 모스펫 형성방법.
  2. 반도체기판 활성영역 일정부분에 일정깊이 트렌치를 형성하는 공정과, 전표면상부에 게이트산화막을 일정두께 형성하는 공정과, 상기 게이트산화막 상부에 제이트전극용 다결정실리콘막을 일정두께 형성하는 공정과, 상기 케이트전극용 다진정실리콘막 상부에 게이트전극을 형성하기 위한 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 게이트전극용 다결정실리콘막과 케이트산화막을 순차적으로 식각하여 게이트전극과 게이트산화막패틴을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 게이트전극과 게이트산화막패턴을 마스크로하여 상기 반도체기판에 저농도의 불순물을 이온주입함으로써 저농도의 불순물 확산영역을 형성하는 공정과, 상기 게이트전극 측벽에 절연막 스페이서를 형성하는 공정과, 상기 게이트전극과 절연막 스페이서를 마스크로하여 상기 반도체기판에 고농도의 불순물을 이온주입함으로써 고농도의 불순물 확산영역을 형성하는 공정을 포함하는 모스펫 형성방법.
  3. 제2항에 있어서, 상기 트렌치는 0.1 내지 0.2㎛의 깊이로 형성하는 것을 특징으로 하는 모스펫 형성방법.
  4. 제2항에 있어서, 상기 감광막패턴은 상기 트렌치와 양측으로 일정폭 중첩되도록 형성하는 것을 특징으로 하는 모스펫 형성방법.
  5. 제4항에 있어서, 상기 일정폭은 0.1 내지 0.2㎛로 하는 것을 특징으로 하는 모스펫 형성방법.
  6. 제2항에 있어서, 상기 고농도의 불순물 확산영역은 상기 게이트전극의 저부면보다 0.1 내지 0.01㎛ 깊게 형성하는 것을 특징으로 하는 모스펫 형성방법.
  7. 반도체기판 활성영역 상부에 트렌치를 형성하는 공정과, 전표면상부에 게이트산화막을 일정두께 형성하는 공정과, 상기 게이트산화막 상부에 일정두께 게이트전극용 제1다결정실리콘막을 형성하는 공정과, 상기 게이트전극용 제1다결정실리콘막을 에치백하는 공정과, 전표면상부에 게이트전극용 제2다결정실리콘막을 일정두께 형성하는 공정과, 상기 게이트전극용 제2다결정실리콘막을 에치백하여 상기 트렌치를 매립하는 게이트산화막과 게이트전극을 형성하는 공정과, 상기 게이트전극과 게이트산화막을 마스크로하여 저농도의 불순물을 이온주입함으로써 저농도의 불순물 확산영역을 형성하는 공정과, 상기 케이트전극보다 양측으로 일정폭 큰 감광막패턴을 상기 게이트전극 상부에 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 반도체기판에 고농도의 불순물을 이온주입함으로써 고농도의 불순물 확산영역을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 모스펫 형성방법.
  8. 제7항에 있어서, 상기 트렌치는 0.25 내지 0.4㎛의 깊이로 형성하는 것을 특징으로 하는 모스펫 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028188A 1994-10-31 1994-10-31 모스펫형성방법 KR100337200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028188A KR100337200B1 (ko) 1994-10-31 1994-10-31 모스펫형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028188A KR100337200B1 (ko) 1994-10-31 1994-10-31 모스펫형성방법

Publications (2)

Publication Number Publication Date
KR960015813A true KR960015813A (ko) 1996-05-22
KR100337200B1 KR100337200B1 (ko) 2002-11-23

Family

ID=37479979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028188A KR100337200B1 (ko) 1994-10-31 1994-10-31 모스펫형성방법

Country Status (1)

Country Link
KR (1) KR100337200B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781450B1 (ko) 2006-10-27 2007-12-03 동부일렉트로닉스 주식회사 트렌치 구조의 폴리실리콘 게이트 전극 형성 방법

Also Published As

Publication number Publication date
KR100337200B1 (ko) 2002-11-23

Similar Documents

Publication Publication Date Title
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR960015813A (ko) 모스펫 형성방법
KR970023872A (ko) 모스 트랜지스터의 제조방법
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR960019768A (ko) 트랜지스터 제조방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR100489588B1 (ko) 탑게이트형박막트랜지스터의제조방법
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR100313958B1 (ko) 반도체소자 및 그의 제조방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR100247170B1 (ko) 트렌치 구조를 갖는 트랜지스터 제조방법
KR0167666B1 (ko) 반도체 소자의 트렌지스터 제조 방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR20030000123A (ko) 트랜지스터 및 그의 제조 방법
KR960009216A (ko) 반도체 소자 및 그 제조방법
KR20020050371A (ko) 반도체 소자의 트랜지스터 제조 방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970004057A (ko) 반도체 소자의 제조방법
KR19990004401A (ko) 반도체 소자의 트랜지스터 제조 방법
KR19990009566A (ko) 모스펫 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee