KR960015848A - 반도체소자의 소자분리절연막 형성방법 - Google Patents
반도체소자의 소자분리절연막 형성방법 Download PDFInfo
- Publication number
- KR960015848A KR960015848A KR1019940026293A KR19940026293A KR960015848A KR 960015848 A KR960015848 A KR 960015848A KR 1019940026293 A KR1019940026293 A KR 1019940026293A KR 19940026293 A KR19940026293 A KR 19940026293A KR 960015848 A KR960015848 A KR 960015848A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- film
- trench
- semiconductor substrate
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로 반도체기판 상부에 기판을 보호할 수 있는 산화막과 질화막을 순차적으로 형성하고 그 상부에 예정된 부분을 노출시킬 수 있는 강광막패턴을 형성한 다음, 상기 감광막패턴을 이용하여 트렌치를 형성하고 비교적 집적도가 낮은 부분인 스크라이브라인이나 주변회로부에 형성된 폭이 큰 트렌치의 저부에 불순물을 주입하여 열산화막을 형성하고 표면상부에 일정한 두께의 다른 산화막을 형성함으로써 비교적 집적도가 낮은 부분에 형성된 트렌치를 매립하는 동시에 상부를 평탄화시킨 다음, 전면식각을 실시하여 비교적 집적도가 높은 부분과 낮은 부분이 평탄화된 소자분리절연막을 형성함으로써 반도체소자의 신뢰성 및 수율을 향상시켜 반도체소자의 고집적화 및 생산성 향상을 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제1E도는 본 발명의 제1실시예에 따른 반도체소자의 소자 분리절연막 형성공정도.
Claims (17)
- 반도체기판 상부에 제1산화막을 형성하는 공정과, 상기 제1산화막 상부에 질하막을 형성하는 공정과, 상기 질화막 상부에 감광막을 형성하는 공정과, 노광마스크를 이용한 노광 및 현상공정으로 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 사스크로하여 상기 질화막, 제1산화막 및 반도체 기판을 순차적으로 식각함으로써 폭이 작은 제1트랜치와 폭이 큰 제2트랜치를 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 감광막을 형성하는 공정과, 다른 노광마스크를 이용한 노광 및 현상공정으로 사기 제2트렌치를 노출시키는 제2감광막패턴을 형성하는 공정과 상기 제2감광막패턴을 마스크로하여 상기 제2트렌치에 불순물이온을 주입하는 이온주입공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 반도체기판을 열산화시켜 열산화막을 형성하는 공정과, 전체표면상부에 제2산화막을 형성하여 평탄화시키는 공정과, 표면상부를 전면식각하여 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 이온주입공정은 3족, 5족 및 6족의 불순물로 이루어지는 군에서 임의로 선택되는 하나의 불순물로 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제2항에 있어서, 상기 이온주입공정시 이온주입농도는 1×1014㎠내지 1×10/㎠로 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 제2산화막은 실리콘과 산소의 화합물로 형성하는 것을 특징으로 하는 반도체소자의소자분리절연막 형성방법
- 제4항에 있어서, 상기 제2산화막은 03-TEOS, TEOS, HRO 및 MTO등으로 이루어지는 군에서 임의로 선택되는 하나의 물질을 사용하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제4항에 있어서, 상기 제2산화막의 두께는 3000A 내지 8000A으로 하는 것을 특징으로 하는 반도체소장의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 열산화막은 불순물이온이 주입된 제2트렌치에 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 전면식각은 상기 반도체기판의 활성영역이 노출되도록 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 반도체기판 상부에 제1산화막을 형성하는 공정과, 상기 제1산화막 상부에 질화막을 형성하는 공정과, 상기 질화막 상부에 감광막을 형성하는 공정과, 노광마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크하여 상기 질화막, 제1산화막 및 반도체기판을 순차적으로 식각함으로써 폭이 작은 제1트렌치와 폭이 큰 제2트렌치를 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 전체표면상부에 일정두께 제2산화막을 형성하는 공정과, 상기 제2산화막 하부의 반도체기판 일부에 불순물이온을 이온주입하는 공정과, 상기 제2산화막의 두께만큼 전면식각을 시시하여 상기 제1트렌치를 제2산화막으로 매립하고 상기 제2트렌치의 측벽에 절연막 스페이서를 형성하는 공정과, 상기 반도체기판을 열산화시켜 열산화막을 형성하는 공정과, 표면상부를 평탄화시키는 전면식각을 실시함으로써 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 제2산화막은 실리콘과 산소의 화합물로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항 또는 제10항에 있어서, 상기 제2산화막은 상기 반도체기판과의 식각선택비가 3:1 내지 8:1인 물질을 사용하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 제2산화막의 두께는 3000A 내지 8000A으로 하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 이온주입공정은 3족, 5족 및 6족의 불순물로 이루어지는 군에서 임의로 선택되는 하나의 불순물로 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제13항에 있어서, 상기 이온주입공정시 이온주입농도는 1×10/㎠ 내지 1×10로 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 뷸순물이온은 상기 제2트렌치에 양측벽으로부더 상기 제2산화막의 두께만큼 떨어진 상기 제2트렌치의 중앙부에만 이온주입하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 열산화공정은 불순물이온이 주입된 반도체기판과 주입되지 않은 반도체기판의 열산화율 차이를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제9항에 있어서, 상기 전면식각은 상기 전면식각은 상기 반도체기판의 활성영역이 노출되도록 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026293A KR100281272B1 (ko) | 1994-10-14 | 1994-10-14 | 반도체소자의 소자분리 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026293A KR100281272B1 (ko) | 1994-10-14 | 1994-10-14 | 반도체소자의 소자분리 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015848A true KR960015848A (ko) | 1996-05-22 |
| KR100281272B1 KR100281272B1 (ko) | 2001-03-02 |
Family
ID=66767301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940026293A KR100281272B1 (ko) | 1994-10-14 | 1994-10-14 | 반도체소자의 소자분리 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281272B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980034610A (ko) * | 1996-11-08 | 1998-08-05 | 문정환 | 반도체장치의 소자격리방법 |
| KR100833421B1 (ko) * | 2002-06-25 | 2008-05-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 식각 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653704B1 (ko) | 2004-10-01 | 2006-12-04 | 삼성전자주식회사 | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 |
| KR100696382B1 (ko) | 2005-08-01 | 2007-03-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
-
1994
- 1994-10-14 KR KR1019940026293A patent/KR100281272B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980034610A (ko) * | 1996-11-08 | 1998-08-05 | 문정환 | 반도체장치의 소자격리방법 |
| KR100833421B1 (ko) * | 2002-06-25 | 2008-05-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100281272B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904538A (en) | Method for developing shallow trench isolation in a semiconductor memory device | |
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| KR970053912A (ko) | 반도체 소자의 제조방법 | |
| KR980005383A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0151267B1 (ko) | 반도체장치의 제조방법 | |
| KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100190195B1 (ko) | 반도체 소자의 제조방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100223907B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| KR0171070B1 (ko) | 플라즈마 건식식각 방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR0168198B1 (ko) | 반도체 장치의 트렌치형 소자분리방법 | |
| KR100444608B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20070069686A (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| KR100226550B1 (ko) | 반도체장치의 제조방법 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR970003775A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPH0594998A (ja) | 半導体装置の製造方法 | |
| KR960043101A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR960043103A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |