KR0171070B1 - 플라즈마 건식식각 방법 - Google Patents

플라즈마 건식식각 방법 Download PDF

Info

Publication number
KR0171070B1
KR0171070B1 KR1019940033608A KR19940033608A KR0171070B1 KR 0171070 B1 KR0171070 B1 KR 0171070B1 KR 1019940033608 A KR1019940033608 A KR 1019940033608A KR 19940033608 A KR19940033608 A KR 19940033608A KR 0171070 B1 KR0171070 B1 KR 0171070B1
Authority
KR
South Korea
Prior art keywords
dry etching
etching method
plasma dry
wafer
plasma
Prior art date
Application number
KR1019940033608A
Other languages
English (en)
Other versions
KR960026290A (ko
Inventor
이병하
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940033608A priority Critical patent/KR0171070B1/ko
Publication of KR960026290A publication Critical patent/KR960026290A/ko
Application granted granted Critical
Publication of KR0171070B1 publication Critical patent/KR0171070B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 건식식각 방법에 관한 것으로서 플라즈마를 이용하는 플라즈마 건식식각방법에 있어서, 피식각물질의 식각부위와 상기 피식각물의 가장자리 부위가 노출되도록 상기 피식각물 상에 마스크패턴을 형성하는 단계와, 상기 마스크패턴을 마스크로하여 상기 피식각물을 식각하는 단계를 포함한다.

Description

플라즈마 건식식각 방법
제1도는 종래의 플라즈마 건식식각 방법을 설명하기 위한 도면.
제2도는 종래의 플라즈마 건식식각 방법에 의해 식각된 웨이퍼의 단면을 도시한 도면.
제3도는 본 발명에 의한 플라즈마 건식식각 방법에 의해 식각된 웨이퍼의 단면을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20,30 : 웨이퍼 11 : 매몰층
12,21 : 실리콘단결정층 13 : 질화막
14,31 : 포토레지스트 15 : 산화격리층
본 발명은 프라즈마(plasma) 건식식각 방법에 관한 것으로, 특히 플라즈마에 의해서 식각시키는 부위에서 식각의 균일도 향상에 적당하도록 한 플라즈마 건식식각 방법에 관한 것이다.
반도체 제조에서 플라즈마 식각은 완전한 건식식각 시스템(system)이며, 플라즈마 가스(gas)는 전기적인 파괴에 의해 생성되며 가스의 종류에 따라 강한 화학반응을 일으킬 수 있다. 즉, 플라즈마 건식식각은 반도체 제조에서의 실리콘(silicon)층, 실리콘질화막, 다결정실리콘, 그리고 실리콘산화막등을 식각할 수 있다.
제1도는 종래의 플라즈마 건식식각 방법을 설명하기 위해 도면으로, 반도체 소자의 산화격리층의 형성 과정을 도시한 도면이고, 제2도는 종래의 플라즈마 건식식각 방법에 의해 식각된 웨이퍼의 단면을 도시한 도면이다. 첨부된 도면을 참고하여 종래의 플라즈마 건식식각 방법을 설명하면 다음과 같다.
종래의 플라즈마 건식식각 방법을 실시하여 웨이퍼상에서의 단위 소자간을 격리시키는 산화격리층을 형성시키기 위해서는 우선, 제1도의(a)와 같이, 웨이퍼(10)상에 이온주입 빛 확산공정으로 매몰층(11)을 형성시킨 후에, 그 상면에 에피택셜(epitaxial) 성장 방법으로 실리콘단결정층(12)을 형성시킨다.
그리고, 제1도의 (b)와 같이, 실리콘단결정층(12)의 상면에 질화막(13) 및 포토레지스트(photo resist)(14)를 순차적으로 도포시킨 후에, 산화격리층을 형성시킬 부위의 질화막과 포토레지스트를 제거하여 실리콘단결정층을 노출시키는 마스크패턴(mask pattern)을 형성시키고, 마스크패턴에 의해 실리콘단결정층의 노출된 부위를 플라즈마 건식식각 방법으로 식각한다.
그 후에는 제1도의 (c)와 같이, 포토레지스트(14)를 제거하고, 산화 확산공정을 진행하여 산화격리층(15)을 형성시킨 후에 질화막(13)을 제거한다.
즉, 종래의 플라즈마 건식식각 방법에서는 웨이퍼 상에 형성시킨 실리콘단결정층을 식각하여 산화격리층을 형성시키기 위해서 실리콘단결정층의 가장자리부위(ⓑ부위는 노출시키지 않고, 산화격리층을 형성시킬 부위와 가장자리 안쪽부위(ⓐ부위)까지만 노출시킨 마스크패턴을 형성시켜서, 제2도와 같이, 노출시킨 부위에서만 식각이 진행되도록 하였다.
그러나, 건식식각시 플라즈마가 웨이퍼의 중앙 부위에서 가장자리 부위으로 확산되는 데, 이 플라즈마가 식각되지 않은 부위에 의해 가장자리 부위에 집중되므로 식각률이 중앙 부위보다 가장자리 부위이 커 웨이퍼 상의 실리콘단결정층의 가장자리부위(ⓐ부위)가 과다 식각 현상이 발생된다. 따라서, 종래의 플라즈마 건식식각 방법에서는 산화격리층을 형성시키기 위하여 과다식각된 부위에서 산화 확산 공정을 진행할때에 산화가 웨이퍼 내부로 깊게 침투되는 문제가 발생되었다.
또한, 산화격리층을 형성시킬 부위의 측면에서는 과다 식각에 의해서 활성영역이 좁아지게 되었고, 산화격리층을 형성시킬 부위에 매몰층이 형성되어 있을 경우에는 과다 식각에 의한 메몰층의 손상으로 전기적인 특성이 악화되어 반도체 소자의 전기적인 동작특성을 악화시키는 문제가 발생되었다.
따라서, 본 발명에서는 이러한 문제를 해결하기 위하여 인출된 것으로, 플라즈마에 의한 건식식각을 개선하여 웨이퍼 상의 피식각 물질층이 중앙 부위과 가장자리 부위에서 균일하게 식각되도록 하는 것이 그 목적이다.
본 발명에 의한 플라즈마 건식식각 방법에서는 피식각물질의 식각부위와 상기 피식각물의 가장자리부위가 노출되도록 상기 피식각물 상에 마스크패턴을 형성하는 단계와, 상기 마스크패턴을 마스크로하여 상기 피식각물을 식각하는 단계를 포함한다.
이하 도면을 참고하여 본 발명에 의한 플라즈마 건식식각 방법을 설명한다.
제3도는 본 발명에 의한 플라즈마 건식식각 방법에 의해 식각된 웨이퍼의 단면을 도시한 도면이다.
본 발명에 의한 플라즈마 건식식각 방법에서는 웨이퍼(30) 상에 포토레지스트(31)를 도포한 후에, 제3도의 (a)와 같이, 포토레지스트(31)를 노광 및 현상하여 웨이퍼(30)의 식각될 부위와 가장자리 부위를 노출시키는 마스크패턴을 형성한다.
그후에는 제3도의 (b)와 같이, 웨이퍼(30) 상의 마스크패턴에 의해 웨이퍼(30)의 노출된 부위, 즉, 식각될 부위와 가장자리 부위를 플라즈마 건식식각 방법으로 소정 깊이로 식각하고 마스크패턴을 제거한다. 이 때, 플라즈마가 웨이퍼(30)의 중앙 부위에서 가장자리 부위으로 확산되는데, 이 웨이퍼(30)의 가장자리 부위이 식각되어 있으므로 플라즈마가 집중되지 않고 외부로 흐르게 된다. 그러므로, 플라즈마의 집중으로 인한 웨이퍼(30)의 중앙 부위와 가장자리 부위의 식각률이 균일해져 가장자리부위이 과다 식각되는 것을 방지한다.
또한, 본 발명의 다른 실시예로는 웨이퍼 상에 실리콘단결정층을 에피택셜 성장시키고, 실리콘단결정층을 식각시킬 경우에는 실리콘단결정층의 표면에 질화막과 포토레지스트를 순차적으로 형성시키고, 식각부위와 가장자리부위의 실리콘단결정층 표면을 노출시킨 마스크 패턴을 형성시켜서 실리콘단결정층의 노출된 부위를 풀라즈마 건식식각 방법으로 식각을 진행시킨다.
본 발명에 의한 플라즈마 건식식각방법에서는 피식각물질인 웨이퍼에서 가장자리부위의 웨이퍼 표면을 노출시키는 마스크패턴을 형성하여 식각을 진행하므로 가장자리 부위에 플라즈마가 집중되는 것을 방지하므로 과다식각을 감소시킬 수 있게 된다. 따라서, 식각의 균일도가 향상되고 동작이 안정된 반도체 소자의 제조에 적당하게 된다.

Claims (1)

  1. 플라즈마를 이용하는 플라즈마 건식식각방법에 있어서, 피식각물질의 식각부위와 상기 피식각물의 가장자리부위가 노출되도록 상기 피식각물 상에 마스크패턴을 형성하는 단계와, 상기 마스크패턴을 마스크로하여 상기 피식각물을 식각하는 단계를 포함하여 이루어진 플라즈마 건식식각 방법.
KR1019940033608A 1994-12-10 1994-12-10 플라즈마 건식식각 방법 KR0171070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033608A KR0171070B1 (ko) 1994-12-10 1994-12-10 플라즈마 건식식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033608A KR0171070B1 (ko) 1994-12-10 1994-12-10 플라즈마 건식식각 방법

Publications (2)

Publication Number Publication Date
KR960026290A KR960026290A (ko) 1996-07-22
KR0171070B1 true KR0171070B1 (ko) 1999-03-30

Family

ID=19400958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033608A KR0171070B1 (ko) 1994-12-10 1994-12-10 플라즈마 건식식각 방법

Country Status (1)

Country Link
KR (1) KR0171070B1 (ko)

Also Published As

Publication number Publication date
KR960026290A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0313683A1 (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
JPH0697665B2 (ja) 集積回路構成体の製造方法
US3717514A (en) Single crystal silicon contact for integrated circuits and method for making same
EP0173414B1 (en) Method of producing semiconductor devices comprising an overlying polysilicon layer
KR100399352B1 (ko) 선택적 결정 성장을 이용한 반도체 장치 제조 방법
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
KR0171070B1 (ko) 플라즈마 건식식각 방법
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
US5763316A (en) Substrate isolation process to minimize junction leakage
KR930000197B1 (ko) 필드산화막 형성방법
US4213807A (en) Method of fabricating semiconductor devices
JPH0955421A (ja) 半導体装置の製造方法
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
JPH08335554A (ja) 半導体素子の製造方法
KR920004539B1 (ko) 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR930008849B1 (ko) 반도체 소자의 격리막 형성방법
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
KR100193120B1 (ko) 반도체 마이크로머시닝 소자의 기계구조부 형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR100188002B1 (ko) 반도체 소자 제조방법
KR100190375B1 (ko) 반도체소자의소자분리막형성방법
JPS61207076A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

EXPY Expiration of term