KR920004539B1 - 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 - Google Patents
선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 Download PDFInfo
- Publication number
- KR920004539B1 KR920004539B1 KR1019880009186A KR880009186A KR920004539B1 KR 920004539 B1 KR920004539 B1 KR 920004539B1 KR 1019880009186 A KR1019880009186 A KR 1019880009186A KR 880009186 A KR880009186 A KR 880009186A KR 920004539 B1 KR920004539 B1 KR 920004539B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- high concentration
- diffusion region
- silicon substrate
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1a 도 내지 제 1c 도는 일반적인 방법으로 마스크 패턴 형성단계를 도시한 단면도.
제 2a 도 내지 제 2e 도는 본 발명에 제1실시예에 의해 트렌치 하부에 선택적으로 고농도 확신영역을 형성하는 단계를 도시한 단면도.
제 3 도는 본 발명의 제 2실시예에 의해 트렌치 하부에 선택적으로 고농도 확산영역을 형성하는 단계를 도시한 단면도.
제 4 도는 본 발명의 제 3실시예에 의한 트렌치 하부에 선택적으로 고농도 확산영역을 형성한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3 : 질화막 4 : 포토레지스트층
5 : 도프된 산화막 6 : 포토레지스트층
7 : 고농도 확산영역 10 : 창
20 : 트렌치
본 발명은 반도체 고집적 소자의 선택적인 고농도 확산영역을 갖는 트렌치 그 제조방법에 관한 것으로, 특히 Mega DRA급 이상의 고집적 반도체 소자의, 트렌치 캐패시터에 선택적 측면벽 도핑기술을 이용하여 트렌치 저부에 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법에 관한 것이다. 종래에는 DRAM에 사용되는 트렌치 캐패시터의 내측벽에 선택적으로 고농도 불순물을 도프하기 위해서는 이온주입법을 이용하거나, P+또는 N+형의 불순물을 포함하는 솔리드 소스(SOLD SOURCE)을 이용하여 선택적으로 도핑을 진행하였는데 이방법는 재현성이 떨어지고 공정감시가 매우 까다로와 제조비용이 높기 때문에 대량생산이 곤란하였다.
따라서, 본발명은 사기한 단점을 해소하기 위하여 실린콘 기판에 트렌치를 형성하고, 드라이브-인 공정으로 트렌치 저부의 실린콘 기판에 고농도 확산영역을 선택적으로 형성하는 제조방법 및 그로 인해 형성되는 반도체 소제를 제공하는데 그목적이 있다.
본 발명에 의하면 실리콘 기판 상부에 마스크층으로 산화막, 질화막을 형성하고 마스크 패턴 공정으로 예정된 트랜치 영역을 질화막과 산화막을 제거하여 창을 형성하는 단계와, 노출된 실리콘 기판의 예정된 깊이로 식각하여 트렌치를 형성하고, 트렌치 표면 상부에 고농도 불순물이 도프된 산화막을 예정된 두께로 형성하는 단계와, 상기 도프된 산화막 상부의 요홈에 포토레지스트증을 채운다음, 에치백 공정으로 상기 도프된 산화막의 요홈 저부에만 선택적으로 포토레지스트층을 남기고 나머지 제거하는 단계와, 트렌치 상부의 노출된 도프된 산화막을 제거하고, 남아있는 포토레지스트층을 완전히 제거하는 단계와, 드라이드-인 공정으로 트렌치 하부에 남아있는 도프된 산화막으로부터 트렌치 내측면의 실리콘 기판에 고농도 불순물을 확산시켜 트렌치 저면의 실리콘 기판에 선택적으로 고농도 확산영역을 형성하는 단계로 이루어지는 것을 특징으로 한다.
본 발명에 의하면 실리콘 기판에 예정된 깊이의 트렌치가 형성되고 트렌치 저부의 실리콘 기판에 선택적으로 고농도 확산영역이 형성된 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 1a 도 내지 1c 도는 일반적으로 제조방법으로 마스크패턴 형성단계를 도시한 단면도이다.
제 1a 도는 실리콘 기판(1)위에 마스크용으로 산화막(2), 질화막(3), 포토레지스트층(4)을 순차적으로 형성한 상태의 단면도로서, 상기 질화막(3)을 후공정의 트렌치 식각공정에서 실리콘 기판(1)의 표면 손상을 방지하고 식각정지면을 감지하기 위해 사용된다.
제 1b 도는 상기 공정후에 포토레지스트층(4)의 트렌치 영역을 형성할 예정된 "A"부분을 노광 및 현상처리하여 "A"부분의 포토레지스트층(14)을 제거한 상태의 단면도이다.
제 1c 도는 상기 공정으로 노출된 질화막(3)와 하부의 산화막(2)을 식각하여 창(10)을 형성하고 상부의 포토레지스터층(4)을 제거한 상태의 단면도이다.
제 2a 도 내지 제 2e 도는 본 발명의 제 1 실시예에 의해 실리콘 기판의 예정된 부분에 트렌치를 형성하고, 트렌치 저부에 선택적으로 고농도 확산영역을 형성한 상태의 단면도이다.
제 2a 도는 상기 질화막(3) 및 산화막(2)을 마스크로 사용하고 노출된 실리콘 기판(1)을 예정된 폭과 깊이("A" 및 'B")의 트렌치(20)를 형성한 다음 , 고농도 불순물이 도프된 산화막(5) 예를들어 BSG, PSG 또는 AsSG층을 예정된 두께로 트렌치(20) 표면에 형성한 상태의 단면도이다.
제 2b 도는 제 2b 도의 공정후 도프된 산화막(5)의 상부의 요홈에 포토레지스트층(6)을 완전히 채우고 마스크용 질화막(3)을 상부의 도프된 산화막(5)보다 두껍게 평탄화 고정을 실시한 상태의 단면도이다.
제 2c 도는 상기 포토레지스트층(6)을 에치백 공정에 의해 트렌치(20) 저부에 두께"C"만큼 포토레지스트층(6)을 남긴 상태의 단면도이다.
제 2d 도는 상기 공정으로 노출된 도프된 산화막(5)을 식각한 상태의 단면도이다.
제 2e 도는 남아있는 포토레지스트층(6)을 완전히 제거한다음, 고온의 드라이버-인 공정에 의해 상기 도프된 산화막(5)에서 트렌치(20) 벽면의 실리콘 기판(1)으로 고농도 불순물을 확산시켜 고농도 확산영역(7)을 형성한 후 남아있는 도프된 산화막(5)을 제거한 상태의 단면도이다.
제 3 도는 본 발명의 제 2 실시예로서, 실리콘 기판(1) 상부에 에피텍셜 성장층(8)을 형성한 다음, 본 발명의 제 1 실시예와 같은 방법으로 에피텍셜 성장층(8)에 트렌치(20)를 형성하고, 트렌치(20)저부의 에피텍셜 성장층(9)에 선택적으로 고농도 확산영역(7)을 형성한 것을 도시한 것이다.
제 4 도는 본 발명의 제 3 실시예로서, 실리콘 기판(1)상부에 제 2 실시예와 같이 에피텍셜 성장층(8)을 형성하고 트렌치(20)을 에피텍셜 성장층(8) 하부의 실리콘 기판(1)까지 형성하고, 트렌치(20)의 저부에 선택적으로 고농도 확산영역(7)을 에피텍셜 성장층(8)과 실리콘 기판(1)에 걸쳐서 형성한 상태의 단면도이다.
여기에서 주지해야 할점는 트렌치의 깊이와 고농도 확산영역의 깊이는 임의로 결정할 수 있다는 것이다.
상기와 같은 본 발명에 의하면 DRAM에 사용되는 트렌치 캐패시터의 고농도 확산영역을 선택적으로 형성할 수 있으며 그 제조방법이 용이하여 공정의 재현성을 높이고 생산성을 높일 수 있다.
Claims (3)
- 반도체소자 제조공정에 있어서, 실리콘 기판 상부에 마스크층으로 산화막, 질화막을 형성하고 마스크패턴 공정으로 예정된 트렌치 영역의 질화막과 산화막을 제거하여 창을 형성하는 단계와, 노출된 실리콘 기판을 예정된 깊이로 식각하여 트렌치를 형성하고, 트렌치 표면 상부에 고노도 불순물이 도프된 산화막을 예정된 두께로 형성하는 단계와, 상기 도프된 산화막 상부의 요홈에 포토레지스트층을 체운다음, 에치백 공정으로 상기 도프된 산화막의 요홈 저부에만 선택적으로 포토레지스트층을 남기고 나머지는 제거하는 단계와, 드라이브-인 공정으로 트렌치 하부에 남아있는 도프된 산화막으로부터 내측면의 실리콘 기판에 고농도 불순물을 확산시켜 트렌치 저면의 실리콘 기판에 선택적으로 고농도 확산영역을 형성하는 단계로 이루어지는 것을 특징으로 하는 선택적인 고농도 확산영역을 갖는 트렌치 제조방법.
- 제 1 항에 있어서, 상기 실리콘 기판 상부에 에피텍셜 성장층을 형성하고, 마스크층을 이용하여 에피텍셜 성장층에 예정된 깊이의 트렌치를 형성하고, 트렌치 저면의 에피텍셜 성장층에 선택적으로 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 선택적인 고농도 확산영역을 갖는 트렌치 제조방법.
- 제 5 항에 있어서, 상기 트렌치를 에피텍셜 성장층과 하부의 실리콘 기판까지 형성한 다음, 트렌치 저면의 실리콘 기판과 에피텍셜 성장층에 선택적으로 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 선택적인 고농도 확산영역을 갖는 트렌치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009186A KR920004539B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009186A KR920004539B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900002424A KR900002424A (ko) | 1990-02-28 |
| KR920004539B1 true KR920004539B1 (ko) | 1992-06-08 |
Family
ID=19276310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880009186A KR920004539B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004539B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8909438B2 (en) | 2010-12-07 | 2014-12-09 | Volvo Construction Equipment Ab | Swing control system for hybrid construction machine |
-
1988
- 1988-07-22 KR KR1019880009186A patent/KR920004539B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8909438B2 (en) | 2010-12-07 | 2014-12-09 | Volvo Construction Equipment Ab | Swing control system for hybrid construction machine |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002424A (ko) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| US5229315A (en) | Method for forming an isolated film on a semiconductor device | |
| EP0004298B1 (en) | Method of fabricating isolation of and contact to burried layers of semiconductor structures | |
| US4255207A (en) | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation | |
| US4104086A (en) | Method for forming isolated regions of silicon utilizing reactive ion etching | |
| US4473941A (en) | Method of fabricating zener diodes | |
| US5310691A (en) | Method of manufacturing semiconductor device including formation of alignment mark | |
| KR920004539B1 (ko) | 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 | |
| KR920000706B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR19980027682A (ko) | 반도체 기판 및 그 제조 방법 | |
| US4213807A (en) | Method of fabricating semiconductor devices | |
| KR920000707B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0171070B1 (ko) | 플라즈마 건식식각 방법 | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| US4670769A (en) | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation | |
| KR0167890B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR0172813B1 (ko) | 바이폴라 트랜지스터의 베이스전극 형성방법 | |
| KR910006748B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR100226795B1 (ko) | 반도체소자의 격리방법 | |
| KR100190195B1 (ko) | 반도체 소자의 제조방법 | |
| KR910008833B1 (ko) | Sog 막을 이용한 선택적 트렌치 측면벽 도핑방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |