KR910006748B1 - 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 - Google Patents
선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 Download PDFInfo
- Publication number
- KR910006748B1 KR910006748B1 KR1019880009187A KR880009187A KR910006748B1 KR 910006748 B1 KR910006748 B1 KR 910006748B1 KR 1019880009187 A KR1019880009187 A KR 1019880009187A KR 880009187 A KR880009187 A KR 880009187A KR 910006748 B1 KR910006748 B1 KR 910006748B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- mask pattern
- forming
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001152 differential interference contrast microscopy Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
제1a도 내지 제2c도는 본 발명의 소스영역 형성방법을 설명하기 위한 도시도로서, 제1a도는 본 발명을 설명하기 위해 N+기판에 에피텍셜 성장층을 형성시키고 그 위에 마스크층을 형성한 후 포토 레지스터층을 코팅한 상태의 단면도.
제1b도는 제1a도에서 포토 레지스터층의 일부분을 제거한 상태의 단면도.
제1c도는 제1b도에서 마스크 패턴을 형성한 다음 포토레지스터층을 제거한 상태의 단면도.
제2a도는 제1c도의 공정후에 에피텍셜 성장층을 소정깊이로 에칭한후 도프 산화물을 침착한 상태의 단면도.
제2b도는 제2a도 공정후 산화막 스페이서 에칭(SPACER ETCHING)으로 스페이서를 형성하여 도핑한 상태의 단면도.
제2c도는 제2b도 상태에서 트렌치 에칭을 행하여 측면벽에 선택으로 도핑된 소스영역이 형성되고 도프산화물을 제거한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : N+(또는 P+)기판 2 : 산화물(OXIDE)
3 : 질화물(NITRIDE) 4 : 포토 레지스터층(PHOTO RESISTER LAYER)
5 : 도프산화물 6 : 도핑영역(소스영역)
7 : 에피텍셜 성장층
본 발명은 반도체 고집적소자의 소스영역 형성방법 및 그에 의해 제조되는 반도체 집적소자에 관한 것으로, 메가 D RAM급 이상의 반도체 고집적소자에서 N+기판에 형성된 에피텍셜 성장층에 에칭에 의한 트렌치 캐패시터(TRENCH CAPACITOR)의 선택적 측면벽 도핑기술(SSWDT : SELECTIVE SIDE-WALL DOPING TECHNOLOGY)을 이용하여 실제 마스크 패턴 폭보다 작은 폭을 가지는 트렌치 좌우측면 상부에 소스영역을 형성하는 기술에 관한 것이다.
종래의 트렌치 캐패시터 측면벽을 도핑하기 위해서는 이온주입법을 이용하거나 P+또는 N+형 소스 웨이퍼(SOURCE WAFER)와 같은 솔리드 소스(SOLID SOURCE)를 이용하여 선택적으로 도핑을 진행하였으므로, 재현성이 떨어지고 공정감시가 매우 까다로와 제조비용이 높고 다량생산이 곤란하였다.
따라서, 본 발명은 상기한 단점을 해소하고 N+기판에 형성된 에피텍셜 성장층에 에칭을 행한 후, 침착 처리하여 트렌치 에칭(TRENCH ETCHING)후, 하이 도핑(HIGH DOPING)된 측면벽 상부를 선택적으로 형성, 소스 영역을 제공하여 재현성을 향상시키고 공정감시를 원활하게 할뿐아니라, 트렌치 구조를 이용한 모든 메가 D RAM급 이상의 반도체 고집적 소자에 용이하게 실시할 수 있는 선택적 도핑공정(SELECTIVE SIDE WALL DOPING)을 제공하는데 그 목적이 있다.
본 발명에 의한 소스영역 형성방법에 의하면, 특히 N+기판상에 형성된 에피텍셜 성장층 위에 형성된 마스크층 상부에 포토레지스터를 코팅하고 사진현상법에 의해 일정한 패턴(PATTERN)을 형성한후, 상기 사진현상법에 의해 노출된 마스크층을 에칭기술로 제거하여 마스크 패턴을 형성한 다음, 상기 마스크 상부의 포토레지스터층을 사진현상법에 의해 제거하고 마스크 패턴상에 노출된 에피텍셜 성장층을 소정깊이로 트렌치 에칭한 후, 상기 패턴 및 에칭부위에 도프산화물(DOPED OXIDE)인 BSG 혹은 PSG를 침착(DEPOSITON)하고 산화막 스페이서 에칭을 하여 도프산화물을 잔재시켜 열을 가해 상기의 에칭부위에 깊은 도핑영역을 형성시킨후 RIE(REACTIVE ION ETCHING) 실리콘 에칭기술에 의해 상기 도핑영역을 일부 포함하여 에피텍셜 성장층에 트렌치를 형성하여, 트렌치 캐패시터가 형성되고, 트렌치 캐패시터 상부 측면벽 부분에 깊은 도핑영역이 트렌지스터의 소스 (SOURCE)역할을 하게 된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a 내지 1c도 및 제2a 내지 2c도는 본 발명에 따라 D RAM반도체 고집적 소자에서, 트렌지스터의 소스(SOURCE)역할을 하는 트렌치 캐패시터 상부 측면벽 부분을 도핑하여 소스영역을 형성하는 공정을 설명하기 위한 단면도로서, 제1a도는 N+(혹은 P+)기판(1)위에 에피텍셜 성장층(7)을 형성시키고, 그위에 마스크용으로 산화물층(2)을 침착하고, 또한 트렌치 형성시 RIE 충격에 의한 상기 성장층 표면의 손상을 방지하고 에칭 정지면의 감지를 위한 스토핑층(STOPPING LAYER)으로서 질화물층(3)을 상기 산화물층(2)위에 침착하고, 일정한 마스크 패턴을 형성하기 위해 상기 질화물층(3)위에 포토 레지스터층(4)을 코팅한 공정을 거친 트렌치 캐패시터 영역의 단면도이다.
제1b도는 상기 공정후에 포토 레지스터층(4)의 "A"부분에만 사진형상법에 의해 현상(DEVELOPING)처리하여 광이 도달하는 부분만을 제거한 공정후의 단면도이다.
제1c도는 상기와 같이 사진현상법에 의해 광에 노출된 마스크층을 에칭기술을 이용하여 에피텍셜 성장층(7)의 표면까지 제거하여 마스크 패턴을 형성시키고 포토 레지스터를 제거하는 공정단계이다.
제2a도는 제1c도와 같이 형성된 마스크 패턴에서 노출된 에피텍셜 성장층(7)부위에 에칭처리에 의해 소정 깊이 ι의 에칭홈을 형성한 다음, 도프 산화물인 BSG, AsSG, 또는 PSG(5)등을 일정한 두께로 침착시킨후, 산화막 스페이서 에칭(SPACER ETCHING)으로 스페이서를 형성하여 고열처리함으로서 상기 물질(5)은 에피텍셜 성장층(7)내부로 주입되어 2b도와 같이되어, 도핑영역(6)이 형성된다. 여기서 점선부분이 스페이서 부분이다.
다음 제2c도는 제2b도의 상태에서 다시 RIE실리콘 에칭방법을 행하여 스페이서 폭 D만큼 줄여서 트렌치폭이 형성되는데 이때, 폭이 "B", 깊이 "C"만큼의 트렌치 캐패시터를 형성시켰으며 필요에 따라 제2b도의 도프산화물층(5)이 제거된다.
따라서, 상기와 같은 공정에 의하면, 에피텍셜 성장층(7)에 형성시킨 에칭홈에 의해 더깊게 형성된 도핑영역(6)이 트렌지스터와 캐패시터를 접속하여 주는 P+(혹은 N+)역할, 즉 소스역할을 하게한다.
상기와 같은 공정법을 택하므로서, 트렌치 상부 양측면벽 도핑영역(6)을 트렌치 에칭과 동시에 선택적으로 형성시킬수 있고, 도핑농도와 재현성을 높일수 있으며 공정감시를 용이하게 할수 있다.
Claims (1)
- 메가 D RAM급 이상의 반도체 고집적 소자의 소스영역 형성방법에 있어서, N+(혹은 P+)기판에 에피텍셜 성장층상에 산화물층을 침착하고 그위에 질화물층을 도핑하여 마스크층을 형성한 다음, 포토 레지스터층을 코팅하는 공정과, 상기 포토레지스터층의 일부를 제거시켜 노출된 상기 성장층 표면까지 에칭하여 마스크 패턴을 형성한후, 포토레지스터층을 완전히 제거하는 공정과, 마스크 패턴 형성 공정후에 노출된 에피텍셜 성장층 부위를 에칭처리하는 공정과, 상기 마스크 패턴 및 성장층의 에칭홈상에 BSG 또는 PSG 물질을 일정한 두께로 침착한후 산화막 스페이서 에칭을 행하여 선택적으로 도프산화물을 적당하게 남겨서 열처리하여 에피텍셜 성장층 내부에 상기 물질이 주입되는 도핑영역을 형성하고, 상기 침착물질을 에칭처리로 제거하는 공정과, 상기 도핑영역의 좌우측면을 남기고 실리콘 웨이퍼에 실제 마스크 패턴 폭보다 작은 폭을 갖는 트렌치 구조를 형성하는 공정으로 이루어지는 것을 특징으로 하는 선택적 측면벽 도핑기술을 이용한 소스영역 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009187A KR910006748B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009187A KR910006748B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900002425A KR900002425A (ko) | 1990-02-28 |
| KR910006748B1 true KR910006748B1 (ko) | 1991-09-02 |
Family
ID=19276311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880009187A KR910006748B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910006748B1 (ko) |
-
1988
- 1988-07-22 KR KR1019880009187A patent/KR910006748B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002425A (ko) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006748B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 형성방법 | |
| KR100319610B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
| KR910006747B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법 | |
| KR910006749B1 (ko) | 선택적 하부면 도핑기술을 이용한 반도체소자의 소스영역 형성방법 | |
| KR910006746B1 (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 | |
| KR920000706B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR100336768B1 (ko) | 반도체 장치 제조방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR920004539B1 (ko) | 선택적인 고농도 확산영역을 갖는 트렌치 및 그 제조방법 | |
| KR920000707B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR100393962B1 (ko) | 반도체소자의제조방법 | |
| KR100324339B1 (ko) | 반도체 소자의 제조 방법 | |
| KR930006130B1 (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| KR960002069B1 (ko) | 웨이퍼의 자동정렬을 위한 에피층 형성 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR0161859B1 (ko) | 반도체소자의 격리방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0137991B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100245247B1 (ko) | 반도체의 메모리셀 제조방법 | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR910008833B1 (ko) | Sog 막을 이용한 선택적 트렌치 측면벽 도핑방법 | |
| KR960012574B1 (ko) | 반도체장치의 제조방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 17 |
|
| EXPY | Expiration of term |