KR100245247B1 - 반도체의 메모리셀 제조방법 - Google Patents
반도체의 메모리셀 제조방법 Download PDFInfo
- Publication number
- KR100245247B1 KR100245247B1 KR1019920011173A KR920011173A KR100245247B1 KR 100245247 B1 KR100245247 B1 KR 100245247B1 KR 1019920011173 A KR1019920011173 A KR 1019920011173A KR 920011173 A KR920011173 A KR 920011173A KR 100245247 B1 KR100245247 B1 KR 100245247B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- memory cell
- oxide
- silicon substrate
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000004065 semiconductor Substances 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 150000002500 ions Chemical class 0.000 abstract description 10
- 238000000151 deposition Methods 0.000 abstract description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 235000014786 phosphorus Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리셀 어레이와 기타지역의 단차감소를 위하여 게이트를 실리콘기판에 형성되도록 하여 비트라인 콘택에치시 공정마진(Margin)을 넓히고 고집적화에 적당하도록 한 반도체의 메모리셀 제조방법에 관한 것으로서, 반도체의 메모리셀 제조방법에 있어서, 실리콘기판에 포토마스크를 사용하여 게이트가 형성될 위치를 정의한 후 실리콘기판을 에치하는 단계와, 상기 단계 후 포토마스크를 제시하고, 실리콘기판 전면에 베이스옥사이드 및 나이트라이드를 차례로 증착하여 액티브영역을 에치한 다음 필드이온을 주입하고 산화시켜 필드산화막을 형성시킨 후 나이트라이드 및 베이스옥사이드를 제거하고, 게이트옥사이드 및 게이트 폴리실리콘을 차례로 증착하는 단계와, 상기 단계 후 게이트 폴리실리콘을 에치백하고 소스/드레인 이온조입하는 단계와, 상기 단계 후 실리콘기판 전면에 옥사이드를 증착하고 매입콘택을 형성하기 위한 에치를 실시하는 단계를 포함하여 이루어지는 반도체의 메모리셀 제조방법이다.
Description
제1도는 종래의 반도체 메모리셀 제조공정도.
제2도는 본 발명에 따른 반도체의 메모리셀 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 채널 스톱 이온 영역
3 : 필드 산화막 4 : 게이트 옥사이드
5 : 게이트 폴리 실리콘 6 : 캡 게이트 옥사이드
7 : 사이드 월 8 : 소스/드레인 영역
9, 11, 12 : 폴리 실리콘 10 : 캡 옥사이드
14 : BPSG(Boron Phosphoru Silcon Glass)
15 : 포토레지스터 16 : 산화막
본 발명은 반도체 제조방법에 관한 것으로서, 특히 메모리셀 어레이와 기타지역의 단차감소를 위하여 게이트를 실리콘기판 내부에 형성되도록 하여 비트라인 콘택에치시 공정마진(Margin)을 넓혀 고집적화에 적당하도록한 반도체의 메모리셀 제조방법에 관한 것이다.
일반적으로 널리 사용되고 있는 반도체의 메모리셀 제조방법은 제1도에 도시된 바와 같다.
즉, 제1a도에서와 같이, 실리콘기판(1) 위에 베이스옥사이드와 나이트라이드를 차례로 증착한 다음 액티브영역을 정의하여 에치를 실시한 후 N채널필드이온을 주입하여 채널스톱이온영역(2)을 형성한다.
이 후 산화공정으로 실시하여 필드산화막(3)막을 형성하고 나이트라이드와 베이스옥사이드를 제거한다.
상기 공정이 완료되면 제1b도에서와 같이 실리콘기판(1) 전면에 게이트산화막(4)과 게이트폴리실리콘(5) 및 캡 게이트옥사이드(6)를 차례로 증착하고, 게이트를 정의하여 패터닝한 후 소스/드레인이온을 주입함으로써 소스/드레인 이온영역(8)을 형성한 다음 산화막을 증착하고, 상기 산화막을 에치백하여 사이드월(7)을 형성한다.
그 다음 제1c도와 같이 비트라인용으로 사용될 폴리실리콘(9)을 증착하고 패터닝한 수 캡 옥사이드(10)을 증착하고, 다시 산화막을 증착 및 에치백하여 사이드월을 형성한다.
상기 고정 완료 후 제1d도에서와 같이 매입콘택 에치 후, 노드로 이용될 폴리실리콘(11)을 증착한 다음 에치하여 패터닝하고, 상기 패터닝된 노드 폴리실리콘(11)에 캐패시터(12)를 증착한 후 전극용 폴리실리콘(13)을 증착하여 패터닝한 다음 전면에 걸쳐 BPSG(14)를 증착 및 평탄화함으로써 메모리셀의 제조공정을 완료하게 된다.
상기와 같은 종래의 메모리셀 제조방법에 있어서는 게이트가 실리콘기판상에 형성되어 있어 고집적화에 따라 셀어레이와 기타지역(디코더, 프리차지, 센서엠프)과의 단차가 더욱 심하게하여 후 공정진행시 그로벌 평탄화에 많은 문제점을 갖게되며 게이트 패터닝후 비트라인 콘택에치 공정시 단차가 있는 게이트 사이에서의 비트라인 에치공정의 마진이 없어 전반적인 제조공정이 어렵게 되는 문제점이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 게이트를 만들기 전에 실리콘기판을 에치하여 게이트를 실리콘기판 내부에 형성되도록 함으로써 게이트 높이(≒3500Å)의 단차를 감소시킴에 따라 이후 공정이 비트라인 형성 전에 비트라인 콘택 에치시 에치공정마진을 넓히기 위한 것으로서, 본 발명의 목적은 반도체의 메모리셀 제조방법에 있어서, 실리콘기판에 포토레지스터를 사용하여 게이트가 형성될 위치를 정의한 후 실리콘기판을 에치하여 게이트가 위치할 게이트홈을 형성하는 단계와, 상기 단계 후 포토마스크를 제거하고, 실리콘기판 전면에 베이스옥사이드 및 나이트라이드를 차례로 증착하여 액티브영역을 에치하여 필드영역이 될 홈을 형성한 다음 필드이온을 주입하고 산화공정을 실시하여 필드산화막을 형성시킨 후 나이트라이드 및 베이스옥사이드를 제거한 다음 게이트옥사이드 및 게이트 폴리실리콘을 차례로 증착하는 단계와, 상기 단계 후 게이트 폴리실리콘을 소정두께로 에치백한 다음 소스/드레인 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 단계 후 절연을 위해 옥사이드를 증착하여 절연층을 형성 하는 단계와, 상기 단계후 매입콘택을 형성하기 위한 에치를 실시한 다음 상기 콘택에 비트라인으로 사용될 폴리실리콘을 증착하여 패터닝하고 산화막을 증착 및 에치백하여 사이드월을 형성한 다음 옥사이드를 증착 및 에치하는 단계를 포함하여 이루어지는 반도체의 메모리셀 제조방법을 제공하는데 있다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 반도체의 메모리셀 제조공정도로서, 먼저 제1a도에서와 같이 실리콘기판(1)에 포토레지스터(15)를 마스크로 사용하여 게이트가 패터닝될 부분을 정의하여 게이트 두께만큼(2500Å이상) 실리콘기판(1)을 에치 하여 게이트홈을 형성한다.
그 다음 제1b도와 같이 포토레지스터(15)를 제거하고 베이스옥사이드와 나이트라이드를 차례로 증착한 다음 액티브영역을 정의하여 베이스옥사이드와 나이트라이드를 에치한 후 필드이온을 주입하고 산화시켜 채널스톱이온영역(2)과 필드산화막(3)을 형성한 다음 나이트라이드와 베이스산화막을 제거하고, 실리콘기판(1)과 필드산화막(3) 위에 게이트옥사이드(4)를 증착한 후 그위에 게이트 폴리실리콘(5)을 3500Å이상의 두께를 갖도록 차례로 증착한다.
상기 공정을 완료하면 제1c도에서와 같이 게이트 폴리실리콘(5)을 3500Å이하로 에치백하여 게이트를 패터닝한 후 소스/드레인영역을 형성하기 위해 이온주입을 실시 하여 소스/드레인영역(8)을 형성한다.
그 다음 제1d도에서와 같이 절연을 위해 산화막(16)을 증착한 다음 비트라인이 형성될 위치를 정의하기 위해 매입콘택을 형성한다.
그 후, 콘택홀에 비트라인용 폴리실리콘(9)을 증착하고 에치하여 베리드 비트라인을 패턴한 후 캡옥사이드(10)를 증착 및 에치한 다음 산화막을 증착한 다음 에치백함으로써 사이드월을 형성한다.
상기 공정이 완료되면 제1e도에서와 같이 노드용 폴리실리콘(11)을 증착한 다음 에치하여 패터닝하고, 상기 패터닝된 노드용 폴리실리콘(11)에 캐패시터(12)를 증착한 후 전극으로 사용될 폴리실리콘(13)을 증착하여 패터닝한 다음 전면에 걸쳐 BPSG(14)를 증착 및 평탄화함으로써 메모리셀의 제조공정을 완료하게 된다.
이상에서 상술한 바와 같이 본 발명은 메모리셀 어레이와 기타지역의 단차감소를 위하여 게이트를 실리콘기판 내부에 형성되도록 하여 비트라인 콘택에치시 공정마진(Margin)을 넓히고 고집적화를 이룰 수 있는 것이다.
Claims (3)
- 기판의 게이트가 형성될 위치에 게이트 형성용 홈을 형성하는 공정과, 상기 기판의 필드영역에 절연막이 잔류되도록 패터닝하는 공정과, 상기 절연막을 마스크로 하여 상기 기판을 산화시키어 필드산화막을 형성하는 공정과, 상기 잔류된 절연막을 제거하는 공정과, 상기 기판에 상기 게이트 형성용 홈을 덮도록 폴리실리콘층을 형성하는 공정과, 상기 게이트 형성용 홈에 잔류되도록 상기 폴리실리콘층을 식각하여 게이트를 형성하는 공정과, 상기 게이트 양측에 소스/드레인영역을 형성하는 공정과, 상기 구조를 덮도록 절연층을 형성하는 공정을 포함하는 반도체의 메모리셀 제조방법.
- 제1항에 있어서, 상기 게이트 형성용 홈은 2000Å 이상의 깊이로 에치된 것이 특징인 반도체의 메모리셀 제조방법.
- 상기 폴리실리콘층 3500Å 이상 증착하고 3500Å 이하로 에치백함으로써 게이트를 형성한 것이 특징인 반도체의 메모리셀 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011173A KR100245247B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체의 메모리셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011173A KR100245247B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체의 메모리셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001408A KR940001408A (ko) | 1994-01-11 |
| KR100245247B1 true KR100245247B1 (ko) | 2000-02-15 |
Family
ID=19335294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920011173A KR100245247B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체의 메모리셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100245247B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179359A (ja) * | 1988-01-05 | 1989-07-17 | Nec Corp | 半導体素子製造方法 |
-
1992
- 1992-06-26 KR KR1019920011173A patent/KR100245247B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179359A (ja) * | 1988-01-05 | 1989-07-17 | Nec Corp | 半導体素子製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001408A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198386A (en) | Method of making stacked capacitors for DRAM cell | |
| US4679299A (en) | Formation of self-aligned stacked CMOS structures by lift-off | |
| KR960011664B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR960006718B1 (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| KR100245247B1 (ko) | 반도체의 메모리셀 제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR940011802B1 (ko) | 디램 셀의 제조방법 | |
| KR100215884B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| KR20030053959A (ko) | 반도체소자의 제조방법 | |
| KR100396688B1 (ko) | 반도체메모리장치의제조방법 | |
| KR0140704B1 (ko) | 반도체소자의 제조방법 | |
| KR930009133B1 (ko) | 디램 셀의 커패시터 제조방법 | |
| KR0169599B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR0167890B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR930010824B1 (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR930009578B1 (ko) | 고집적 모스소자의 커패시터 제조방법 | |
| KR930009586B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100324926B1 (ko) | 박막트랜지스터제조방법 | |
| KR100340854B1 (ko) | 반도체소자의캐패시터형성을위한콘택홀형성방법 | |
| KR930005737B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR0135174B1 (ko) | 디램(dram)셀의 제조방법 | |
| KR100511931B1 (ko) | 반도체 메모리 제조방법 | |
| KR0136928B1 (ko) | 반도체장치 제조방법 | |
| KR100251983B1 (ko) | 캐패시터 제조방법 | |
| KR950012551B1 (ko) | 디램 셀의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |