KR930009133B1

KR930009133B1 - 디램 셀의 커패시터 제조방법

Info

Publication number: KR930009133B1
Application number: KR1019910007493A
Authority: KR
Inventors: 강찬호
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-05-09
Filing date: 1991-05-09
Publication date: 1993-09-23

Abstract

내용 없음.

Description

디램 셀의 커패시터 제조방법

제 1 도는 종래의 공정 단면도.

제 2 도는 본 발명의 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 필드산화막

3 : 게이트 4, 5, 7 : 산화막

6 : 제 1 스토리지 노드 폴리실리콘 8 : 질화막

9 : P/R 10 : 제 2 스토리지 노드 폴리실리콘

11 : 유전체 12 : 플레이트 폴리실리콘

본 발명은 디램 셀의 커패시터 제조방법에 관한 것으로 특히 고집적도를 이루기에 적당하도록 한 것이다. 종래 디램 셀의 커패시터 제조방법은 제 1a 도와 같이 기판(21)에 로코스 공정에 의해 필드산화막(22)을 형성하고 (b)와 같이 게이트(23)를 패터닝한 후 N- 이온을 주입한다. 그리고 (c)와 같이 산화막(24)을 형성하고 마스크없이 식각하여 측벽을 형성한 상태에서 (d)와 같이 N+이온을 주입하므로 LDD 구조의 소오스/드레인을 형성한다. 다음에 (e)와 같이 산화막(25)과 폴리실리콘(26)을 형성하고 P/R(27)을 사용하여 (f)와 같이 상기 산화막(25)과 폴리실리콘(26)을 선택적 식각하므로 매몰 콘택을 형성한다. 또한, 상기 표면에 스토리지 노드 폴리실리콘(27)을 형성하고 패터닝한 후 유전체(28)와 플레이트 폴리실리콘(29)을 차례로 형성하므로 커패시터를 완성한다.

그러나, 상기와 같은 종래 커패시터 제조방법에 있어서는 커패시터의 용량이 작아 디램의 리프레시(Refresh)특성과 소자의 신뢰도가 저하되기 쉽고, 집적도가 낮아 집적도를 증대시키기 위하여는 칩 전체 면적이 커지는 결점이 있다.

본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 커패시터 용량을 증가시킬 수 있는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다. 이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제 2 도에 의하여 상세히 설명하면 다음과 같다.

먼저 (a)와 같이 기판(1) 위에 로코스 공정에 의해 필드산화막(2)을 형성하고 (b)와 같이 게이트(3)를 패터닝하여 N- 이온을 주입한다. 그리고 (c)와 같이 산화막(4)을 형성하고 마스크없이 식각하여 측벽을 형성한 상태에서 (d)와 같이 N+ 이온을 주입하므로 LDD 구조의 소오스/드레인을 형성한다. 다음에 (e)와 같이 산화막(5)을 형성하고 마스킹 공정에 의하여 매몰 콘택을 형성한 후 (f)와 같이 제 1 스토리지 노드 폴리실리콘(6)을 형성하여 패터닝한다. 그리고 (g)와 같이 산화막(7)과 질화막(8)을 차례로 형성하고 P/R (9)을 사용하여 (h)와 같이 질화막(8)과 산화막(7)을 건식 식각한 후 산화막(7)을 적당히 습식 식각한다. 다음에 제 2 스토리지 노드 폴리실리콘(10)을 형성하여 패터닝하고 유전체(11)를 증착한 후 플레이트 폴리실리콘(12)을 형성하고 패터닝한다.

이상에서 설명한 바와 같이 본 발명의 커패시터를 제조하면 커패시터가 굴곡을 갖고 형성되어 커패시터 용량을 증대시킬 수 있음은 물론 소자의 신뢰성을 향상시킬 수 있으며 집적도를 높일 수가 있는 효과가 있다.

Claims

기판(1)에 필드산화막(2)을 형성하고 게이트(3)를 패터닝한 후 N- 이온을 주입하는 공정과, 산화막(4)을 형성하고 마스크없이 식각하여 측벽을 형성한 후 N+ 이온을 주입하여 LDD 구조의 소오스와 드레인을 형성하는 공정과, 상기 표면위에 산화막(5)을 형성하고 마스킹 공정에 의해 매몰 콘택을 형성한 후 제 1 스토리지 노드 폴리실리콘(6)을 형성하여 패터닝하는 공정과, 상기 패터닝된 제 1 스토리지 노드 폴리실리콘(6)과 산화막(5) 위에 산화막(7)과 질화막(8)을 형성하고 P/R(9)을 사용하여 패터닝하는 공정과, 상기 질화막(8)과 산화막(7)을 건식 식각한 후 산화막(7)을 습식 식각하고 제 2 스토리지 노드 폴리실리콘(10)을 형성하여 패터닝하고 유전체(11)와 플레이트 폴리실리콘(12)을 형성하여 패터닝하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 디램 셀의 커패시터 제조방법.