KR0180136B1 - 마스크름의 워드라인 형성 방법 - Google Patents

마스크름의 워드라인 형성 방법 Download PDF

Info

Publication number
KR0180136B1
KR0180136B1 KR1019950012619A KR19950012619A KR0180136B1 KR 0180136 B1 KR0180136 B1 KR 0180136B1 KR 1019950012619 A KR1019950012619 A KR 1019950012619A KR 19950012619 A KR19950012619 A KR 19950012619A KR 0180136 B1 KR0180136 B1 KR 0180136B1
Authority
KR
South Korea
Prior art keywords
forming
film
photoresist pattern
word line
pattern
Prior art date
Application number
KR1019950012619A
Other languages
English (en)
Other versions
KR960043241A (ko
Inventor
황준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950012619A priority Critical patent/KR0180136B1/ko
Publication of KR960043241A publication Critical patent/KR960043241A/ko
Application granted granted Critical
Publication of KR0180136B1 publication Critical patent/KR0180136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 사진식각공정의 해상력으로 형성가능한 최대한 좁은 폭을 갖는 감광막 패턴을 형성한 후, 감광막을 플라즈마 건식식각 또는 현상액에 담드는 방법을 이용하여 감광막 패턴의 폭을 더욱 좁게 형성하는 방법을 이용하여 기존의 노광기 해상력 한계에 상관없이 워드라인 간의 간격을 0.2㎛ 정도로 형성하는 것을 특징으로 하는 마스크롬의 워드라인 형성 방법에 관한 것이다.

Description

마스크롬의 워드라인 형성방법
제1도는 통상적인 NAND형 마스크롬의 일예를 나타내는 회로도.
제2도는 제1도의 어느한 스트링 단면도.
제3a도 내지 제3e도는 본 발명의 일실시예에 따른 마스크롬 워드라인 형성공정도.
제4a도 내지 제4e도는 본 발명의 다른 실시예에 따른 마스크롬 워드라인 형성 공정도.
제5a도 내지 제5d도는 본 발명의 또 다른 실시예에 따른 마스크롬 워드라인 형성 공정도.
제6a도 내지 제6d도는 본 발명의 또 다른 실시예에 따른 마스크롬 워드라인 형성 공정도.
제7a도 내지 제7e도는 본 발명의 또 다른 실시예에 따른 마스크롬 워드라인 형성 공정도.
제8a도 내지 제8c도는 본 발명의 또 다른 실시예에 따른 마스크롬 워드라인 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 실리콘 기판 32 : 산화막
32' : 산화막 패턴 33 : 감광막 패턴
34 : 게이트산화막 35 : 폴리실리콘막
36 : 질화막 37 : 에치백용 감광막
본 발명은 주문형 반도체 ASIC의 일종인 반도체 소자 제조 공정중 마스크롬 (MASKROM)제조방법에 관한 것으로, 특히 마스크롬을구성하는 각 트랜지스터의 워드라인들 사이의 간격을 최소화하여 마스크롬의 집적화를 증대시키는 마스크롬의 워드라인 형성방법에 관한 것이다.
종래의 마스크롬 제조 방법은 낸드(NAND)형 마스크롬을 일예로써 설명하면 다음과 같다.
제1도는 종래의 NAND형 마스크롬 일예를 나타내는 회로도로서 워드라인 선택부에 2개의 워드라인 선택 select)라인 (W/L선택1, W/L선택2)을 갖고, 롬 코드 (code)부에 8개의 워드라인 (W/L 0 내지 W/L 7)으로 연결된 16개의 트랜지스터로 구성되는 단위 회로도이다.
그리고 비트라인은 콘택에 의해 금속막으로 형성되며, 롬코드부(W/L 0 내지 W/L 7) 및 워드라인 선택라인 (W/L 선택 1,W/L 선택 2)은 폴리실리콘막으로 형성되어 콘택-레스로 연결되어 있다. 이러한 콘택-레스(contact less)마스크롬은 콘택홀이 필요없이 웨이퍼에 이온주입된 불순물의 확산에 의해 스트링(string)이 형성되는 마스크롬을 일컫는다.
제2도는 제1도의 어느한 스트링 단면도로서, 이를 통하여 종래의 마스크롬 제조 방법을 개략적으로 설명하면 다음과 같다.
도면에 도시된 바와 같이 종래의 마스크롬 제조 방법은 반도체기판(1)위에 게이트산화막(2), 게이트 폴리실리콘막(3)을 차례로 증착한 다음, 워드라인 선택 1,2(11,12)와 워드라인 0 내지 워드라인 7(21내지28)의 폴리실리콘 라인을 패터닝하기 위하여, 사진식각공정에 의해 형성된 감광막 패턴을 식각마스크로 사용하여 폴리실리콘막(3) 및 게이트 산화막(2)을 차례로 선택식각하는 방법을 사용하였다.
그러나, 워드라인 간의 간격에는 콘택 공정이 필요하지 않기 때문에 그 간격이 매우 미세한 크기를 가져도 상관없으나, 사진식각공정시 사용되는 노광기의 해상력 한게로 인하여 워드라인 간의 간격(도면의 A)을 0.5㎛이하로 형성하기 힘들기 때문에 마스크 롬의 집적도를 향상시키는 데는 한계가 따르게 된다.
따라서, 본 발명은 노광기의 해상력과는 무관하게 워드라인 간의 간격을 최소화 하여 집적도를 향상시킬 수 있는 마스크롬의 워드라인 형성방법을 제공함으로 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 마스크롬의워드라인 형성방법에 있어서, 반도체기판 상에 제1물질막을 형성하는 제1단계; 상기 제1물질막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴의 노출된 부분을 일부두께 식각하여 상기 감광막패턴의 폭을 적게 형성하는 제3단계; 상기 폭이 적어진 감광막패턴을 식각장벽으로 하여 상기 제1물질막을 식각하여 제1물질막 패턴을 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막 및 워드라인용 전도막을 차례로 형성하는 제5단계; 상기 전도막 상에 에치백시의 식각정지역할을 하는 식각정지막을 형성하는 제6단계; 상기 식각정지층상에 에치백용 감광막을 형성하는 제7단계; 상기 제1물질막패턴의 표면이 드러나도록 전체구조 상부를 에치백하는 제8단계; 및 노출된 상기 제1물질막 패턴을 제거하는 제9단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 이온 주입완충막을 형성하는 제1단계; 소오스/드레인 이온주입을 실시하여 표면으로 부터 일부 깊이 까지의 반도체기판에 이온주입부위를 형성하는 제2단계; 상기 이온주입완충막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제3단계; 상기 감광막패턴의 노출된 표면으로부터 일부두께를 식각하여 패턴의 폭을 적게 형성하는 제4단계; 상기 폭이 적어진 감광막패턴을 식각장벽으로 하여 상기 이온주입완충막 및 이온주입된 부위의 반도체 기판을 식각하여 트렌치를 형성하고 상기 감광막패턴을 제거하는 제5단계; 전체구조 상부에 게이트 산화막을 형성하는 제6단계; 및 상기 트렌치 내부에 워드라인용 전도막을 형성하는 제7단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명은 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 불순물이 도핑된 제1절연막을 형성하는 제1단계; 상기 불순물이 도핑된 제1절연막 상에 포토리소그라피공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴을 그 표면으로부터 일부두께를 식각하여 상기 감광막 패턴의 선폭을 더욱 적게 형성하는 제3단계; 상기 선폭이 적어진 감광막패턴을 식각장벽으로 상기 불순물이 도핑된 제1절연막을 식각하여 제1절연막패턴을 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막 및 워드라인용 전도막을 차례로 형성하는 제5단계; 및 전체 구조 상부를 식각하여 상기 제1절연막패턴에 의해 상기 전도막이 분리되도록 하는 제6단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 얇은 제1절연막을 형성하는 제1단계; 상기 제1절연막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴의 표면을 일부두께 식각하여 상기 감광막패턴의 선폭을 더욱 적게 형성하는 제3단계; 상기 선폭이 적어진 감광막패턴을 식각장벽으로 하여 상기 제1절연막 및 상기 반도체기판을 일부 깊이 식각하여 트렌치를 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막을 형성하는 제6단계; 상기 트렌치 내부에 비도핑 폴리실리콘막을 형성하는 제7단계; 및 전체구조 상부에 이온주입을 실시하여 상기 비도핑 폴리실리콘막 측벽의 반도체기판은 소오스/드레인 영역을 형성하고 상기 비도핑 폴리실리콘막은 워드라인용 전도막으로 형성하는 제8단계를 포함하여 이루어지는 것을 특징으로 한다.
또한 본 발명은 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 게이트산화막을 형성하는 제1단계; 상기 게이트산화막 상에 폴리시릴콘막을 형성하는 제2단계; 포토리소그라피공정으로 제1감광막패턴을 형성하는 제3단계; 제1감광막패턴으로 덮히지 않은 상기 폴리실리콘막과 그 하부의 반도체기판 일부 깊이까지 N형 불순물을 이온주입하는 제4단계; 상기 제1감광막패턴을 제거하고 상기 제1감광막패턴에 덮히지 않았던 부위의 폴리실리콘막 상에 제2감광막패턴을 형성하되 상기 제1감광막패턴의 오픈부위 보다 적은폭으로 상기 제2감광막패턴을 형성하는 제5단계; 및 상기 제2감광막패턴으로 덮히지 않은 상기 폴리실리콘막에 P형 불순물을 이온주입하는 제6단계를 포함하여, P형 불순물 및 N형 불순물이 동시에 주입된 지역의 PN접합층에 의해 분리된 P형 워드라인을 형성하는 것을 특징으로 한다.
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제3a도 내지 제 3e 도는 본 발명의 일실시예에 따른 마스크롬의 워드라인 및 워드라인 선택라인 형성 공정도로서, 먼저 제3a도는 실리콘기판(31) 상에 화학기상증착법(CVD)으로 산화막 (32)을 약 5000Å 정도 형성한 상태에서 , 산화막(32) 상에 노광기의 해상력으로 형성 가능한 최대한 좁은 폭 (기존의 노광기는 해상력 한계가 0.5㎛정도이다.) 을 갖는 감광막패턴(33)을 형성한 상태의 단면도이다.
이어서, 제3b도에 도시된 바와같이 건식식각 또는 현상액에 담그어 감광막패턴(33)을 일부두께 식각함으로써 감광막패턴(33)의폭이 0.2㎛ 내지 0.3㎛가 되도록 한다. 이때 건식식각은 잘 알려진 바와 같이 산소 플라즈마를 이용하되 그 식각 처리 (recipe)를 조절하여 노출된 감광막의 표면으로부터 일정하게 식각이 이루어지게 한다. 또한, 비노광된 지역의 감광막(포지티브 감광막)이라도 현상액에 일정시간 담그면 노출된 표면으로부터 식각이 발생되기 때문에 이를 이용하여 0.2㎛내지 0.3㎛의 폭을 갖는 감광막패턴(33)을 형성할 수 있다.
이어서, 제3c도와 같이 상기 감광막패턴(33)을 식각장벽으로 한 식각공정으로 산화막 패턴(32')을 형성한 다음, 감광막패턴(33)을 제거한다.
이어서, 제3d도와 같이 열산화 공정을 통하여 노출된 실리콘기판(31)상에 게이트산화막(34)을 형성하고, 전체구조 상부에 워드라인용 폴리실리콘막(35)을 형성한 다음, 약 500Å두께의 질화막(36)과 감광막(37)을 차례로 형성한다. 이때 워드라인용 폴리실리콘막(35) 3500Å정도의 두께로 형성하는데 , 그 이유는 이후의 공정에서 에치백 후 폴리실리콘막(35)상에 질화막이 잔류하도록 하기 위함이다.
이어서, 제3e도는 상기 산화막 패턴(32')이 드러날때까지 에치백하고 잔류하는 감광막(37')을 제거한후, HF 용액 또는 건식식각에 의해 노출된 산화막 패턴(32')을 제거한 상태로서, 질화막(36)은 에치백시 식각정지층의 역할을 하며 이후에 굳이 제거해 낼 필요가 없이 잔류시켜도 된다.
후속 공정으로 소오스/드레인 이온주입 마스크 형성 및 이온주입 공정으로, 콘택-레스 워드라인 어레이를 구성한다.
상기 제3e도에 도시된 바와 같이 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관없이 0.2㎛ 정도로 형성할 수 있다.
제4a도 내지 제4e도는 본 발명의 다른 실시예에 따른 마스크롬 워드라인 형성 공정도로서, 제4a도와 같이 실리콘 기판(41) 상에 이온주입시의 기판 표면 손상 방지를 위한 산화막(42)을 200Å정도 형성하고, 소오스/드레인 (S/D) 이온주입 마스크 (도면에는 도시되지 않음)를 사용하여 0.5㎛ 내지 1.0㎛ 의 비교적 깊은 소오스/드레인 이온 주입 부위(43)를 형성한다.
이어서 , 제4b도에 도시된 바와같이 산화막(42) 상에 노광기의 해상력으로 형성 가능한 최대한 좁은 폭 (0.5㎛)을 갖는 감광막 패턴(44)을 형성한다.
이어서, 제4c도에 도시된 바와같이 산소 플라즈마를 이용한 건식식각 또는 현상액에 담그어 감광막패턴(44)을 식각함으로써 감광막패턴(44)의 폭이 0.2㎛ 내지 0.3㎛가 되도록 한다.
이어서, 제4d도와 같이 폭이 좁아진 감광막패턴(44)을 식각장벽으로하여 산화막(42) 및 소오스/드레인 이온주입된 부위(43)의 실리콘기판(41)을 소정 깊이 식각하여 트렌치를 형성하고, 감광막 패턴(44)을 제거한후, 전체구조 상부에 게이트 산화막(45) 및 워드라인용 폴리실리콘막(46)을 차례로 형성한다. 이때 트렌치 깊이는 소오스/드레인 이온 주입된 깊이 정도로 형성한다. 그리고 게이트산화막(42) 형성시 이온주입된 불순물을 기판내로 더 확산되기 때문에 소스/드레인 부위는 오목하게 형성된다.
이어서, 제4e도에 도시된 바와 같이 게이트산화막(45) 상부가 드러날때까지 전체 구조 상부를 화학적기계적폴리싱(CMP)하여 트렌치 내부에 워드라인용 폴리실리콘막 (46)이 형성되도록 한다.
결국, 워드라인 어레이의 측벽에 소오스/드레인 영역(43)이 형성된다. 그리고, 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관 없이 0.2㎛ 내지 0.3㎛ 정도로 형성할 수 있다.
제5a도 내지 제5d도는 본 발명의 또다른 실시예에 따른 마스크롬 워드라인 형성 공정도이다.
제5a도와 같이 실리콘기판(51) 상에 PSG막(52)을 형성하고 사진식각공정을 통해 노광기의 해상력으로 형성 가능한 최대한 좁은 폭(0.5㎛)을 갖는 감광막 패턴 (53)을 형성한다.
이어서, 제5b도에 도시된 바와 같이 플라즈마를 이용한 건식식각 또는 현상액에 담그어 감광막패턴(53)을 식각함으로써 감광막패턴(53)의 폭이 0.2㎛ 내지 0.3㎛가 되도록 한 다음, 상기 PSG막(52)을 패터닝하고, 어닐링을 실시하여 PSG막(52)이 함유하고 있는 인(P) 이온이 실리콘기판에 확산되어 PSG막(52) 하부의 실리콘기판 (51)에 소오스/드레인 영역(57)을 형성한다.
이어서, 제5c도에 도시된 바와 같이 감광막패턴(53)을 제거한 후, 게이트 산화막(54) 및 워드라인용 폴리실리콘막(55)을 차례로 형성한다.
이어서, 제5d도와 같이 화학적기계적폴리싱 방법으로 전체 기판 상부 표면을 식각하여 PSG막(52)에 의해 워드라인용 폴리실리콘막(55)이 분리되도록 하고, 각각의 워드라인간의 분리를 더욱 공고히 하기 위하여 전체구조 상부에 200Å정도의 산화막(56)을 화학기상중착법으로 형성한다.
결국, 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관없이 0.2㎛ 내지 0.3㎛ 정도로 형성할 수 있다.
제6a도 내지 제6d도는 본 발명의 또다른 실시예에 따른 마스크롬 워드라인 형성 공정도이다.
먼저, 제6a도와 같이 실리콘기판(61) 상에 PSG막(62)을 3500Å정도 형성하고 사진식각공정을 통해 노광기의 해상력으로 형성 가능한 최대한 좁은 폭(0.5㎛)을 갖는 감광막패턴(63)을 형성한다.
이어서, 제6b도에 도시된 바와 같이 플라즈마를 이용한 건식식각 또는 현상액에 담그어 감광막패턴(63)을 식각함으로써 감광막패턴(63)의 폭이 0.2㎛ 내지 0.3㎛가 되도록 한 다음, 상기 PSG막(62)을 패터닝한다.
이어서, 제6c도에 도시된 바와같이 감광막패턴(63)을 제거한 후, 기판 전체구조 상부에 게이트 산화막(64) 및 워드라인용 폴리실리콘막(65)을 차례로 형성하고, 에치백용 감광막(66)을 코팅한다.
이때, 워드라인용 폴리실리콘막(65)은 3500Å으로 형성한다.
이어서, 제6d도와 같이 PSG막(62)의 모서리 탑(top) 부분이 노출될때까지 에치백으로 기판 전체상부 표면을 식각하여 PSG막(62)에 의해 워드라인용 폴리실리콘막(65)이 서로 분리되어 패터닝 되도록 한 다음에, 어닐링을 실시하여 PSG막(62)이 함유하고 있는 인 (P) 이온이 실리콘 기판(61)에 도핑되도록 하므로써 PSG막(62) 하부의 실리콘 기판(61)에 소오스/드레인 영역(67)을 형성한다.
결국, 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관없이 0.2㎛ 내지 0.3㎛정도로 형성할 수 있다.
제7a도 내지 제7e도는 본 발명의 또다른 실시예에 따른 마스크롬 워드라인 형성 공정도로서, 먼저, 제7a도와 같이 실리콘기판(71)상에 산화막(72)을 220Å 정도 형성하고, 산화막(72) 상에 노광기의 해상력으로 형성 가능한 최대한 좁은 폭(0,5㎛ 내지 0.7㎛)을 갖는 감광막패턴(73)을 형성한다.
이어서, 제7b도에 도시된 바와 같이 플라즈마를 이용한 건식식각 또는 현상액에 담그어 감광막패턴(73)을 식각함으로써 감광막패턴(73)의 폭이 0.2㎛ 내지 0.3㎛가 되도록 한다.
이어서, 제7c도와 같이 얇아진 감광막패턴(73)을 식각장벽으로하여 산화막(72)및 실리콘 기판(71)을 소정 깊이 식각하여 트렌치를 형성하고, 감광막패턴(73)을 제거한후, 전체구조 상부에 게이트산화막(74) 및 워드라인용 폴리실리콘막(75)을 차례로 형성한다.
이때, 워드라인용 폴리실리콘막은 폴리실리콘막을 전도막으로 형성하기 위한 도핑을 실시하지 않는다.
이어서, 제7d도에 도시된 바와 같이 게이트산화막(74) 상부가 드러날때까지 전체 구조 상부를 화학적기계적폴리싱하여 트렌치 내부에 워드라인용 폴리실리콘막(75)이 형성되도록한다.
이어서, 제7e도에 도시된 바와 같이 워드라인용 폴리실리콘막(75) 및 워드라인간의 사이사이 측벽에 형성된 돌출부위의 실리콘기판(71)에 이온주입을 실시하여 폴리실리콘막(75)을 전도막으로 형성하고 워드라인 간의 사이사이 측벽에 형성된 돌출부위의 실리콘기판(71)에는 소오스/드레인(S/D) 영역(76)을 형성한다. 이때 소오스/드레인(S/D)영역은 트렌치 깊이와 동일한 깊이로 형성되도록 이온주입을 실시한다.
결국, 워드라인 어레이의 측벽에 소오스/드레인 영역(76)이 형성된다. 그리고, 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관 없이 0.2㎛ 내지 0.3㎛ 정도로 형성할 수 있다.
제8a도 내지 제8c도는 본 발명의 또다른 실시예에 따른 마스크롬 워드라인 형성 공정도이다.
먼저, 제8a도와 같이 실리콘기판(81)상에 게이트산화막(82)을 형성하고, 폴리실리콘막(83)을 2000Å 내지 3000Å 두께로 형성한 후, 사진식각공정에 의해 제1감광막패턴(84)을 형성하는데, 이때 패턴간의 간격을 0.5㎛ 이하의 미세선폭으로 형성 할 수 없으므로 패턴간의 간격을 한계선인 0.5㎛ 정도가 되도록 한다. 그리고 N형 (type) 불순물은 150~250KeV의 고에너지로 이온주입하여 제1감광막 패턴(84)으로 덮히지 않은 폴리실리콘막(83)은 물론 그 하부의 실리콘 기판(81) 표면까지 불순물이 이온주입되도록 한다.
이어서, 제8b도에 도시된 바와같이 제1감광막 패턴(84)을 제거하고, 상기 제1감광막패턴(84)과 반전된 형상의 패턴으로 리소그라피 공정에 의해 제2감광막패턴(85)을 형성하되, 그 폭이 0.4㎛를 갖도록 앞서 설명한 바와 같은 플라즈마 식각 또는 현상액에 담그는 방법을 사용하여 제2감광막패턴(85)의 폭을 조절한다. 이후 80KeV 정도의 에너지로 P형 불순물을 이온주입한다.
이때는 이온 주입 에너지가80KeV 정도임으로 폴리실리콘막(83) 상에만 이온주입 된다. 그리고 제2감광막패턴(85)의 폭이 제1감광막패턴(84)들 간의 폭 보다 0.1㎛ 정도가 적기 때문에, N형 및 P형 불순물 이온 주입이 겹치는 부분이 발생하여 이곳은 P-N 접합을 형성하게 된다.
끝으로, 제8c도는 제2감광막패턴(85)을 제거한 상태로서, P형 불순물이 이온주입된 부분의 폴리실콘막(83')는 마스크롬 트랜지스터의 게이트전극(워드라인)으로 형성되는데, N형 불순물이 주입된 지역의 폴리실리콘막(83)과 PN 접합에 의거 분리됨으로써 식각공정이 없이 형성된다.
그리고, 워드라인 및 워드라인 선택라인들 간의 간격은 기존의 노광기 해상력 한계에 상관없이 0.2㎛ 내지 0.3㎛ 정도로 형성할 수 있다.
이상, 상기 설명한 바와 같이 이루어지는 본 발명은 노광기의 해상력과는 무관하게 마스크롬을 구성하는 각각의 트랜지스터의 게이트전극(워드라인) 간의 간격을 최소화하여 집적도를 향상시키며, 게이트전극 간의 길이를 줄여 스트링 저항을 감소시키는 효과를 가져온다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (24)

  1. 마스크롬의 워드라인 형성방법에 있어서,반도체기판 상에 제1물질막을 형성하는 제1단계; 상기 제1물질막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴의 노출된 부분을 일부두께 식각하여 상기 감광막패턴의 폭을 적게 형성하는 제3단계; 상기 폭이 적어진 감광막패턴을 식각장벽으로하여 상기 제1물질막을 식각하여 제1물질막패턴을 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막 및 워드라인용 전도막을 차례로 형성하는 제5단계; 상기 전도막 상에 에치백시의 식각정지 역할을 하는 식각정지막을 형성하는 제6단계; 상기 식각정지층상에 에치백용 감광막을 형성하는 제7단계; 상기 제1물질막패턴의 표면이 드러나도록 전체구조 상부를 에치백하는 제8단계; 및 노출된 상기 제1물질막패턴을 제거하는 제9단계를 포함하여 이루어지는 것을 특징으로 하는 마스크로의 워드라인 형성방법.
  2. 제1항에 있어서, 상기 제9단계 이후에 소오스/드레인 이온주입 마스크 공정 및 이온주입 공정으로 소오스/드레인을 형성하는 제10단계를 더 포함하여 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1물질막을 상기 전도막 보다 더 두껍게 형성하여 상기 제8단계의 에치백후 상기 전도막 상에 상기 식각정비막이 잔류하도록 하는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 감광막패턴의 일부 두께를 식각하는 제3단계는 산소 플라즈마 건식식각 또는 현상액에서의 식각으로 실시함을 특징으로 하는 마스크롬이 워드라인 형성방법.
  5. 제1항 또는 제2항에 있어서, 상기 폭이 좁아진 감광막패턴의 선폭은 0.2㎛ 내지 0.3㎛ 의 폭을 갖는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  6. 제1항 또는 제2항에 있어서, 상기 제1물질막은 산화막임을 특징으로 하는 마스크롬의 워드라인 형성방법.
  7. 제6항에 있어서, 상기 식각정지막은 질화막임을 특징으로 하는 마스크롬의 워드라인 형성방법.
  8. 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 이온주입 완충막을 형성하는 제1단계; 소오스/드레인 이온주입을 실시하여 표면으로 부터 일부깊이까지의 반도체 기판에 이온주입부위를 형성하는 제2단계; 상기 이온주입완충막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제3단계; 상기 감광막패턴의 노출된 표면으로부터 일부두께를 식각하여 패턴의 폭을 적게 형성하는 제4단계; 상기 폭이 적어진 감광막패턴을 식각장벽으로 하여 상기 이온주입완충막 및 이온 주입된 부위의 반도체기판을 식각하여 트렌치를 형성하고 상기 감광막패턴을 제거하는 제5단계; 전체구조 상부에 게이트산화막을 형성하는 제6단계; 및 상기 트렌치 내부에 워드라인용 전도막을 형성하는 제7단계를 포함하여 이루어짐을 특징으로 하는 마스크롬의 워드라인 형성방법.
  9. 제8항에 있어서, 상기 제7단계는 게이트산화막 상에 워드라인용 전도막을 형성하는 제8단계; 기판 표면을 화학적기계적폴리싱하는 제9단계로 이루어짐을 특징으로 하는 마스크롬의 워드라인 형성방법.
  10. 제8항 또는 제9항에 있어서,
    상기 감광막패턴의 표면 일부두께를 식각하는 상기 제4단계는 산소 플라즈마에 의한 건식식각 또는 현상액에서의 식각으로 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  11. 제10항에 있어서, 상기 제4단계후의 상기 감광막패턴의 선폭은 0.2㎛ 내지 0.3㎛의 폭을 갖는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  12. 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 불순물이 도핑된 제1절연막을 형성하는 제1단계; 상기 불순물이 도핑된 제1절연막 상에 포토리소그라피공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴을 그 표면으로부터 일부두께를 식각하여 상기 감광막 패턴의 선폭을 더욱 적게 형성하는 제3단계; 상기 선폭이 적어진 감광막패턴을 각장벽으로 상기 불순물이 도핑된 제1절연막을 식각하여 제1절연막패턴을 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막 및 워드라인용 전도막을 차례로 형성하는 제5단계; 및 전체구조 상부를 식각하여 상기 제1절연막패턴에 의해 상기 전도막이 분리되도록 하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  13. 제12항에 있어서, 상기 제6단계후, 각각의 워드라인용 전도막 간의 분리를 더욱 공고히 하기 위하여 전체구조 상부에 제2절연막을 형성하는 제7단계를 더 포함하여 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  14. 제12항에 또는 제13항에 있어서, 상기 불순물이 도핑된 제1절연막패턴의 불순물을 제1절연막패턴 하부의 반도체기판에 확산시켜 소오스/드레인 영역을 형성하는 제8단계를 더 포함하여 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  15. 제12항 또는 제13항에 있어서, 상기 제1절연막은 PSG막임을 특징으로 하는 마스크롬의 워드라인 형성방법.
  16. 제12항 또는 13항에 있어서, 상기 제6단계는 화학적기계적폴리싱 방법으로 실시함을 특징으로 하는 마스크롬의 워드라인 형성방법.
  17. 제12항 또는 13항에 있어서,상기 제6단계는 감광막을 이용한 에치백 방법으로 이루어짐을 특징으로 하는 마스크롬의 워드라인 형성방법.
  18. 제12항 또는 13항에 있어서, 상기 감광막패턴의 선폭을 적게 형성하는 제3단계는 산소 플라즈마에 의한 건식식각 또는 현상액에서의 식각으로 실시함을 특징으로 하는 마스크롬의 워드라인 형성방법.
  19. 제12항 또는 제13항에 있어서, 상기 선폭이 적어진 감광막패턴은 0.2㎛ 내지 0.3㎛ 의 선폭을 갖는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  20. 마스크롬의 워드라인 형성방법에 있어서, 반도체기판 상에 얇은 제1절연막을 형성하는 제1단계; 상기 제1절연막 상에 포토리소그라피 공정으로 감광막패턴을 형성하는 제2단계; 상기 감광막패턴의 표면을 일부두께 식각하여 상기 감광막패턴의 선폭을 더욱 적게 형성하는 제3단계; 상기 선폭이 적어진 감광막패턴을 식각장벽으로 하여 상기 제1절연막 및 상기 반도체기판을 일부깊이 식각하여 트렌치를 형성하고 상기 감광막패턴을 제거하는 제4단계; 전체구조 상부에 게이트산화막을 형성하는 제6단계; 상기 트렌치 내부에 비도핑 폴리실리콘막을 형성하는 제7단계; 및 전체구조 상부에 이온주입을 실시하여 상기 비도핑 폴리실리콘막 측벽의 반도체 기판은 소오스/드레인 영역을 형성하고 상기 비도핑 폴리실리콘막은 워드라인용 전도막으로 형성하는 제8단계를 포함하여 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  21. 제20항에 있어서, 상기 제7단계는 게이트산화막 상에 비도핑 폴리실리콘막을 형성하는 제9단계; 전체구조 상부를 화학적기계적폴리싱하는 제10단계로 이루어지는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  22. 제20항 또는 제21항에 있어서, 상기 감광막패턴의 선폭을 적게 형성하는 제3단계는 산소 플라즈마에 의한 건식식각 또는 현상액에서의 식각으로 실시함을 특징으로 하는 마스크롬의 워드라인 형성방법.
  23. 제20항 또는 21항에 있어서, 상기 선폭이 적어진 감광막패턴은 0.2㎛내지 0.3㎛의 선폭을 갖는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
  24. 마스크롬의 워드라인 형성방법에 있어서,반도체기판 상에 게이트산화막을 형성하는 제1단계; 상기 게이트산화막 상에 폴리실리콘막을 형성하는 제2단계; 포토리소그라피공정으로 제1감광막패턴을 형성하는 제3단계; 제1감광막패턴으로 덮히지 않은 상기 폴리실리콘막과 그 하부의 반도체기판 일부 깊이까지 N형 불순물을 이온주입하는 제4단계; 상기 제1감광막패턴을 제거하고 상기 제1감광막패턴에 덮히지 않았던 부위의 폴리실리콘막 상에 제2감광막패턴을 형성하되 상기 제1감광막패턴의 오픈부위 보다 적은폭으로 상기 제2감광막패턴을 형성하는 제5단계; 및 상기 제2감광막패턴으로 덮히지 않은 상기 폴리실리콘막에 P형 불순물을 이온주입하는 제6단계를 포함하여, P형 불순물 및 N형 불순물이 동시에 주입된 지역의 PN접합층에 의해 분리된 P형 워드라인을 형성하는 것을 특징으로 하는 마스크롬의 워드라인 형성방법.
KR1019950012619A 1995-05-19 1995-05-19 마스크름의 워드라인 형성 방법 KR0180136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012619A KR0180136B1 (ko) 1995-05-19 1995-05-19 마스크름의 워드라인 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012619A KR0180136B1 (ko) 1995-05-19 1995-05-19 마스크름의 워드라인 형성 방법

Publications (2)

Publication Number Publication Date
KR960043241A KR960043241A (ko) 1996-12-23
KR0180136B1 true KR0180136B1 (ko) 1999-03-20

Family

ID=19414963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012619A KR0180136B1 (ko) 1995-05-19 1995-05-19 마스크름의 워드라인 형성 방법

Country Status (1)

Country Link
KR (1) KR0180136B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370137B1 (ko) * 2000-12-29 2003-01-30 주식회사 하이닉스반도체 플랫 롬 셀의 어레이 및 그 제조방법

Also Published As

Publication number Publication date
KR960043241A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
JPH0528899B2 (ko)
US4398964A (en) Method of forming ion implants self-aligned with a cut
KR0180136B1 (ko) 마스크름의 워드라인 형성 방법
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR19980053145A (ko) 반도체 소자의 제조 방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR0180135B1 (ko) 반도체 소자 제조방법
KR100231479B1 (ko) 필드 트랜지스터의 제조방법
KR100929422B1 (ko) 반도체소자의 제조방법
KR100321758B1 (ko) 반도체소자의제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR0172545B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100261166B1 (ko) 반도체 소자의 제조 방법
KR100778877B1 (ko) 반도체 소자의 제조방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR100235622B1 (ko) 반도체 소자의 얕은 접합 형성방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100192474B1 (ko) 모스 트랜지스터 제조방법
KR100219047B1 (ko) 반도체 소자의 마스크 롬 제조방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100186511B1 (ko) 반도체 장치의 웰 형성방법
KR0150680B1 (ko) 롬의 게이트전극 제조방법
KR100275960B1 (ko) 반도체장치의 제조방법
KR0140811B1 (ko) 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee