KR100190195B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법Info
- Publication number
- KR100190195B1 KR100190195B1 KR1019950066017A KR19950066017A KR100190195B1 KR 100190195 B1 KR100190195 B1 KR 100190195B1 KR 1019950066017 A KR1019950066017 A KR 1019950066017A KR 19950066017 A KR19950066017 A KR 19950066017A KR 100190195 B1 KR100190195 B1 KR 100190195B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- semiconductor substrate
- silicon oxide
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 본 발명은 반도체 기판의 상부에 제1실리콘산화막을 형성하고, 상기 구조의 전 표면에 소자분리영역에 노출하는 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 제1실리콘산화막패턴을 형성하고, 계속하여 반도체기판을 일정깊이 식각하여 트렌치를 형성하고, 상기 감광막패턴을 제거하고, 상기 구조의 전 표면에 실리콘 질화막을 형성하고, 상기 구조의 전 표면에 제2실리콘산화막을 형성하고, 상기 제2실리콘산화막을 연마하되, 상기 실리콘질화막이 노출될 때까지 연마하고, 활성영역에 형성된 실리콘질화막을 제거하고, 상기 제1실리콘산화막패턴을 제거하고, 상기 구조의 전 표면에 희생산화막을 형성한 후, 다시 제거하고, 상기 반도체기판의 일정부분에 웰을 형성하고, 상기 구조의 전 표면에 게이트 산화막과, 게이트를 형성하고, 상기 게이트와 게이트산화막을 마스크로 상기 반도체기판의 일정부분에 소스/드레인을 형성하므로써, 상기 트렌치 상단의 에지에서 게이트 산화막이 형화되는 것을 방지하며, 웰에 형성된 불순물이 트렌치 내부로 확산되는 것을 방지한다.
Description
제1a도 내지 제1f도는 종래의 실시예에 따른 반도체소자의 제조 공정도.
제2a도 내지 제2f도는 본 발명의 실시예에 따른 반도체소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1 실리콘산화막
3 : 실리콘질화막 4 : 감광막패턴
5 : 트렌치 6 : 제2 실리콘산화막
7 : P웰 10 : 소오스/드레인
8 : 게이트산화막 9 : 폴리실리콘층
본 발명에 반도체소자의 제조방법에 관한 것으로, 특히 반도체기판의 소자분리영역에 트렌치를 형성하고, 상기 트렌치의 표면에 실리콘화막을 얇게 형성하고, 상기 트렌치를 실리콘화막으로 메움으로써, 상기 트렌치 상단의 에지에서 게이트 산화막이 열화되는 것을 방지할 수 있으며, 웰에 형성된 불순물이 트렌치 내부로 확산되는 것을 방지할 수 있는 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작을 서로 방해하지 않도록 활성 영역들을 분리하는 소자분리영역으로 구성되어 있다.
최근 반도체소자의 고집적화에 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리영역의 제조방법으로는 질화막패턴을 마스크로 하여 실리콘 반도체기판을 열산화시키는 통상의 로코스 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 또는 반도체기판에 트린치를 형성하고 이를 절연물질로 메우는 트렌치(trench)분리등의 방법이 사용되고 있다.
제1a도 내지 제1e도는 종래의 실시예에 따른 트렌치 구조의 소자분리막을 포함하는 반도체소자의 제조 공정도이다.
제1a도를 참조하면, 반도체기판(1)의 상부에 제1 실리콘산화막(2)을 형성하고, 상기 제1 실리콘산화막(2)의 상부에 화학기상증착법으로 실리콘질화막(3)을 형성한다.
그 다음, 상기 구조의 전 표면에 감광막을 도포하고, 현상 및 노광공정으로 소자분리영역을 노출하는 감광막패턴(1)을 형성한다.
그 다음, 상기 감광막패턴(4)을 마스크로 상기 실리콘질화막(3)과, 제1 실리콘산화막(2)을 차례로 식각하여 실리콘질화막(3)패턴과, 제1 실리콘산화막(2)을 패턴을 형성하고, 계속하여 반도체기판(1)을 일정깊이 식각하여 트렌치(5)을 형성한다.
제1b도를 참조하면, 상기 감광막패턴(4)을 제거한다.
그 다음, 상기 구조의 전 표면에 화학증착방법으로 제2 실리콘산화막(6)을 형성하되, 상기 트렌치(5)을 충분히 메울 정도로 형성한다.
제1c도를 참조하면, 화학물리적연마(CMP : chemical mechanical polishing) 방법으로 제2 실리콘산호막(6)을 연마하되, 상기 실리콘질화막(3)패턴은 연마정지층 (stopping layer for polishing )으로 활용된다.
제1d도를 참조하면, 고온에서 인산용액을 사용하여 상기 실리콘질화막(3)패턴을 제거한다.
그 다음, 상기 제1 실리콘산화막(2)패턴을 습식식각으로 제거한다.
이때, 상기 트렌치 상단의 에지(edge) 부분에 형성된 제1 실리콘산화막(2)이 깎여 반도체 기판(1)의 측벽이 드러나는 현상이 발생한다.
그 다음, 상기 구조의 전 표면에 희생산화막(도시않음)을 형성한 후, 다시 상기 희생산화막을 제거한다.
그 다음, 상기 반도체기판(1)의 일정부분에 붕소를 이온주입하여 P 웰(well, 7 )을 형성한다.
이때, 상기 P 웰(7)의 특정 깊이(A)에서는 높은 농도를 유지하도록 형성한다.
제 1e도를 참조하면, 상기 구조의 전 표면에 게이트산화막(8)을 형성하고, 상기 게이트산화막(8)의 상부에 화학증착방법으로 폴리실리콘층(9)을 형성한다.
제1f도를 참조하면, 게이트를 형성하기 위한 마스크를 사용하여 상기 폴리실리콘층(9)과, 게이트산화막(8)을 식각하여 게이트(도시않음)와 게이트산화막(도시않음)을 형성한다.
그 다음, 상기 반도체기판(1)의 일정부분에 N형의 불순물을 주입하여 소스/드레인 영역 (10)을 형성한다.
그러나, 상기와 같은 종래의 반도체소자의 제조방법은 상기 트렌치의 에지(edge) 상단에 형성된 제1 실리콘산화막이 깎이게 되므로 게이트산화막을 열화시키고, 인버스 내로우 위드스 효과 (inverse narrow width effect)를 일으키는 문제점이 있다.
또, 후속 열공정시 붕소가 상기 트렌치 내부로 확산함으로써, 트렌치 측벽의 붕소의 농도가 낮아지는 측벽 반전 현상(trench sidewall inversion) 현상이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 본 발명은 반도체기판의 소자분리영역에 트렌치를 형성하고, 상기 트렌치의 표면에 실리콘질화막을 얇게 형성하고, 상기 트렌치를 실리콘산화막으로 메움으로써, 상기 트렌치 상단의 에지에서 게이트 산화막이 열화되는 것을 방지하고, 웰에 형성된 불순물이 트렌치 내부로 확산되는 것을 방지하는 반도체소자의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조방법은 반도체기판의 상부에 제1 실리콘산화막을 형성하는 단계와, 상기 구조의 전 표면에 소자분리영역을 노출하는 감광막패턴을 형성하는 단계와, 상기 감광막패턴을 마스크로 제1 실리콘산화막패턴을 형성하고, 계속 하여 반도체기판을 일정깊이 식각하여 트렌치를 형성하는 단계와, 상기 감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 실리콘질화막을 형성하는 단계와, 상기 제2 실리콘산화막을 연마하되, 상기 실리콘질화막이 노출될 때까지 연마하는 단계와, 활성영역에 형성된 실리콘질화막을 제거하는 단계와, 상기 제1 실리콘산화막패턴을 제거하는 단계와, 상기 구조의 전 표면에 희생산화막을 형성한 후, 다시 제거하는 단계와, 상기 반도체기판의 일정부분에 웰을 형성하는 단계와, 상기 구조의 전 표면에 게이트산화막과, 게이트를 형성하는 단게와, 상기 게이트와 게이트산화막을 마스크로 상기 반도체기판의 일정부분에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
제2a도 내지 제2f도는 본 발명의 실시예에 따른 반도체소자의 제조공정도이다.
제2a도를 참조하면, 반도체기판(1)의 상부에 제1 실리콘산화막(2)을 형성한다.
그 다음, 상기 구조의 전 표면에 감광막을 도포하고, 현상 및 노광공정으로 소자분리영역을 노출하는 감광막패턴(4)을 형성한다.
그 다음, 상기 감광막패턴(4)을 마스크로 상기 제1 실리콘산화막(2)을 식각하여 제1 실리콘산화막(2)패턴을 형성하고, 계속하여 반도체기판(1)을 일정깊이 식각하여 트렌치(5)를 형성한다.
제2b도를 참조하면, 상기 감광막패턴(4)을 제거한다.
그 다음, 상기 구조의 전 표면에 화학증착방법으로 실리콘질화막(3)을 일정두께로 형성한다.
그 다음, 상기 구조의 전 표면에 화학증착방법으로 제2 실리콘산화막(6)을 형성하되, 상기 트렌치(5)를 충분히 메울 정도로 형성한다.
제2c도를 참조하면, 화학물리적연마(CMP : chemical mechanical polishing) 방법으로 상기 제2 실리콘산화막(6)을 연마하되, 상기 실리콘질화막(3)이 노출될 때가지 연마한다.
즉, 상기 실리콘질화막(3)은 연마정지층 (stopping layer for polishing)으로 활용된다.
제2d도를 참조하면, 고온에서 인산용액을 사용하여 활성영역에 형성된 실리콘질화막(3)을 제거한다.
그 다음, 상기 제1 실리콘산화막(2)패턴을 습식식각으로 제거한다.
이때, 상기 트렌치(5) 측벽에 형성된 실리콘질화막(3)이 방지층이 되어 상기 제2 실리콘산화막(6)패턴이 식각되는 것을 방지한다.
그 다음, 상기 구조의 전 표면에 희생산화막(도시않음)을 형성한 후, 다시 상기 희생산화막을 습식방법으로 제거한다.
그 다음, 상기 반도체기판(1)의 일정부분에 붕소를 이온주입하여 P 웰( well, 7 )을 형성한다.
이때, 상기 P 웰(7)의 특정깊이(A)에서는 높은 농도를 유지하도록 형성한다.
제2e도를 참조하면, 상기 구조의 전 표면에 게이트산화막(8)을 형성하고, 상기 게이트산화막(8)의 상부에 화학증착방법으로 폴리실리콘층(9)을 형성한다.
제2f도를 참조하면, 게이트를 형성하기 위한 마스크를 사용하여 상기 폴리실리콘층(9)과, 게이트산화막(8)을 식각하여 게이트(도시않음)와 게이트산화막(도시않음)을 형성한다.
그 다음, 상기 게이트와 게이트산화막을 마스크로 상기 반도체기판(1)의 일정부분에 N형의 불순물을 주입하여 소스/드레인 영역(10)을 형성한다.
이때, 상기 트렌치(5) 측벽에 형성된 실리콘질화막(3)이 상기 P웰의 불순물이 트렌치 내부로 확산하는 것을 방지함으로써, 트렌치의 측벽에 고농도의 불순물 영역이 형성된다.
따라서, 트렌치 측벽 반전 현상을 막을 수 있다.
상술한 바와 같이 본 발명의 반도체소자의 제조방법은 반도체기판의 소자분리영역에 트렌치를 형성하고, 상기 트렌치의 표면에 실리콘질화막을 얇게 형성하고, 상기 트렌치를 실리콘산화막으로 메움으로써, 상기 트렌치 상단의 에지에서 게이트 산화막이 열화되는 것을 방지하는 이점이 있으며, 웰에 형성된 불순물이 트렌치 내부로 확산되는 것을 방지하는 이점이 있다.
Claims (6)
- 반도체기판의 상부에 제1 실리콘산화막을 형성하는 단계와, 상기 구조의 전 표면에 소자분리영역을 노출하는 감광막패턴을 형성하는 단계와, 상기 감광막패턴을 마스크로 제1 실리콘산화막패턴을 형성하고, 계속하여 반도체기판을 일정깊이 식각하여 트렌치를 형성하는 단계와, 상기 감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 실리콘질화막을 형성하는 단계와, 상기 구조의 전 표면에 제2 실리콘산화막을 연마하되, 상기 실리콘질화막이 노출될 때까지 연마하는 단계와, 활성영역에 형성된 실리콘질화막을 제거하는 단계와, 상기 제1 실리콘산화막패턴을 제거하는 단계화, 상기 구조의 전 표면에 희생산화막을 형성한 후, 다시 제거하는 단계와, 상기 반도체기판의 일정부분에 웰을 형성하는 단계와, 상기 구조의 전 표면에 게이트산화막과, 게이트를 형성하는 단계와, 상기 게이트와 게이트산화막을 마스크로 상기 반도체기판의 일정부분에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
- 제1항에 있어서, 상기 실리콘질화막은 화학증착방법으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법
- 제1항에 있어서, 상기 제2 실리콘산화막은 화학증착방법으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법
- 제1항에 있어서, 상기 제2 실리콘산화막을 연마할 때, 화학물리적연마 방법을 사용하는 것을 특징으로 하는 반도체소자의 제조방법
- 제1항에 있어서, 상기 활성영역에 형성된 실리콘질화막을 제거할 때, 고온에서 인산용액을 사용하는 것을 특징으로 하는 반도체소자의 제조방법
- 제1항에 있어서, 상기 제1 실리콘산화막패턴은 습식식각으로 제거하는 것을 특징으로 하는 반도체소자의 제조방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066017A KR100190195B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066017A KR100190195B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054111A KR970054111A (ko) | 1997-07-31 |
| KR100190195B1 true KR100190195B1 (ko) | 1999-06-01 |
Family
ID=19447194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066017A KR100190195B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190195B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046070A (ko) * | 1999-11-10 | 2001-06-05 | 박종섭 | 반도체소자의 격리영역 형성방법 |
-
1995
- 1995-12-29 KR KR1019950066017A patent/KR100190195B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054111A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| KR100190195B1 (ko) | 반도체 소자의 제조방법 | |
| KR100602085B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR0170897B1 (ko) | 반도체 소자의 소자분리 절연막의 제조방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100226795B1 (ko) | 반도체소자의 격리방법 | |
| KR100545182B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100673100B1 (ko) | 반도체소자의 소자분리방법 | |
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0180782B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR100280813B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100503358B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0183971B1 (ko) | 반도체소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |