KR0180782B1 - 반도체 소자의 소자 분리막 제조방법 - Google Patents

반도체 소자의 소자 분리막 제조방법 Download PDF

Info

Publication number
KR0180782B1
KR0180782B1 KR1019950066065A KR19950066065A KR0180782B1 KR 0180782 B1 KR0180782 B1 KR 0180782B1 KR 1019950066065 A KR1019950066065 A KR 1019950066065A KR 19950066065 A KR19950066065 A KR 19950066065A KR 0180782 B1 KR0180782 B1 KR 0180782B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
etching
semiconductor substrate
insulating layer
forming
Prior art date
Application number
KR1019950066065A
Other languages
English (en)
Other versions
KR970053466A (ko
Inventor
허연철
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066065A priority Critical patent/KR0180782B1/ko
Publication of KR970053466A publication Critical patent/KR970053466A/ko
Application granted granted Critical
Publication of KR0180782B1 publication Critical patent/KR0180782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 본 발명은 반도체기판의 소자분리영역에 트렌치를 형성하고, 전 구조의 상부에 절연체를 형성하되, 상기 트렌치를 메울 정도로 충분히 형성하고, 상기 구조의 상부에 감광막패턴을 형성하고, 상기 감광막패턴의 일부를 식각하고, 상기 감광막패턴이 형성되지 않은 영역의 절연막을 반도체기판이 노출될 때까지 건식식각하므로써, 트렌치의 깊이 조절이 용이하고, 소자의 특성을 향상할 수 있으며, 후속 공정이 용이하다.

Description

반도체소자의 소자분리막 제조방법
제1a도 및 제1b도는 종래기술의 일 실시예에 따른 반도체소자의 소자분리막의 제조 공정도.
제2a도 내지 제2d도는 종래기술의 이 실시예에 따른 반도체소자의 소자분리막의 제조 공정도.
제3a도 내지 제3d도는 본 발명의 일 실시예에 따른 반도체소자의 소자분리막의 제조 공정도.
제4a도 내지 제4d도는 본 발명의 이 실시예에 따른 반도체소자의 소자분리막의 제조 공정도.
제5a도 내지 제5d도는 본 발명의 삼 실시예에 따른 반도체소자의 소자분리막의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 제1산화막
3 : 질화막 4 : 필드산화막
5 : 소오스/드레인 6 : 제1폴리실리콘층
7 : 스페이서 8 : 트렌치
9 : 제2산화막 10 : 제2폴리실리콘층
11 : 제3산화막 12 : 제1감광막패턴
13 : 제1절연막 14 : 제2감광막패턴
15 : 제3감광막패턴 16 : 제2절연막
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 반도체기판의 소자분리영역에 트렌치를 형성하고, 전 구조의 상부에 절연체를 형성하되, 상기 트렌치를 메울 정도로 충분히 형성하고, 상기 구조의 상부에 감광막패턴을 형성하고, 상기 감광막패턴이 형성되지 않은 영역의 절연막을 반도체기판이 노출될 때까지 건식식각하므로써, 트렌치의 깊이 조절이 용이하고, 소자의 특성을 향상할 수 있으며, 후속 공정을 용이하게 진행할 수 있는 반도체소자의 소자분리막 제조방법에 관한 것이다.
일반적으로, 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작을 서로 방해하지 않도록 활성영역들을 분리하는 소자분리영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리영역의 제조방법으로는 질화막패턴을 마스크로하여 실리콘 반도체기판을 열산화시키는 통상의 로코스 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 또는 반도체기판에 트렌치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있다.
PBL(Poly Buffered LOCOS)공정 공정은 LOCOS 공정의 응용기술로 질화막과 패드산화막의 사이에 폴리실리콘층을 형성하므로써, 소자분리막의 버즈빅(bird's beak)을 감소하며, 반도체기판의 스트레스를 완화하였다.
소자와 소자를 전기적으로 분리시키는 소자분리막은 주로 LOCOS 공정으로 형성하였다. 반도체소자가 고집적화됨에 따라 상기 LOCOS를 응용하는 기술중 반도체기판을 일정깊이를 식각하여 트렌치를 형성한 후 산화시키는 방법들이 적용되고 있다.
반도체기판을 일정깊이로 식각하면, 소자분리막이 반도체기판 아래쪽으로 더 깊이 들어가 형성되므로 전기적으로 소자분리역할을 높일 수 있으며, 소자분리공정이 끝난 후 평탄화도 양호해지는 장점이 있다.
제1a도 및 제1b도는 종래기술의 일 실시예에 따른 반도체소자의 소자분리막 제조 공정도이다.
제1a도를 참조하면, 반도체기판(1) 상부에 제1산화막(2)과, 제1질화막(3)을 형성한다.
상기 구조의 상부에 감광막을 도포하고, 노광 및 현상공정으로 소자분리영역을 노출하는 감광막패턴(도시안함)을 형성한다.
그 다음, 상기 감광막패턴을 식각마스크로 사용하여 제1질화막(3)과, 산화막(2)을 식각하여 제1질화막(3) 패턴과, 제1산화막(2) 패턴을 형성한다.
그 다음, 상기 감광막패턴을 제거한다.
그 다음, 상기 제1질화막(3) 패턴과, 제1산화막(2) 패턴을 마스크로 노출된 반도체기판(1)을 산화하여 필드산화막(4)을 형성한다.
제2a도 및 제2b도는 종래기술의 이 실시예에 따른 반도체소자의 소자분리막 제조 공정도이다.
제2a도를 참조하면, 반도체기판(1)을 산화시켜 제1산화막(2)과, 제1질화막(3)을 형성한다.
상기 구조의 상부에 감광막을 도포하고, 노광 및 현상공정으로 소자분리영역을 노출하는 감광막패턴(도시안함)을 형성한다.
그 다음, 상기 감광막패턴을 식각마스크로 사용하여 제1질화막(3)과, 제1산화막(2)을 차례로 식각하여 제1질화막(3) 패턴과, 제1산화막(2) 패턴을 형성한다.
그 다음, 상기 감광막패턴을 제거한다.
그 다음, 상기 구조의 전 표면에 제1폴리실리콘층(6)을 형성한다.
그 다음, 상기 구조의 전 표면에 제2질화막(7)을 형성한 후, 전면식각하여 제1질화막(3) 패턴과, 제1산화막(2) 패턴의 측벽에 제2질화막(7) 스페이서를 형성한다.
제2b도를 참조하면, 상기 노출된 반도체기판(1)을 산화하여 필드산화막(4)을 형성한다.
제2c도를 참조하면, 상기 제2질화막(7) 스페이서와, 제1폴리실리콘층(6)을 제거하고, 계속하여 상기 제2질화막(7) 스페이서 하부에 형성된 제1산화막(2)을 식각하여 제1산화막(2) 패턴을 형성한다.
계속하여, 상기 제1질화막(3) 패턴과, 제1산화막(2) 패턴 및 필드산화막(4)을 마스크로 반도체기판(1)을 식각하여 트렌치(8)를 형성한다.
그 다음, 상기 구조의 전 표면에 상기 트렌치(8)가 형성된 반도체기판(1)의 표면을 산화하여 상기 제2산화막(9)을 형성한다.
그 다음, 상기 구조의 전 표면에 폴리실리콘층(10)을 형성한다.
그 다음, 상기 폴리실리콘층(10)을 식각하되, 필드산화막(4)이 노출될 때까지 식각한다.
제2d도를 참조하면, 상기 폴리실리콘층(10)의 상부를 산화하여 제3산화막(11)을 형성한다.
그 다음, 질화막(3)과 제1산화막(2)을 제거한다.
그 다음, 상기 구조의 전 표면에서 불순물을 주입하여 소오스/드레인(5)을 형성한다.
그러나, 상기와 같은 반도체소자의 소자분리막 제조방법은 트렌치들의 폭이 균일하지 않아 트렌치를 채워주는 공정이 어려운 문제점을 해결하기 위하여 고안되었으나, 공정이 매우 복잡한 문제점이 있다.
따라서, 본 발명은 목적은 상기 문제점들을 해결하기 위한 것으로, 본 발명은 반도체기판의 소자분리영역에 트렌치를 형성하고, 전 구조의 상부에 절연체를 형성하되, 상기 트렌치를 메울 정도로 충분히 형성하고, 상기 구조의 상부에 감광막패턴을 형성하고, 상기 감광막패턴의 일부를 식각하고, 상기 감광막패턴이 형성되지 않은 영역의 절연막을 반도체기판이 노출될 때까지 식각하므로써, 단순한 공정으로 반도체소자의 단차를 완화할 수 있는 반도체소자의 소자분리막 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 소자분리막 제조방법의 제1특징은 반도체기판의 상부에 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 감광막을 도포한 후, 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 등방성식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 소자분리막 제조방법의 제2특징은 반도체기판의 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막의 상부에 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 제1절연막패턴을 형성하고, 계속하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제2절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 소자분리막 제조방법의 제3특징은 반도체기판의 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 상기 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 제1절연막의 상부에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 상기 제1절연막의 최상단까지 깊이를 갖는 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것이다.
이하, 첨부된 도면을 참고로하여 본 발명의 실시예에 대한 상세히 설명하기로 한다.
제3a도 내지 제3d도는 본 발명의 실시예에 따른 반도체소자의 제조 공정도이다.
제3a도를 참조하면, 반도체기판(1) 상부에 감광막을 도포하고, 노광 및 현상공정으로 소자분리영역을 노출하는 제1감광막패턴(12)을 형성한다.
그 다음, 상기 제1감광막패턴(12)을 식각마스크로 사용하여 반도체기판(1)의 일정깊이를 식각하여 트렌치(8)를 형성한다.
제3b도를 참조하면, 상기 제1감광막패턴(12)을 제거한다.
그 다음, 상기 구조의 전 표면에 제1절연막(13)을 형성하되, 상기 트렌치(8)를 충분히 메울 정도로 형성하고, 반도체기판(1)의 최상단까지 요부를 형성한다.
그 다음, 상기 구조의 전 표면에 감광막을 도포한 후, 현상 및 노광공정으로 활성영역을 노출하는 제2감광막패턴(14)을 형성한다.
제3c도를 참조하면, 상기 제1절연막(13)의 요부가 아닌 영역 상부에 형성된 제2감광막패턴(14)을 등방성식각하여 제3감광막패턴(15)을 형성한다.
제3d도를 참조하면, 상기 제1절연막(13)을 식각하되, 상기 제3감광막패턴(15)이 형성되지 않은 영역의 제1절연막(13)을 반도체기판(1)의 노출될 때까지 식각한다.
그 다음, 상기 제3감광막패턴(15)을 제거한다.
제4a도 내지 제4d도는 본 발명의 이 실시예에 따른 반도체소자의 제조 공정도이다.
제4a도를 참조하면, 반도체기판(1) 상부에 제1절연막(13)을 형성한다.
그 다음, 상기 제1절연막(13)의 상부에 감광막을 도포하고, 노광 및 현상공정으로 소자분리영역을 노출하는 제1감광막패턴(12)을 형성한다.
그 다음, 상기 제1감광막패턴(12)을 식각마스크로 사용하여 상기 절연막(13)을 식각하여 제1절연막(13) 패턴을 형성하고, 계속하여 반도체기판(1)의 일정깊이를 식각하여 트렌치(8)를 형성한다.
제4b도를 참조하면, 상기 제1감광막패턴(12)을 제거한다.
그 다음, 상기 구조의 전 표면에 제2절연막(16)을 형성하되, 상기 트렌치(8)를 충분히 메울 정도로 형성하고, 반도체기판(1)의 최상단까지 요부를 형성한다.
그 다음, 상기 구조의 전 표면에 감광막을 도포한 후, 현상 및 노광공정으로 활성영역을 노출하는 제2감광막패턴(14)을 형성한다.
제4c도를 참조하면, 상기 제1절연막(13)의 요부가 아닌 영역 상부에 형성된 제2감광막패턴(14)을 등방성식각하여 제3감광막패턴(15)을 형성한다.
제4d도를 참조하면, 상기 제3감광막패턴(15)이 형성되지 않은 영역의 제1절연막(13)과, 제2절연막(16)을 반도체기판(1)이 노출될 때까지 식각한다.
그 다음, 상기 제3감광막패턴(15)을 제거한다.
이때, 상기 제1절연막(13)과 제2절연막(16)이 다른 물질일 경우 식각 선택비를 1:1로 하여 한번만에 식각한다.
만약 제1절연막(13)과 제2절연막(16)의 식각선택비를 1:1로 할 수 없거나, 건식식각을 이용할 경우 상기 제1절연막(13)의 식각으로 인하여 노출된 반도체기판(1)이 손상이 염려된다면 제3감광막패턴(15) 패턴을 제거하기 전이나 후중 용이한 때에 습식식각을 할 수도 있다.
참고로, 상기 이 실시예는 상기 일 실시예에 비하여 제1절연막(13)에 의해 마스크 정렬에 여유가 있다.
제5a도 내지 제5d도 본 발명의 삼 실시예에 따른 반도체소자의 제조 공정도이다.
제5a도를 참조하면, 반도체기판(1) 상부에 감광막을 도포하고, 노광 및 현상공정으로 소자분리영역을 노출하는 제1감광막패턴(12)을 형성한다.
그 다음, 상기 제1감광막패턴(12)을 식각마스크로 사용하여 상기 반도체기판(1)의 일정깊이를 식각하여 트렌치(8)를 형성한다.
제5b도를 참조하면, 상기 제1감광막패턴(12)을 제거한다.
그 다음, 상기 구조의 전 표면에 제1절연막(13)을 형성하여 반도체기판(1)의 최상단까지 요부를 형성한다.
그 다음, 상기 제1절연막(13)의 상부에 제2절연막(16)을 형성하되, 상기 트렌치(8)를 충분히 메울 정도로 형성하고, 상기 제1절연막(13)의 최상단까지 요부를 형성한다.
그 다음, 상기 구조의 전 표면에 감광막(15)을 도포한 후, 현상 및 노광공정으로 활성영역을 노출하는 제2감광막패턴(14)을 형성한다.
제5c도를 참조하면, 상기 제1절연막(13)의 요부가 아닌 영역 상부에 형성된 제2감광막패턴(14)을 등방성식각하여 제3감광막패턴(15)을 형성하는 단계와, 제5d도를 참조하면, 상기 제3감광막패턴(15)이 형성되지 않은 영역의 제2절연막(16)과, 제1절연막(13)을 식각하되, 반도체기판이 노출될 때까지 식각한다.
그 다음, 상기 제3감광막패턴(15)을 제거한다.
참고로, 상기 제3감광막패턴(15)이 형성되지 않은 영역의 제2절연막(16)과, 제1절연막(13)을 식각하되, 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴(15)을 제거하는 단계로 진행되는 대신에 상기 제3감광막패턴(15)을 마스크로 상기 제2절연막(16)을 제1절연막(13)이 노출될 때까지 식각하여 제2절연막(16) 패턴을 형성하는 단계와, 상기 제3감광막패턴(15)을 먼저 제거하는 단계와, 상기 제2절연막(16) 패턴을 마스크로 상기 제2절연막(16) 패턴이 형성되지 않은 제1절연막(13)을 반도체기판(1)이 노출될 때까지 식각하는 단계와, 상기 제2절연막(16) 패턴을 제거하는 단계를 포함할 수도 있다.
참고로, 삼 실시예는 일 실시예에 비하여 제2절연막(16)에 의해 마스크 정렬에서 여유를 가진다.
참고로, 본 발명을 반도체소자 제조 공정중 단차를 줄여주기 위한 평탄화 공정으로 이용할 경우, 작은 열공정으로 평탄화 공정이 다른 설계 변수에 주는 영향을 줄여주게 되며, 다양한 물질을 평탄화에 이용할 수 있다.
상술한 바와 같이 본 발명의 반도체소자의 제조방법은 반도체기판의 소자분리영역에 트렌치를 형성하고, 전 구조의 상부에 절연체를 형성하되, 상기 트렌치를 메울 정도로 충분히 형성하고, 상기 구조의 상부에 감광막패턴을 형성하고, 상기 감광막패턴의 일부를 식각하고, 감광막패턴이 형성되지 않은 영역의 절연막을 반도체기판이 노출될 때까지 식각하므로써, 열공정이 줄어들므로 공정이 단순하고, 소자 분리막 제조공정이 제조공정 설계에 미치는 영향을 줄여주고, 트렌치 깊이 조절이 용이하여 소자분리막 특성을 향상시키며, 반도체기판 표면 아래로만 격리를 위한 절연층이 형성되어 소자 특성을 향상시킬 수 있으며, 평탄화된 정도가 우수하므로 후속 공정이 용이한 이점이 있다.

Claims (19)

  1. 반도체기판의 상부에 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 감광막을 도포한 후, 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서, 제3감광막패턴은 제2감광막패턴을 등방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  4. 제1항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  5. 제1항에 있어서, 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계를 포함하는 대신에 제2감광막패턴을 소자분리영역보다 좁게 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  6. 반도체기판의 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막의 상부에 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 제1절연막패턴을 형성하고, 계속하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제2절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  7. 제6항에 있어서, 상기 제1절연막과 제2절연막이 다른 물질일 경우 식각선택비를 1:1로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  8. 제6항에 있어서, 제3감광막패턴은 제2감광막패턴을 등방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  9. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  10. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  11. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막, 제1절연막을 반도체기판의 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 대신에 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막을 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계와, 상기 제1절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  12. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  13. 반도체기판의 상부에 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 상기 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 제1절연막의 상부에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 상기 제1절연막의 최상단까지 깊이를 갖는 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  14. 제13항에 있어서, 상기 제1절연막과 제2절연막이 다른 물질일 경우 식각선택비를 1:1로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  15. 제13항에 있어서, 제3감광막패턴은 제2감광막패턴을 등방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  16. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  17. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  18. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막, 제1절연막을 반도체기판의 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 대신에 상기 제3감광막패턴을 마스크로 상기 제1절연막이 노출될 때까지 상기 제2절연막을 식각하여 제2절연막패턴을 형성하는 단계와, 상기 제3감광막패턴을 제거하는 단계와, 상기 제2절연막패턴을 마스크로 상기 제2절연막패턴이 형성되지 않은 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제2절연막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  19. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
KR1019950066065A 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법 KR0180782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Publications (2)

Publication Number Publication Date
KR970053466A KR970053466A (ko) 1997-07-31
KR0180782B1 true KR0180782B1 (ko) 1999-04-15

Family

ID=19447233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Country Status (1)

Country Link
KR (1) KR0180782B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077502A (ko) * 1996-05-28 1997-12-12 김주용 반도체장치의 소자분리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077502A (ko) * 1996-05-28 1997-12-12 김주용 반도체장치의 소자분리방법

Also Published As

Publication number Publication date
KR970053466A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JPH0917708A (ja) 半導体装置のアラインメントキーパターンの形成方法
US5004703A (en) Multiple trench semiconductor structure method
KR100278214B1 (ko) 연장하는포토레지스트층으로패턴상이정확히전사되도록하는트렌치분리부를갖는반도체장치의제조방법
KR0180782B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR100278488B1 (ko) 반도체 장치의 제조방법
JPH1092806A (ja) 半導体素子の分離領域形成方法
JPH0555361A (ja) 半導体装置及びその製造方法
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR100241517B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100232198B1 (ko) 반도체소자의 격리영역 형성방법
KR100412138B1 (ko) 반도체 소자의 소자분리막 형성방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100493012B1 (ko) 트렌치 소자분리 방법
KR100256812B1 (ko) 트렌치형 소자분리막 제조방법
JPH05190565A (ja) 半導体装置の製造方法
KR100190195B1 (ko) 반도체 소자의 제조방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR970005114B1 (ko) 반도체 소자의 필드산화막 제조방법
KR100198600B1 (ko) 반도체 장치의 플레이너 격리영역 형성방법
KR100197647B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee