KR100256812B1 - 트렌치형 소자분리막 제조방법 - Google Patents

트렌치형 소자분리막 제조방법 Download PDF

Info

Publication number
KR100256812B1
KR100256812B1 KR1019930031886A KR930031886A KR100256812B1 KR 100256812 B1 KR100256812 B1 KR 100256812B1 KR 1019930031886 A KR1019930031886 A KR 1019930031886A KR 930031886 A KR930031886 A KR 930031886A KR 100256812 B1 KR100256812 B1 KR 100256812B1
Authority
KR
South Korea
Prior art keywords
trench
film
polysilicon layer
oxide film
layer
Prior art date
Application number
KR1019930031886A
Other languages
English (en)
Other versions
KR950021401A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930031886A priority Critical patent/KR100256812B1/ko
Publication of KR950021401A publication Critical patent/KR950021401A/ko
Application granted granted Critical
Publication of KR100256812B1 publication Critical patent/KR100256812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한것으로, 특히 트렌치를 이용하여 소자분리막을 형성할 때 트렌치 내에 있는 질화막에 의해 스트레스가 발생되어 소자분리막의 가장자리가 들뜨는 형상을 방지할 수 있는 트렌치형 소자분리막 제조방법에 관한 것이다.

Description

트랜지형 소자분리막 제조방법
제1a도는 종래의 LOCOS (Local Oxidation of Silicon) 공정으로 소자분리막을 형성한 단면도.
제1b도는 종래의 기술로 트렌치형 소자분리막을 형성한 단면도.
제2a도 내지 제2c도는 본 발명에 의해 트렌치형 소자분리막을 제조하는 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 감광막 패턴
3 : 제 1 산화막 4 : 제1 폴리실리콘층
6, 13 : 질화막 12 : 제1 산화막
7, 15 : 제2 산화막 14 : 소자분리 산화막
20, 30 : 트렌치
본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 특히 트렌치를 이용하여 소자분리막을 형성할 때 트렌치 내에 있는 질화막에 의해 발생되는 스트레스를 감소시킬 수 있는 트렌치형 소자분리막 제조방법에 관한 것이다.
일반적으로 소자분리막은 제1a도에 도시한 바와같이, LOCOS 공정으로 실리콘기판(11)에 패드산화막(12)과 질화막(13)을 적층하고, 소자분리영역으로 예정된 부분의 질화막(13)을 제거한 다음, 열산화 공정으로 소자분리 산화막(14)을 형성하였으나, 이 공정으로 형성되는 소자분리막(14)의 가장자리(A)에서 버즈빅(Bird's Beak)이 심하게 발생되어 액티브 영역이 줄어드는 문제가 발생된다.
그래서 제1b도와 같이 실리콘기판 (11)에 트렌치(20)를 형성하고, 그 상부에 제1산화막(12), 질화막(13), 제2산화막(15)을 적층하여 트랜치(20)를 메우고, 마스크를 이용한 식각 공정으로 패턴을 형성하여, 이 패터닝된 제1산화막(12), 질화막(13) 및 제2산화막(15)을 소자분리막으로 사용하였다.
그러나 상기한 종래 기술에 따른 트렌치형 소자분리막은 후속의 열공정시 질화막(13)이 스트레스를 심하게 받게되어 패턴의 가장자리 부분(B)에서 산화막이 들뜨는 피링(Peeling) 현상이 발생되는 문제가 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 트렌치에 증착되는 질화막 상, 하부에 폴리실리콘층을 형성하는 소자분리막 제조방법을 제공하는데 그 목적이 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본발명에 따른 트랜치형 소자분리막 제조방법의 특징은,
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본발명에 의해 트렌치형 소자분리막 제조단계를 도시한 단면도이다.
제2a도는 실리콘기판(1)에 트렌치 마스크용 감광막패턴(2)을 형성하고, 노출된 실리콘 기판(1)을 일정깊이 식각하여 트렌치(30)를 형성한 단면도이다.
제2b도는 상기 감광막패턴(2)을 제거한 후, 전체적으로 제1산화막(3), 제1폴리실리콘층(4), 질화막(5), 제2폴리실리콘층(6) 및 제2산화막(7)을 순차적으로 적층하여 트랜치(30)를 메운 상태의 단면도로써, 상기 제2산화막(7)은 트렌치(30) 상부에 완전히 채워지도록 하기위해 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성한다.
제2c도는 소자분리 마스크를 이용한 사진식각법으로 제2산화막(7)에서 제1산화막(3)까지 불필요한 부분을 순차적으로 식각하여 소자분리막용 패턴을 형성한 단면도이다.
상기와 같은 방법으로 트렌치 상부에 제1산화막, 제1폴리실리콘층, 질화막, 제2폴리실리콘층 및 제2산화막으로 적층된 패턴을 소자분리막으로 이용한다.
본 발명에 의해 질화막 상, 하부에 폴리실리콘층을 형성함으로써 후속의 열공정시 스트레스로 인해 패턴의 가장자리에서 들뜸현상이 발생되는 것을 방지할 수 있다.

Claims (2)

  1. 트렌치형 소자분리막 제조방법에 있어서, 반도체 기판의 예정된 부분의 일정깊이를 식각하여 소자분리용 트렌치를 형성하는 단계와, 전체구조 상부에 제1산화막, 제1폴리실리콘층, 질화막 및 제2폴리실리콘층을 순차적으로 적층하는 단계와, 상기 제2 폴리실리콘층 상부에 제2 산화막을 두껍게 형성하여 트렌치상의 요홈을 완전히 채우는 단계와, 소자분리막 마스크를 이용한 식각공정으로 트렌치 주변에 있는 제2 산화막, 제2폴리실리콘층, 질화막, 제1폴리실리콘층 및 제1산화막을 순차적으로 제거하여 트렌치상에 제1산화막, 제1폴리실리콘층, 질화막, 제2폴리실리콘층, 제2산화막의 패턴으로 이루어진 소자분리막을 형성하는 것을 특징으로 트렌치형 소자분리막 제조방법.
  2. 제1항에 있어서, 상기 제2 산화막은 TEOS막을 포함하는 트렌치형 소자분막 제조방법.
KR1019930031886A 1993-12-31 1993-12-31 트렌치형 소자분리막 제조방법 KR100256812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031886A KR100256812B1 (ko) 1993-12-31 1993-12-31 트렌치형 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031886A KR100256812B1 (ko) 1993-12-31 1993-12-31 트렌치형 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR950021401A KR950021401A (ko) 1995-07-26
KR100256812B1 true KR100256812B1 (ko) 2000-05-15

Family

ID=19374803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031886A KR100256812B1 (ko) 1993-12-31 1993-12-31 트렌치형 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR100256812B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732737B1 (ko) * 2000-06-30 2007-06-27 주식회사 하이닉스반도체 반도체 소자분리막 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102722A (ja) * 1984-10-26 1986-05-21 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102722A (ja) * 1984-10-26 1986-05-21 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR950021401A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
KR100256812B1 (ko) 트렌치형 소자분리막 제조방법
KR19990025534A (ko) 트렌치 소자분리 영역 형성방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100241517B1 (ko) 반도체 장치의 소자분리막 형성방법
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR100297169B1 (ko) 반도체소자의소자분리방법
KR100245075B1 (ko) 반도체소자의 소자격리 산화막 형성방법
KR0141106B1 (ko) 반도체소자의제조방법
KR0180782B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100439107B1 (ko) 반도체소자의 소자분리막 형성방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR100249167B1 (ko) 격리막 형성 방법
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법
KR100248349B1 (ko) 필드산화막제조방법
KR100198600B1 (ko) 반도체 장치의 플레이너 격리영역 형성방법
KR100215696B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100239425B1 (ko) 트랜지스터의 제조 방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법
KR20030001965A (ko) 반도체 소자의 제조 방법
KR20000021157A (ko) 반도체 장치의 소자격리막 형성 방법
KR19980020702A (ko) 반도체소자의 제조방법
KR19990055150A (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee