KR100248349B1 - 필드산화막제조방법 - Google Patents
필드산화막제조방법 Download PDFInfo
- Publication number
- KR100248349B1 KR100248349B1 KR1019930007744A KR930007744A KR100248349B1 KR 100248349 B1 KR100248349 B1 KR 100248349B1 KR 1019930007744 A KR1019930007744 A KR 1019930007744A KR 930007744 A KR930007744 A KR 930007744A KR 100248349 B1 KR100248349 B1 KR 100248349B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- silicon substrate
- nitride
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000003647 oxidation Effects 0.000 title claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 241000293849 Cordylanthus Species 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 관한것으로, 특히 질화막패턴과 그 측벽에 형성하는 질화막 스페이서를 이용하여 실리콘기판의 일정두께를 식각하여 홈을 형성하고, 홈 측벽에 폴리실리콘 스페이서를 형성한후 열산화 공정으로 필드산화막을 형성함으로써, 버즈빅(Bird's Beak)을 줄이고 액티브지역의 스트레스를 감소시키는 기술이다.
Description
제1a도 및 제1b도는 종래기술에 의해 필드산화막을 제조한것을 도시한 단면도.
제2a도 내지 제2g도는 본 발명에 의해 필드산화막을 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 패드산화막
3 : 질화막 4 : 산화막
5 : 감광막패턴 6 : 질화막 스페이서
7 : 홈 8 : 제1희생산화막
9 : 제2희생산화막 10 : 폴리실리콘층
11 : 폴리실리콘 스페이서 12, 12' : 필드산화막
본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 관한것으로, 특히 질화막패턴과 그 측벽에 형성하는 질화막 스페이서를 이용하여 실리콘기판의 일정두께를 식각하여 홈을 형성하고, 홈 측벽에 폴리실리콘 스페이서를 형성한후 열산화 공정으로 필드산화막을 형성함으로써, 버즈빅(Bird's Beak)을 줄이고 액티브지역의 스트레스를 감소시키는 기술이다.
일반적으로 LOCOS(Local Oxidation of Silicon)공정방법으로 소자와 소자를 분리시키는 필드산화막을 형성하였다.
이러한 방법은 반도체 소자가 고집적화되면서 버즈빅이 점점 식각한 문제로 대두되었다.
그래서 종래에는 LOCOS공정방법으로 질화막 마스크를 형성하고, 버즈빅문제를 감소시키기 위해 질화막패턴 측벽에 질화막 스페이서를 형성하는 방법이 고안되었는데 첨부된 제1a도 및 제1b도를 참조하여 설명하기로 한다.
제1a도는 실리콘기판(1) 상부에 패드산화막(2)과 질화막(3)을 적층한 다음, LOCOS공정으로 소자분리 영역에 해당되는 질화막(3)을 식각한 다음, 질화막(3)패턴 측벽에 질화막 스페이서(6)를 형성한후, 노출된 실리콘기판(1)의 일정두께를 식각하여 홈(7)을 형성한 단면도이다. 여기서 질화막 스페이서(6)를 형성하는 이유는 소자분리영역을 리소그라피 기술이하로 형성하여 필드산화막의폭을 최소화시키도록 하는 것이며, 실리콘기판(1)에 홈(7)을 형성하는 것은 필드산화막을 실리콘기판의 깊숙한 내부까지 형성하므로서 소자격리기능을 향상시키도록 하기 위함이다.
제1b도는 제1a도 공정후에 열산화 공정으로 실리콘기판(1)을 산화시켜 필드산화막(12')을 형성한 단면도로서, 패드산솨막(2) 내부까지 필드산화막(12')이 성장하여 버즈빅이 길게 형성됨을 도시한다.
종래기술은 열산화 공정시 옥시전(Oxigen)이 패드산화막으로 깊숙히 침투하여 버즈빅이 길게 자라나는 단점이 있고, 실리콘기판이 직접적으로 열에 노출됨으로 인하여 스트레스를 받아 결함이 발생될 가능성이 크다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 질화막 스페이서를 이용하여 실리콘기판의 소자분리 영역에 홈을 형성하고, 노출된 실리콘기판을 산화시켜서 희생산화막을 형성하고, 희생산화막을 제거한후 홈측벽에 폴리실리콘 스페이서를 형성하고, 열산화 공정으로 필드산화막을 형성하는 필드산화막 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2g도는 본 발명에 의해 필드산화막을 형성하는 단계를 도시한 단면도이다.
제2a도는 실리콘기판(1) 상부에 50~300Å두께의 패드산화막(2), 1000~3000Å두께의 질화막(3) 및 100~500Å두께의 산화막(4)을 적층한다음, 산화막(4) 상부에 소자분리 마스크용 감광막패턴(5)을 형성하고, 건식식각 공정으로 산화막(4)과 질화막(3)을 식각한 단면도이다. 여기서, 질화막(3)을 식각한후 노출되는 패드산화막(2)을 식각할수도 있다.
제2b도는 상기 감광막패턴(5)을 제거한 다음, 산화막(4)과 질화막(3)패턴측벽에 질화막 스페이서(6)를 200~1000Å의 두께로 형성하고, 산화막(4)과 질화막 스페이서(6)를 마스크로 하여 노출된 패드산화막(2)을 식각하고(이때 산화막(4)의 일정두께로 식각됨) 계속하여 노출된 실리콘기판(1)의 예정된 두께 예를들어 300~2000Å 정도를 식각하여 홈(7)을 형성한 단면도이다.
제2c도는 열산화막 공정으로 홈(7)을 따라 노출된 실리콘기판(1) 내부 및 외부에 제1희생산화막(8)을 형성한 단면도로서, 제1희생산화막(8)은 400~2000Å두께로 형성한다.
제2d도는 상기 제1희생산화막(8)과 남아있는 산화막(4)을 습식식각으로 제거하고, 실리콘기판(1) 표면에 제2희생산화막(9)을 100~500Å정도로 형성하고, 전체구조 상부에 폴리실리콘층(10)은 200~1000Å의 두께로 형성한 단면도이다.
제2e도는 상기 폴리실리콘층(10)을 건식식각하여 홈측벽에 폴리실리콘 스페이서(11)를 형성한 단면도이다.
제2f도는 열산화 공정으로 폴리실리콘층 스페이서(11)와 실리콘기판(1)을 산화시켜 필드산화막(12)을 형성한 단면도이다.
제2g도는 남아있는 질화막(3), 질화막 스페이서(6) 및 패드산화막(2)을 제거하여 실리콘기판(1)의 예정된 깊이까지 필드산화막(12)이 형성되어 있음을 도시한 단면도이다.
상기한 본 발명에 의하면 옥시전(Oxigen)의 이동통로인 패드산화막의 측벽에 폴리실리콘층을 형성함으로써 버즈빅을 줄일수 있다.
또한, 질화막 스페이서를 이용함으로써 액티브 지역을 넓게 확보할수 있으며, 폴리실리콘 스페이서가 산화공정에 의해 필드산화막으로 성장됨에 따라 액티브 지역에 인가되는 스트레스가 감소되어 결함발생을 줄일수 있다.
Claims (5)
- 필드산화막 제조방법에 있어서, 실리콘기판 상부에 패드산화막, 질화막, 산화막을 적층한 다음, 소자 분리 영역의 산화막과 질화막을 식각하여 패턴을 형성하는 공정과, 산화막과 질화막패턴 측벽에 질화막 스페이서를 형성하고, 노출되는 패드산화막과 그 하부의 실리콘기판의 예정된 두께를 식각하여 홈을 형성하는 공정과, 열산화 공정으로 노출된 실리콘기판 표면 및 내부에 제1희생산화막을 예정된 두께로 형성하는 공정과, 제1희생산화막을 습식식각으로 제거한다음, 노출되는 실리콘기판 표면에 얇은 제2희생산화막을 형성하는 공정과, 전체구조 상부에 폴리실리콘층을 예정된 두께로 증착한 다음, 건식식각 공정으로 폴리실리콘층을 식각하여 실리콘기판의 홈측벽에 폴리실리콘 스페이서를 형성하는 공정과, 열산화 공정으로 폴리실리콘 스페이서와 노출된 실리콘기판을 산화시켜 필드산화막을 형성하는 공정과, 남아있는 질화막, 질화막 스페이서를 식각하는 공정을 포함하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 패드산화막은 50~300Å두께, 질화막은 1000~3000Å두께, 산화막은 100~500Å두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 질화막 스페이서는 200~1000Å의 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 제1희생산화막은 400~2000Å두께, 제2희생산화막은 100~500Å의 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
- 제1항에 있어서, 상기 폴리실리콘등은 200~1000Å의 두께로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940027091A KR940027091A (ko) | 1994-12-10 |
KR100248349B1 true KR100248349B1 (ko) | 2000-03-15 |
Family
ID=19355001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930007744A KR100248349B1 (ko) | 1993-05-06 | 1993-05-06 | 필드산화막제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100248349B1 (ko) |
-
1993
- 1993-05-06 KR KR1019930007744A patent/KR100248349B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940027091A (ko) | 1994-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
KR100248349B1 (ko) | 필드산화막제조방법 | |
JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
KR100198620B1 (ko) | 트렌치를 이용한 소자 격리막 형성방법 | |
EP0716442B1 (en) | Integrated circuit fabrication utilizing LOCOS process | |
JPS60133739A (ja) | 半導体装置の製造方法 | |
KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
KR0166499B1 (ko) | 소자 분리막 제조방법 | |
KR100256812B1 (ko) | 트렌치형 소자분리막 제조방법 | |
KR100364124B1 (ko) | 반도체소자의소자분리막제조방법 | |
KR0166500B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100232883B1 (ko) | 소자격리 산화막 형성방법 | |
KR100399949B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR100364418B1 (ko) | 반도체소자제조방법 | |
KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR0141106B1 (ko) | 반도체소자의제조방법 | |
KR100545199B1 (ko) | 반도체 소자의 소자 분리막 및 그의 제조 방법 | |
KR0166489B1 (ko) | 반도체 소자의 소자분리 방법 | |
KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
KR100261966B1 (ko) | 필드산화막 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |