KR0166500B1 - 반도체 소자의 소자분리 산화막 제조방법 - Google Patents
반도체 소자의 소자분리 산화막 제조방법 Download PDFInfo
- Publication number
- KR0166500B1 KR0166500B1 KR1019950015016A KR19950015016A KR0166500B1 KR 0166500 B1 KR0166500 B1 KR 0166500B1 KR 1019950015016 A KR1019950015016 A KR 1019950015016A KR 19950015016 A KR19950015016 A KR 19950015016A KR 0166500 B1 KR0166500 B1 KR 0166500B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- oxide film
- device isolation
- film
- isolation oxide
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 238000011946 reduction process Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 소자분리 산화막 제조방법에 관한 것으로, 반도체 기판상에 감광막 패턴을 형성한 후, 반도체 기판상에서 소자분리 영역으로 예정되어 있는 부분의 감광막을 식각하여 제거하되, 제거된 부분의 감광막 양 측벽이 상부에서 하부로 갈수록 좁아지는 경사진 면을 갖는 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로 사용하여 전체상부에 이온주입을 실시하고, 상기 감광막 패턴을 제거한 후, 노출된 반도체 기판을 열산화시켜 소자분리 산화막을 성장시킨 다음, 활성영역의 반도체 기판이 노출되도록 소자분리 산화막을 식각함으로써 활성영역의 표면길이가 긴 구형의 표면을 얻게되며, 이로인해 반도체 소자의 고집적화에 따른 워드라인 길이의 축소와 종래의 PBL 공정에 있어서 발생되는 버즈 빅의 문제를 해결할 수 있고, 질화막과 폴리실리콘층을 형성하지 않는 공정수의 절감으로 공정비용 절감효과를 얻을 수 있다.
Description
제1a도 및 제1c도는 종래 기술에 따른 반도체 소자의 소자분리 산화막 제조 공정도.
제2a도 내지 제2d도는 본 발명에 따른 반도체 소자의 소자분리 산화막 제조 공정도.
제3a도는 종래의 방법에 따라 형성된 평판형 반도체 기판의 활성영역 상부에 워드라인을 형성한 상태의 단면도.
제3b도는 본 발명의 방법에 형성된 구형 반도체 기판의 활성영역 상부에 워드라인을 형성한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : 반도체 기판 2 : 패드산화막
3 : 다결정실리콘층 4 : 질화막
5,22 : 감광막 패턴 6,25 : 소자분리 산화막
23 : 이온 24 : 이온 주입부 형상
7,26 : 활성영역 30,31 : 워드라인
본 발명은 반도체 소자의 소자분리 산화막 제조방법에 관한 것으로서, 특히 반도체 기판상에 소자분리 영역으로 예정된 부위에 경사진 감광막 패턴을 이온주입 마스크로 사용하여 이온주입을 실시한 후, 감광막 패턴을 제거한 후 노출된 반도체 기판을 열산화공정을 통해 성장시키되, 반도체 기판상에 이온주입된 농도 및 삽입깊이에 따른 산화율의 차이를 이용하여 소자분리 산화막을 형성하고, 상기 소자분리 산화막을 일정두께 습식식각하여 반도체 기판의 활성영역을 노출시킴으로써 표면형상이 구형인 활성영역을 얻어 그 상부에 형성되는 워드라인의 길이를 증대시켜 반도체 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 증대시킬 수 있는 반도체 소자의 소자분리 산화막 제조방법에 관한 것이다.
일반적으로 반도체 소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체 소자의 고집적화 추세에 따라 반도체 소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidatuion of silicon; 이하 LOCOS라 함) 방법과, 질화막 패턴과 패드산화막 패턴의 하부에 다결정실리콘층 패턴을 개재시켜 열산화를 실시하는 피.비.엘(polybuffered LOCOS; 이하 PBL이라 칭함) 방법과, 반도체 기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법등이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
상기 LOCOS 필드 산화막의 제조 방법을 살펴보면 다음과 같다.
먼저, 실리콘으로된 반도체 기판의 표면을 열산화시켜 패드산화막을 형성하고, 상기 패드산화막 상에 상기 반도체 기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체 기판을 소정 두께 열산화시켜 필드산화막을 형성한다.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체 기판 경계에 산소가 측면 침투하여 버즈 빅이라는 경사면이 형성된다.
상기의 버즈빅에 의해 반도체 기판에 스트레스가 인가되어 격자결함이 발생되므로 누설전류가 증가되어 소자 동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
이를 해결하기 위하여 질화막 패턴의 하부에 완충 역할을 하는 다결정실리콘층 패턴을 사용하는 PBL 방법이 사용되고 있다.
제1a도와 제1c도는 종래 기술에 따른 반도체 소자의 소자분리 산화막의 제조 공정도로서, PBL 공정의 예이다.
먼저, 반도체 기판(1) 상부에 패드산화막(2)과, 다결정실리콘층(3) 및 질화막(4)을 각각 150Å, 500Å 및 2000Å의 두께로 순차적으로 적층하여 형성한 후, 소자분리 영역으로 예정되어 있는 부분을 노출시키기 위한 감광막 패턴(5)을 상기 질화막(4) 상부에 형성한다.(제1a도 참조)
그다음, 상기 감광막 패턴(5)을 이용하여 그 하부의 질화막(4)을 식각하여 소자분리 영역으로 예정되어 있는 부분을 노출시키기 위한 질화막(4) 패턴을 형성한다.(제1b도 참조)
상기 질화막 패턴(4')에 의해 노출되어 있는 반도체 기판(1)을 예정된 두께 만큼 열산화시켜 소자분리 산화막(6)을 형성한다.(제1c도 참조)
여기서 상기 다결정실리콘층 패턴(3)이 완충막이 되어 반도체 기판(1)의 산화를 어느정도는 보상하지만, 버즈빅의 크기 감소에는 효과가 미약하여 소자의 고집적화가 어렵고, 단차의 증가에 의해 후속 공정의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 기판상에 소자분리 영역으로 예정된 부위에 경사진 감광막 패턴을 형성하고 상기 감광막 패턴을 이온주입 마스크로 사용하여 이온주입을 실시한 후, 노출된 반도체 기판을 열산화공정을 통해 성장시키되, 반도체 기판상에 이온주입된 농도 및 삽입깊이에 따른 산화율의 차이를 이용하여 소자분리 산화막을 형성하고, 상기 소자분리 산화막을 일정두께 식각하여 표면형상이 구형인 활성영역을 얻게 함으로써 워드라인의 길이를 증대시킴에 따른 반도체 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 증대시킬 수 있는 반도체 소자의 소자분리 산화막 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리 산화막의 제조방법의 특징은 반도체 기판상에 감광막을 증착하는 단계와, 상기 반도체 기판상에서 소자분리 영역으로 예정되어 있는 부분에 위치한 감광막을 식각하되, 식각되는 부위의 감광막 양 측벽이 상부에서 하부로 갈수록 좁아지도록 경사지게 식각하여 반도체 기판을 노출시키는 단계와, 상기 양 측벽이 경사져 있는 감광막 패턴을 마스크로 사용하여 반도체 기판상에 이온주입을 실시하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 노출되어 있는 반도체 기판을 예정된 온도에서 열산화시켜 소자분리 산화막을 형성하는 단계와, 상기 소자분리 산화막을 일정두께 식각하여 반도체 기판의 활성영역을 노출시키는 단계와, 상기 활성영역위에 워드라인을 형성하는 단계를 구비함에 있다.
이하, 본 발명에 따른 반도체 소자의 소자분리 산화막의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2a도 내지 제2d도는 본 발명에 따른 반도체 소자의 소자분리 산화막의 제조 공정도로서, 소자분리막 형성시 나타나는 버즈빅을 이용하여 활성영역의 표면을 구형으로 형성하여 활성영역의 면적을 증대시킨 예이다.
먼저, 실리콘으로된 반도체 기판(21)상에 감광막을 증착한 후, 반도체 기판(21)상에서 소자분리 영역으로 예정되어 있는 부분의 감광막을 식각하여 하부 실리콘 기판(21)이 노출되도록 한다.(제2a도 참조)
이때, 상기 식각된 부분의 감광막의 양측벽은 상부에서 하부로 갈수록 좁아지는 경사진 감광막 패턴(22)이 되도록 한다. 그 다음, 측면부가 경사져 있는 상기 감광막 패턴(22)을 마스크 사용하여 반도체 기판(21) 전체 상부에 이온주입을 실시한다. 이때, 측면이 경사져 있는 상기 감광막 패턴(22)을 사용하여 이온주입을 실시하게 되면, 제2b도에 도시된 바와 같이, 감광막이 제거된 부위의 중심부로 이온(23)이 가장 깊이 침투되어 들어가고 그 양측면으로 갈수록 이온(23)이 얕게 침투되어 이온주입영역(24)의 형상은 전체적으로 아래가 볼록한 반원모양을 이루게 된다.(제2b도 참조)
그후, 상기 감광막 패턴(22)을 제거한 후, 노출되어 있는 반도체 기판(21)을 예정된 온도, 예를들어 800∼1200℃ 정도의 온도에서 건식 또는 습식으로 열산화시켜 소자분리 산화막(25)을 형성한다.
이때 반도체 기판(21)상에 이온(23)이 주입된 부분은 이온(23)이 주입되지 않은 부분에 비하여 산화율이 이온농도 및 에너지에 따라 수배 내지 수십배 정도 빠르게 된다. 이와같은 산화율의 차이로 인해 반도체 기판(21)상에 주입된 이온의 농도 및 이온주입 영역(24)이 반도체 기판(21) 상부면으로 깊을수록 산화막이 성장하는 속도도 증가하게 되어 이온주입이 많이 된 영역이 산화막이 두껍게 형성되어 소자분리막(25)이 된다.(제2c도 참조)
다음, 상기 산화막 성장 후, 성장된 산화막(25)을 습식식각하되, 소자분리막으로 충분한 역할을 수행할 수 있는 두께까지 식각하게 되면 반도체 기판(21)의 활성영역(26)이 드러나게 되고, 이때, 상기 드러난 반도체 기판의 활성영역(26)은 구형의 표면적을 갖는 형상이 된다.(제2d도 참조)
따라서, 상부표면이 구형형상으로 형성된 반도체 기판(21)의 활성영역(26)은 그 상부에 형성되는 워드라인의 길이를 길게하기 때문에 평판형인 종래의 활성영역보다도 공정상의 여유를 더 가질 수 있게 한다.
제3a도는 종래의 평판형 반도체 기판의 활성영역 상부에 워드라인을 형성한 상태의 단면도이고, 제3b도는 본 발명의 방법에 따라 형성된 구형 반도체 기판 활성영역 상부에 워드라인을 형성한 상태의 단면도이다.
상기 제3a도와 제3b도에 도시된 바와 같이, 본 발명에 따른 구형의 활성영역(26)위에 상기 워드라인(31)을 형성하게 되면, 워드라인의 길이(S)는 종래의 평판형 활성영역(7)에 워드라인(30)을 형성한 경우의 워드라인 길이(L)보다 그 길이가 (S/L)배 증가하게 되고, 이로 인해 반도체 소자의 고집적화에 따라 발생되는 여러 가지 문제점을 해결할 수 있는 여유를 확보할 수 있으므로 워드라인의 안정적 동작과 수율의 향상을 기대할 수 있다. 따라서, 본 발명에 따른 반도체 소자의 소자분리 산화막의 제조방법은 종래의 PBL 공정단계에서 실시되었던 질화막(4)과 폴리실리콘층(3)을 형성하지 않아도 되므로 공정단계의 수가 대폭 줄어들어 공정비용을 절감할 수 있으며, 아울러 반도체 기판상의 활성영역의 표면이 구형으로 형성되어 종래의 평판형 활성영역에 비해 그 표면길이가 증가되므로 반도체 소자의 고집적화에 따른 워드라인의 길이가 짧아져 발생되는 핫 캐리어 이팩트, 솟 채널 이팩트등의 현상을 효과적으로 해결할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리 산화막의 제조방법은 반도체 기판상에 감광막 패턴을 형성한 후, 반도체 기판상에서 소자분리 영역으로 예정되어 있는 부분의 감광막을 식각하여 제거하되, 제거된 부분의 감광막 양측벽이 상부에서 하부로 갈수록 좁아지는 경사진 면을 갖는 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로 사용하여 전체상부에 이온주입을 실시하고, 상기 감광막 패턴을 제거한 후, 노출된 반도체 기판을 열산화시켜 산화막을 성장시켜 소자분리 산화막을 형성한 다음, 상기 산화막을 습식식각하여 활성영역의 반도체 기판이 노출되도록 하여 소자분리 산화막을 형성함과 아울러, 활성영역의 표면이 구형으로 형성되게 하고, 상기 구형의 표면적을 갖는 반도체 기판의 활성영역 상부에 워드라인을 형성함으로써 반도체 소자의 고집적화에 따라 워드라인의 길이가 짧아짐에 따른 여러 가지 문제점을 효과적으로 해결할 수 있도록 한다. 또한, 종래의 PBL 공정에 있어서 발생되는 버즈빅의 문제를 해결할 수 있고, 아울러 공정단계에 있어서도 질화막과 폴리실리콘층을 형성하지 않으므로 공정비용의 절감을 기할 수 있다.
Claims (4)
- 반도체 기판상에 감광막을 증착하는 단계와, 상기 반도체 기판상에서 소자분리 영역으로 예정되어 있는 부분에 위치한 감광막을 식각하되, 식각되는 부위의 감광막 양 측벽이 상부에서 하부로 갈수록 좁아지도록 경사지게 식각하여 반도체 기판을 노출시키는 단계와, 상기 양 측벽이 경사져 있는 감광막 패턴을 마스크로 사용하여 반도체 기판상에 이온주입을 실시하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 노출되어 있는 반도체 기판을 예정된 온도에서 열산화시켜 소자분리 산화막을 형성하는 단계와, 상기 소자분리 산화막을 일정두께 식각하여 반도체 기판의 활성영역을 노출시키는 단계와, 상기 활성영역위에 워드라인을 형성하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 900∼1200℃ 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 건식이나 습식으로 실시하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 소자분리 산화막을 습식식각으로 식각하여 반도체 기판의 활성영역을 노출시키는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015016A KR0166500B1 (ko) | 1995-06-08 | 1995-06-08 | 반도체 소자의 소자분리 산화막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015016A KR0166500B1 (ko) | 1995-06-08 | 1995-06-08 | 반도체 소자의 소자분리 산화막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003778A KR970003778A (ko) | 1997-01-28 |
| KR0166500B1 true KR0166500B1 (ko) | 1999-02-01 |
Family
ID=19416637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015016A KR0166500B1 (ko) | 1995-06-08 | 1995-06-08 | 반도체 소자의 소자분리 산화막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166500B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311494B1 (ko) * | 1999-04-15 | 2001-11-02 | 김영환 | 포토레지스트 패터닝방법 |
-
1995
- 1995-06-08 KR KR1019950015016A patent/KR0166500B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003778A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011458B1 (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| US5563091A (en) | Method for isolating semiconductor elements | |
| KR0166500B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
| KR100468674B1 (ko) | 반도체장치의소자분리방법 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR0151268B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100195227B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100444315B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100203897B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100227189B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100364418B1 (ko) | 반도체소자제조방법 | |
| KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
| KR0126645B1 (ko) | 반도체소자의 소자분리산화막 제조방법 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR960011858B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |