KR100311494B1 - 포토레지스트 패터닝방법 - Google Patents
포토레지스트 패터닝방법 Download PDFInfo
- Publication number
- KR100311494B1 KR100311494B1 KR1019990013361A KR19990013361A KR100311494B1 KR 100311494 B1 KR100311494 B1 KR 100311494B1 KR 1019990013361 A KR1019990013361 A KR 1019990013361A KR 19990013361 A KR19990013361 A KR 19990013361A KR 100311494 B1 KR100311494 B1 KR 100311494B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- ion implantation
- photoresist pattern
- inclination
- patterning method
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000000059 patterning Methods 0.000 title claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 230000002265 prevention Effects 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
포토레지스트와 이온주입층과의 기울기를 조절하는 것에 의해 원하는 부분에 정확하게 이온이 주입될 수 있도록 하는데 적당한 포토레지스트 패터닝방법을 제공하기 위한 것으로, 틸트 이온주입시 마스크로 사용하는 포토레지스트 패턴 형성방법에 있어서, 상기 포토레지스트 패턴의 단면이 기울기를 갖도록 형성하되 상기 포토레지스트 패턴의 기울기가 상부쪽에서보다 하부쪽에서 더 큰 경사각을 갖도록 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 틸트(tilt) 이온 주입을 위한 포토 공정에서 포토레지스트의 기울기를 조절하여 원하는 부분에 이온이 주입될 수 있도록 하는데 적당한 포토레지스트 패터닝방법에 관한 것이다.
일반적으로 포토 공정은 반도체 소자 제조공정에서 중요한 공정중의 하나로 각종 식각 및 이온주입에 따른 마스크로 이용된다.
하지만, 소자가 고집적화됨에 따라 포토 공정또한 여러가지 문제를 안게 되었으며, 그 중 하나가 이온주입을 위한 마스크 형성시 포토레지스트의 간격이 매우 좁아지고 있다는 것이다.
이하, 종래 기술에 따른 포토레지스트 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 이온주입을 위해 형성된 포토레지스트의 형태를 보여주고 있다.
도 1에 도시한 바와 같이, 포토레지스트(12)의 기울기가 기판(11)에 대해 수직하게 형성되어 있음을 알 수 있다.
도면부호 '13'는 실제로 이온이 주입되기를 원했던 부분이고, '14'는 실제로 이온이 주입되는 부분이며, '15'는 게이트 전극을 지시한다.
소자의 집적도가 향상됨에 따라 포토레지스트(12)의 간격이 매우 좁아지게 됨에도 불구하고, 포토레지스트(12)가 기판에 대해 수직하게 형성되어 있을 경우, 틸트 이온 주입을 실시하면, 포토레지스트(12)의 프로파일에 의해 포토레지스(12)와 기판이 접하는 부분에만 이온이 주입된다.
이와 같은 종래 기술에 따르면, 소자의 고집적화되면서 포토레지스트의 간격이 점점 좁아지는 경향이 있으며, 이런 경우에 틸트 이온주입을 실시할 경우, 포토레지스트의 높이로 인해 원하는 부분에 이온이 주입되지 않고 원하지 않은 부분에 이온이 주입되는 결과를 초래하게 되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 포토레지스트와 이온주입층과의 기울기를 조절하는 것에 의해 원하는 부분에 정확하게 이온이 주입될 수 있도록 하는데 적당한 포토레지스트 패터닝방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 포토레지스트 패터닝방법을 설명하기 위한 도면
도 3은 본 발명의 제 2 실시예에 따른 포토레지스트 패터닝방법을 설명하기 위한 도면
도 4는 본 발명의 제 3 실시예에 따른 포토레지스트 패터닝방법을 설명하기 위한 도면
도면의 주요부분에 대한 부호의 설명
21,31,41 : 이온주입층 22,32,43 : 포토레지스트
42 : 이온주입 방지막
상기의 목적을 달성하기 위한 본 발명의 포토레지스트 패터닝방법은 틸트 이온주입시 마스크로 사용하는 포토레지스트 패턴 형성방법에 있어서, 상기 포토레지스트 패턴의 단면이 기울기를 갖도록 형성하되 상기 포토레지스트 패턴의 기울기가 상부쪽에서보다 하부쪽에서 더 큰 경사각을 갖도록 형성함을 특징으로 한다.
이하, 본 발명의 포토레지스트 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.
이어서, 도 3은 본 발명의 제 2 실시예에 따른 포토레지스트 패터닝방법을설명하기 위한 도면이다.
도 3에 도시한 바와 같이, 포토레지스트(22)의 단면이 기울기를 갖도록 형성함에 있어서, 포토레지스트의 상부쪽 기울기와 이온주입층(21)에 인접하는 하부쪽 기울기를 서로 다르게 형성한다.
즉, 포토레지스트(22)의 상부쪽 기울기에 비해 하부쪽 기울기가 더 큰 경사면을 갖도록한다.
즉, 포토레지스트(22)를 경사지게 형성할 경우, 포토레지스트(22)와 이온주입층(21)이 접하는 부분의 포토레지스트(22)의 두께가 얇아지게 되는데, 이때, 이온이 얇은 포토레지스트(22)를 통과하여 원하지 않는 부분에 이온이 주입될 수도 있으므로 미리 상기 이온주입층(21)과 접하는 부분의 포토레지스트(22)의 경사각을 크게하여 그 두께를 충분히 유지하도록 하였다.
따라서, 도면에서도 알 수 있듯이 원하는 부분에만 이온이 주입되는 것을 알 수 있다.
한편, 도 4는 본 발명의 제 3 실시예에 따른 포토레지스트 패터닝방법을 설명하기 위한 도면으로써, 포토레지스트(43)의 하부면에 이온주입 방지막(42)을 형성하였
즉, 이온주입층(41)상에 이온이 잘 주입되지 않는 이온주입 방지막(42)을 형성한다.
이후, 포토공정을 진행하여 상기 포토레지스트(43)의 단면이 기울기를 갖도록 패터닝한다.
이때, 기울기의 정도는 이온주입 방지막(42)에 대해 45~60°를 유지한다.
그리고 상기 이온주입 방지막(42)을 식각하여 이온주입층(41)의 표면을 노출시킨 후, 틸트 이온주입을 실시한다.
이와 같이, 포토레지스트(43)의 하부에 이온주입 방지막(42)을 형성한 후, 이온을 주입하게 되면, 기울기로 인해 포토레지스트(43)의 두께가 얇아진 부분으로 이온이 주입되지 않고 원하는 부분에만 이온이 주입된다.
이상에서 상술한 바와 같이, 본 발명의 포토레지스트 패터닝방법은 포토레지스트의 기울기를 조절하는 것에 의해 포토레지스트에 의한 좁은 오픈 영역에서도 틸트 이온 주입을 용이하게 진행할 수가 있다.
Claims (4)
- 틸트 이온주입시 마스크로 사용하는 포토레지스트 패턴 형성방법에 있어서,상기 포토레지스트 패턴의 단면이 기울기를 갖도록 형성하되 상기 포토레지스트 패턴의 기울기가 상부쪽에서보다 하부쪽에서 더 큰 경사각을 갖도록 형성함을 특징으로 하는 포토레지스트 패터닝방법.
- 제 1 항에 있어서, 상기 포토레지스트 패턴의 하부쪽 기울기의 정도는 이온이 주입층으로부터 45~60°를 유지하는 것을 특징으로 하는 포토레지스트 패터닝방법.
- 제 1 항에 있어서, 상기 포토레지스트 패턴의 하부에 이온주입 방지막을 더 포함하여 형성하는 것을 특징으로 하는 포토레지스트 패터닝방법.
- 제 4 항에 있어서, 상기 이온주입 방지막은 이온주입층에 대해 수직하게 형성하는 것을 특징으로 하는 포토레지스트 패터닝방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990013361A KR100311494B1 (ko) | 1999-04-15 | 1999-04-15 | 포토레지스트 패터닝방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990013361A KR100311494B1 (ko) | 1999-04-15 | 1999-04-15 | 포토레지스트 패터닝방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000066338A KR20000066338A (ko) | 2000-11-15 |
KR100311494B1 true KR100311494B1 (ko) | 2001-11-02 |
Family
ID=19580224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990013361A KR100311494B1 (ko) | 1999-04-15 | 1999-04-15 | 포토레지스트 패터닝방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100311494B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100678326B1 (ko) * | 2005-12-21 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
DE102008008165A1 (de) | 2007-02-01 | 2008-09-04 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910017542A (ko) * | 1990-03-26 | 1991-11-05 | 금성일렉트론 주식회사 | Ldd 제조방법 |
KR910021015U (ko) * | 1990-05-10 | 1991-12-20 | 금성일렉트론 주식회사 | 포토레지스트 패턴 구조 |
KR970003778A (ko) * | 1995-06-08 | 1997-01-28 | 김주용 | 반도체소자의 소자분리 산화막 제조방법 |
KR970013015A (ko) * | 1995-08-22 | 1997-03-29 | 김주용 | 이온 주입 마스크 형성방법 |
-
1999
- 1999-04-15 KR KR1019990013361A patent/KR100311494B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910017542A (ko) * | 1990-03-26 | 1991-11-05 | 금성일렉트론 주식회사 | Ldd 제조방법 |
KR910021015U (ko) * | 1990-05-10 | 1991-12-20 | 금성일렉트론 주식회사 | 포토레지스트 패턴 구조 |
KR970003778A (ko) * | 1995-06-08 | 1997-01-28 | 김주용 | 반도체소자의 소자분리 산화막 제조방법 |
KR970013015A (ko) * | 1995-08-22 | 1997-03-29 | 김주용 | 이온 주입 마스크 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20000066338A (ko) | 2000-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100311494B1 (ko) | 포토레지스트 패터닝방법 | |
KR100336766B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100313543B1 (ko) | 플랫 롬 제조방법 | |
KR100404220B1 (ko) | 경사식각을 이용한 반도체소자 제조방법 | |
KR100209732B1 (ko) | 반도체 소자 제조방법 | |
KR100302616B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100206962B1 (ko) | 수직형 채널을 갖는 트랜지스터 제조방법 | |
KR100280527B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100244789B1 (ko) | 반도체소자제조방법 | |
KR100232884B1 (ko) | 반도체 소자 제조방법 | |
EP1804285B1 (en) | Method for manufacturing a transistor with self-aligned channel | |
KR100525114B1 (ko) | 반도체소자의 제조방법 | |
KR100226750B1 (ko) | 반도체 소자의 콘택홀형성방법 | |
JPH02302046A (ja) | 自己整合形トランジスタの製造方法 | |
KR100244479B1 (ko) | 반도체 소자 제조방법 | |
KR100316018B1 (ko) | 전하저장전극제조방법 | |
KR100253350B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
KR0134859B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR19990050380A (ko) | 수직 채널 트랜지스터의 제조방법 | |
KR20040025949A (ko) | 반도체 소자의 게이트 형성 방법 | |
KR100760949B1 (ko) | 반도체 소자의 형성 방법 | |
KR20020051487A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100218358B1 (ko) | 플레시 메모리셀의 제조방법 | |
KR20050070689A (ko) | 반도체 소자의 이온 주입 방법 | |
KR19990080191A (ko) | 모스 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |