KR100313543B1

KR100313543B1 - 플랫 롬 제조방법

Info

Publication number: KR100313543B1
Application number: KR1019990066156A
Authority: KR
Inventors: 최민수
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-11-07
Also published as: KR20010058793A

Abstract

본 발명은 플랫 롬 제조방법에 관한 것으로, 종래 플랫 롬 제조방법은 게이트산화막과 매몰층 상부의 산화막이 서로 단차를 갖도록 형성되어, 그 게이트산화막과 매몰층 상부의 산화막을 지나는 게이트 전극이 단선되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 소자형성성영역이 정의된 기판의 상부에 버퍼산화막을 형성하고, 그 버퍼산화막을 버퍼로 하는 이온주입공정으로 상기 소자형성영역인 기판에 문턱전압조절영역을 형성하는 단계와; 상기 구조의 상부에서 버퍼산화막의 일부영역을 노출시키는 제1포토레지스트 패턴을 형성한 후, 불순물 이온주입공정을 통해 상기 노출된 버퍼산화막의 하부 소자형성영역에 복수의 매몰층을 형성하는 단계와; 상기 제1포토레지스트와 버퍼산화막을 제거하고, 산화공정을 통해 상기 매몰층 상에 두꺼운 산화막을 증착함과 아울러 매몰층이 형성되지 않은 기판상에 게이트산화막을 형성하는 단계와; 상기 구조의 상부에 상기 매몰층 상에 형성된 산화막의 상부만을 노출시키는 제2포토레지스트 패턴을 형성한 후, 그 제2포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 산화막의 상부일부를 제거하여 상기 산화막과 게이트산화막 사이의 단차를 제거하는 단계를 포함하여 게이트산화막과 매몰층의 상부에 형성된 산화막의 단차를 제거하여, 이후의 공정에서 게이트전극을 형성할때 게이트 전극이 단선되는 것을 방지하는 효과가 있다.

Description

플랫 롬 제조방법{MANUFACTURING METHOD FOR FLAT ROM}

본 발명은 플랫 롬 제조방법에 관한 것으로, 특히 플랫 셀부의 산화막을 평탄화하여 후속공정인 게이트 패턴 형성에서 단차에 의한 문제발생을 방지하여 소자의 신뢰성을 향상시키는데 적당하도록 한 플랫 롬 제조방법에 관한 것이다.

도1은 일반적인 플랫 롬의 평면도로서, 이에 도시한 바와 같이 수직방향으로 긴형태의 패턴을 갖으며, 상호 소정거리 이격되어 N+ 매몰층상에 위치하는 산화막(7)과; 그 산화막(7)의 상부측에서 그 산화막(7)과 수직으로 교차하는 복수의 게이트(9)를 포함하여 구성된다.

도2a 내지 도2d는 도1에 있어서, A-A'방향의 단면을 보인 종래 플랫 롬의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하고, 그 필드산화막(2) 사이의 노출된 기판(1)에 불순물 이온을 주입하여 웰(3)을 형성한 후, 그 웰(3)의 상부에 버퍼산화막(4)을 형성한 다음, 포토레지스트(PR1)를 마스크로 하는 이온주입공정으로 상기 웰(3)의 하부영역에 문턱전압조절영역(5)을 형성하는 단계(도2a)와; 상기 포토레지스트(PR1)를 제거하고 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 버퍼산화막(4)의 일부영역을 노출시키는 패턴을 형성한 후, 그 포토레지스트(PR2)를 이온주입마스크로 사용하는 이온주입공정으로 고농도 엔형 불순물 이온을 주입하여 상기 노출된 버퍼산화막(4) 하부의 웰(3)에 매몰층(6)을 형성하는 단계(도2b)와;상기 포토레지스트(PR2)와 버퍼산화막(4)을 제거하고, 산화공정을 통해 상기 웰(3) 상에 게이트산화막(8)을 형성함과 아울러 상기 매몰층(6)의 상부에 그 두께가 게이트산화막(8) 보다 두꺼운 산화막(7) 패턴을 형성하는 단계(도2c)와; 상기 구조의 상부에 다결정실리콘과 실리사이드를 증착하고, 패터닝하여 게이트전극(9)과 게이트전극(9) 상의 실리사이드(10)를 형성하는 단계(도2d)를 포함하여 구성된다.

이하, 상기와 같은 종래 플랫 롬 제조방법을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하여 소자형성영역을 정의한 후, 상기 필드산화막(2)을 이온주입마스크로 사용하는 이온주입공정으로 상기 필드산화막(2)의 사이에 노출된 기판(1)의 하부에 불순물 이온을 주입하여 웰(3)을 형성한다.

그 다음, 상기 구조의 상부전면에 버퍼산화막(4)을 증착하고, 포토레지스트(PR1)를 상기 버퍼산화막(4)과 상기 필드산화막(2)의 상부전면에 도포한 후, 노광 및 현상하여 상기 버퍼산화막(4)을 노출시키는 패턴을 형성한다.

그 다음, 상기 포토레지스트(PR1) 패턴을 이온주입마스크로 사용하는 이온주입공정으로 상기 버퍼산화막(4)의 하부측 웰(3)에 문턱전압조절용 이온을 주입하여 문턱전압조절영역(5)을 형성한다.

그 다음, 도2b에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거한 후, 다시 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 버퍼산화막(4)의 일부를 복수개의 영역으로 노출시키는 패턴을 형성한다.

그 다음, 상기 포토레지스트(PR2)를 이온주입마스크로 사용하는 이온주입공정으로 상기 노출된 버퍼산화막(4)의 하부측 웰(3)에 고농도 엔형 불순물 이온을 주입하여 매몰층(6)을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR2)를 제거하고, 산화공정을 통해 상기 웰(3)과 매몰층(6)의 상부를 산화시킨다.

이때의 산화공정으로 고농도의 불순물이 주입된 매몰층(6)에서 웰(3) 영역에서 보다 산화막의 성장속도가 빠르며, 이에 따라 웰(3) 상에서는 두께가 얇은 게이트산화막(8)이 형성되고, 매몰층(6) 상에는 두께가 상대적으로 두꺼운 산화막(7)이 형성된다.

그 다음, 도2d에 도시한 바와 같이 상기 구조의 상부전면에 다결정실리콘과 실리사이드를 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 게이트 전극(9)과 그 게이트 전극(9)의 상부에 위치하는 실리사이드(10)를 형성한다.

이때, 상기 게이트 전극(9)의 하부영역인 산화막(7)과 게이트산화막(8)의 단차에 의해 증착되는 게이트 전극(9)이 단선되는 경우가 발생할 수 있고, 다결정실리콘의 패터닝시 게이트산화막(8)과 산화막(7)이 접하는 영역에서 그 다결정실리콘이 완전히 제거되지 않아 도1에서 알 수 있듯이 인접한 게이트 전극(9)이 전기적으로 연결될 수 있다.

상기한 바와 같이 종래 플랫 롬 제조방법은 게이트산화막과 매몰층 상부의 산화막이 서로 단차를 갖도록 형성되어, 그 게이트산화막과 매몰층 상부의 산화막을 지나는 게이트 전극 형성시 인접한 게이트 전극간에 전기적인 연결이 발생하거나 단선될 우려가 있어 플랫 롬의 신뢰성을 저하시키는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 게이트산화막과 매몰층 상부의 산화막의 단차를 제거할 수 있는 플랫 롬 제조방법을 제공함에 그 목적이 있다.

도1은 일반적인 플랫 롬의 평면도.

도2a 내지 도2d는 도1에 있어서, A-A'방향의 단면을 보인 종래 플랫 롬의 제조공정 수순단면도.

도3a 내지 도3e는 도1에 있어서 A-A'방향의 단면을 보인 본 발명 플랫 롬의 제조공정 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 2:필드산화막

3:웰 4:버퍼산화막

5:문턱전압 조절영역 6:매몰층

7:산화막 8:게이트산화막

9:게이트전극 10:실리사이드

상기와 같은 목적은 소자형성성영역이 정의된 기판의 상부에 버퍼산화막을 형성하고, 그 버퍼산화막을 버퍼로 하는 이온주입공정으로 상기 소자형성영역인 기판에 문턱전압조절영역을 형성하는 단계와; 상기 구조의 상부에서 버퍼산화막의 일부영역을 복수의 독립적인 영역으로 노출시키는 제1포토레지스트 패턴을 형성한 후, 불순물 이온주입공정을 통해 상기 노출된 버퍼산화막의 하부 소자형성영역에 복수의 매몰층을 형성하는 단계와; 상기 제1포토레지스트와 버퍼산화막을 제거하고, 산화공정을 통해 상기 매몰층 상에 상대적으로 두꺼운 산화막을 증착함과 아울러 매몰층이 형성되지 않은 기판상에 게이트산화막을 형성하는 단계와; 상기 구조의 상부에 상기 매몰층 상에 형성된 산화막의 상부만을 노출시키는 제2포토레지스트 패턴을 형성한 후, 그 제2포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 산화막의 상부일부를 제거하여 상기 산화막과 게이트산화막 사이의 단차를 제거하는 단계와; 상기 구조의 상부에 다결정실리콘과 실리사이드를 증착하고, 그 실리사이드와 다결정실리콘을 패터닝하여 상기 산화막과 수직으로 교차하는 게이트전극과 실리사이드 패턴을 형성하는 단계로 구성함으로써 달성되는 것으로, 이에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하고, 그 필드산화막(2) 사이의 노출된 기판(1)에 불순물 이온을 주입하여 웰(3)을 형성한 후, 그 웰(3)의 상부에 버퍼산화막(4)을 형성한 다음, 포토레지스트(PR1)를 마스크로 하는 이온주입공정으로 상기 웰(3)의 하부영역에 문턱전압조절영역(5)을 형성하는 단계(도3a)와; 상기 포토레지스트(PR1)를 제거하고 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 버퍼산화막(4)의 일부영역을 노출시키는 패턴을 형성한 후, 그 포토레지스트(PR2)를 이온주입마스크로 사용하는 이온주입공정으로 고농도 엔형 불순물 이온을 주입하여 상기 노출된 버퍼산화막(4) 하부의 웰(3)에 매몰층(6)을 형성하는 단계(도3b)와; 상기 포토레지스트(PR2)와 버퍼산화막(4)을 제거하고, 산화공정을 통해 상기 웰(3) 상에 게이트산화막(8)을 형성함과 아울러 상기 매몰층(6)의 상부에 그 두께가 게이트산화막(8) 보다 두꺼운 산화막(7) 패턴을 형성하는 단계(도3c)와; 상기 구조의 상부전면에 포토레지스트(PR3)를 도포하고, 노광 및 현상하여 상기 산화막(7)을 노출시키는 패턴을 형성한 후, 그 포토레지스트(PR3) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(7)의 일부를 식각하여 상기 산화막(7)과 게이트산화막(8)의 단차를 제거하는 단계(도3d)와; 상기 구조의 상부에 다결정실리콘과 실리사이드를 증착하고, 패터닝하여 게이트전극(9)과 게이트전극(9) 상의 실리사이드(10)를 형성하는 단계(도3e)를 포함하여 구성된다.

이하, 상기와 같은 본 발명 플랫 롬 제조방법을 좀 더 상세히 설명한다.

먼저, 도3a에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하고, 그 필드산화막(2)이 형성되지 않은 기판(1)에 불순물 이온을 주입하여 웰(3)을 형성한다.

그 다음, 상기 웰(3)의 상부에 버퍼산화막(4)을 형성하고, 불순물 이온주입공정을 통해 상기 웰(3)에 문턱전압 조절영역(5)을 형성한다.

그 다음, 도3b에 도시한 바와 같이 상기 버퍼산화막(4)의 상부일부를 복수의 독립적인 영역으로 노출시키는 포토레지스트(PR2) 패턴을 형성한 후, 그 노출된 버퍼산화막(4)을 이온주입버퍼로 사용하는 이온주입공정으로 상기 노출된 버퍼산화막(4)의 하부 웰(3)영역에 고농도 엔형 불순물 이온을 주입하여 매몰층(6)을 형성한다.

그 다음, 도3c에 도시한 바와 같이 상기 포토레지스트(PR2)와 버퍼산화막(4)을 제거하고, 산화공정을 통해 종래와 같은 성장비의 차이에 의해 단차를 갖는 산화막(7)과 게이트산화막(8)을 형성한다.

그 다음, 도3d에 도시한 바와 같이 상기 산화막(7), 게이트산화막(8), 필드산화막(2)의 상부전면에 포토레지스트(PR3)를 도포하고, 노광 및 현상하여 상기 매몰층(6)의 상부에 위치하는 산화막(7)의 상부를 노출시키는 패턴을 형성한다.

그 다음, 식각공정으로 상기 노출된 산화막(7)의 상부일부를 식각하여 상기 게이트산화막(8)과 산화막(7)의 상부면이 동일 평면상에 위치하도록 하여 단차를 제거한다.

그 다음, 도3e에 도시한 바와 같이 상기 구조의 상부전면에 다결정실리콘과 실리사이드를 증착하고, 사진식각공정을 통해 패터닝하여 게이트전극(9)과 게이트전극(9) 상에 위치하는 실리사이드(10)를 형성한다.

이와 같이 게이트전극(9)을 산화막(7)과 게이트산화막(8)의 단차를 제거한 후 형성하면, 그 단차에 의해 게이트전극(9)이 단선되거나, 패터닝시 다결정실리콘 잔류물이 산화막(7)과 게이트산화막(8)의 사이영역에서 잔존하는 것을 방지하여 인접한 게이트전극이 전기적으로 연결되는 것을 방지할 수 있게 된다.

상기한 바와 같이 본 발명 플랫 롬 제조방법은 게이트산화막과 매몰층의 상부에 형성된 산화막의 단차를 제거하여, 이후의 공정에서 게이트전극을 형성할때 게이트 전극이 단선되거나 인접한 게이트전극간에 전기적인 접속이 발생하는 것을 방지하여 플랫 롬의 신뢰성을 향상시키는 효과가 있다.

Claims

소자형성성영역이 정의된 기판의 상부에 버퍼산화막을 형성하고, 그 버퍼산화막을 버퍼로 하는 이온주입공정으로 상기 소자형성영역인 기판에 문턱전압조절영역을 형성하는 단계와; 상기 구조의 상부에서 버퍼산화막의 일부영역을 복수의 독립적인 영역으로 노출시키는 제1포토레지스트 패턴을 형성한 후, 불순물 이온주입공정을 통해 상기 노출된 버퍼산화막의 하부 소자형성영역에 복수의 매몰층을 형성하는 단계와; 상기 제1포토레지스트와 버퍼산화막을 제거하고, 산화공정을 통해 상기 매몰층 상에 상대적으로 두꺼운 산화막을 증착함과 아울러 매몰층이 형성되지 않은 기판상에 게이트산화막을 형성하는 단계와; 상기 구조의 상부에 상기 매몰층 상에 형성된 산화막의 상부만을 노출시키는 제2포토레지스트 패턴을 형성한 후, 그 제2포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 산화막의 상부일부를 제거하여 상기 산화막과 게이트산화막 사이의 단차를 제거하는 단계와; 상기 구조의 상부에 다결정실리콘과 실리사이드를 증착하고, 그 실리사이드와 다결정실리콘을 패터닝하여 상기 산화막과 수직으로 교차하는 게이트전극과 실리사이드 패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 플랫 롬 제조방법.