KR100253350B1 - 반도체소자의 필드산화막 형성방법 - Google Patents

반도체소자의 필드산화막 형성방법 Download PDF

Info

Publication number
KR100253350B1
KR100253350B1 KR1019970060411A KR19970060411A KR100253350B1 KR 100253350 B1 KR100253350 B1 KR 100253350B1 KR 1019970060411 A KR1019970060411 A KR 1019970060411A KR 19970060411 A KR19970060411 A KR 19970060411A KR 100253350 B1 KR100253350 B1 KR 100253350B1
Authority
KR
South Korea
Prior art keywords
oxide film
pad oxide
field oxide
oxide layer
substrate
Prior art date
Application number
KR1019970060411A
Other languages
English (en)
Other versions
KR19990040094A (ko
Inventor
도기성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970060411A priority Critical patent/KR100253350B1/ko
Publication of KR19990040094A publication Critical patent/KR19990040094A/ko
Application granted granted Critical
Publication of KR100253350B1 publication Critical patent/KR100253350B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것으로, 종래 반도체 소자의 필드산화막 형성방법은 질화막하부에 필드산화막의 주변부가 파고들어 새부리영역을 형성함으로써, 반도체 소자를 형성할 액티브영역의 면적을 줄이며, 그 액티브영역에 모스 트랜지스터의 게이트 등을 제조하기 위해 사진식각공정을 사용하는 경우 조사되는 광을 난반사하여 정확한 패턴형성이 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 패드산화막을 증착하는 패드산화막 증착단계와; 그 패드산화막의 상부에 질화막을 증착하고, 사진식각공정을 통해 필드산화막이 형성될 기판영역의 상부 질화막을 식각하는 질화막 패턴형성단계와; 상기 질화막 패턴의 사이에 노출된 패드산화막을 습식산화하는 산화단계로 이루어지는 반도체 소자의 필드산화막 형성방법에 있어서, 상기 패드산화막 증착단계와 질화막 패턴형성단계의 사이에 염원하는 크기의 필드산화막이 형성될 주변부의 기판하부에 산화방지층을 형성하는 산화방지층 형성단계를 더 포함하여 구성되어 증착되는 필드산화막의 주변부가 질화막의 하부로 침투하지 못하게 하여, 그 주변부에 새부리영역을 갖지 않는 필드산화막을 제조함으로써, 액티브 영역의 면적을 증가시키는 효과와 아울러 이후의 사진식각공정에서 빛이 난반사되는 것을 방지하여 소자의 특성을 향상시키는 효과가 있다.

Description

반도체 소자의 필드산화막 형성방법{MANUFACTURING METHOD FOR FIELD OXIDE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것으로, 특히 필드산화막의 주변부인 새부리영역의 형성을 방지하는데 적당하도록 한 반도체 소자의 필드산화막 형성방법에 관한 것이다.
일반적으로, 반도체 소자를 제조하기 위해서는 각 반도체 소자 사이에 절연막을 형성하여 그 반도체소자 간의 전기적영향을 방지하는 기술이 요구되었으며, 이와 같은 각 소자의 분리구조를 형성하는 방법으로 가장 널리 쓰이고 있는 기술이 LOCOS공정으로 필드산화막을 제조하는 방법이며, 이와 같은 종래 반도체 소자의 필드산화막 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 반도체 소자의 필드산화막 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하는 단계(도1a)와; 상기 질화막(3)의 상부에 포토레지스트(P/R)를 도포하고, 노광하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성하는 단계(도1b)와; 상기 패턴이 형성된 포토레지스트(P/R)를 식각 마스크로 하는 식각공정으로 상기 노출된 질화막(3)을 식각 하여 그 하부의 패드산화막(2)을 노출시키는 단계(도1c)와; 상기 포토레지스트(P/R)를 제거한 후, 상기 질화막(2)을 산화공정의 마스크로 사용하여 노출된 패드산화막(2)을 산화시키는 단계(도1d)로 이루어진다.
이하, 상기와 같이 구성된 종래 반도체 소자의 필드산화막 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부 전면에 얇은 패드산화막(2)을 증착한다. 이때 패드산화막(2)은 이후에 형성하는 질화막(3)이 기판(1)의 상부에 직접 층착되면, 분자의 구조상 기판(1)에 손상이 갈 수 있으므로 이를 방지하기 위해 증착한다.
그 다음, 질화막(3)을 상기 패드산화막(2)의 상부에 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 질화막(3)의 상부에 포토레지스트(P/R)를 도포하고, 노광하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한다. 이때, 노출되지 않은 질화막(3)의 하부 기판(1)은 반도체 소자가 형성될 액티브 영역이 된다.
그 다음, 도1c에 도시한 바와 같이 상기 노출된 질화막(3)을 식각 하여 그 하부의 패드산화막(2)을 노출시킨다.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(P/R)를 제거하고, 질화막(3)사이에 노출된 패드산화막(2)을 습식산화방법으로 산화시킨다. 이때 패드산화막(2)의 상부와 하부에 산화막이 형성되며, 이때 상부에 형성되는 산화막과 기판(1)으로 파고들어 형성되는 산화막의 두께 비는 약 6대 4정도이다.
이와 같이 형성되는 필드산화막은 상기 노출된 패드산화막(2)과 질화막(3)의 경계에 파고들어 형성되며, 이 부분을 새의 부리모양과 비슷하다고 하여 새부리(BIRD'S BEAK)영역 이라고 부른다.
이와 같은 필드산화막의 주변부인 새부리영역은 소자가 형성될 영역을 차지하여 반도체 소자를 형성할 영역을 좁게 하고, 사진식각공정시 입사되는 광을 난반사하여 포토레지스트 패턴이 정확히 형성되지 않는 등의 문제를 일으킨다.
상기한 바와 같이 종래 반도체 소자의 필드산화막 형성방법은 질화막하부에 필드산화막의 주변부가 파고들어 새부리영역을 형성함으로써, 반도체 소자를 형성할 액티브영역의 면적을 줄이며, 그 액티브영역에 모스 트랜지스터의 게이트 등을 제조하기 위해 사진식각공정을 사용하는 경우 조사되는 광을 난반사하여 정확한 패턴형성이 용이하지 않은 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명을 새부리영역을 갖지 않는 반도체 소자의 필드산화막 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 반도체 소자의 필드산화막 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 반도체 소자의 필드산화막 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판 2:패드산화막
3:질화막 4:산화방지층
상기와 같은 목적은 필드산화막이 형성될 영역의 주변부에 산화방지층을 형성하여, 필드산화막 증착시 형성되는 필드산화막의 주변부가 질화막과 패드산화막의 사이로 파고들어 형성됨을 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 반도체 소자의 필드산화막 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착하는 단계(도2a)와; 상기 패드산화막(2)의 상부에 포토레지스트(P/R1)를 도포하고, 필드산화막이 형성될 주변부의 패드산화막(2)을 소정 넓이로 노출시키는 패턴을 형성하는 단계(도2b)와; 상기 노출된 패드산화막(2)을 이온주입버퍼로 하는 이온주입공정으로 기판(1)의 하부에 산화방지층(4)을 형성하는 단계(도2c)와; 상기 포토레지스트(P/R1)를 제거한 후, 상기 패드산화막(2)의 상부에 질화막(3)을 증착하고, 그 상부에 포토레지스트(P/R2)를 도포한 후, 상기 형성한 산화방지층(4)의 사이 기판(1) 상부에 증착된 질화막(3)을 노출시키는 패턴을 형성하는 단계(도2d)와; 상기 노출된 질화막(3)을 식각 하여 그 하부의 패드산화막(2)을 노출시키는 단계(도2e)와; 상기 노출된 패드산화막(2)을 산화시키는 단계(도2f)로 이루어진다.
이하, 상기와 같이 구성된 본 발명 반도체 소자의 필드산화막 형성방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착한다.
그 다음, 도2b에 도시한 바와 같이 상기 패드산화막(2)의 상부에 포토레지스트(P/R1)를 도포하고, 노광하여 패턴을 형성한다. 이때의 패턴은 형성하고자 하는 필드산화막의 크기를 고려하여, 그 필드산화막이 형성될 영역의 주변부가 노출되는 패턴을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(P/R1) 패턴의 형성으로 노출된 패드산화막(2)의 일부를 이온주입버퍼로 사용하는 질소이온주입공정으로, 상기 노출된 패드산화막(2)의 하부 기판(1)에 산화방지층(4)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(P/R1)를 모두 제거하고, 노출된 패드산화막(2)의 상부 전면에 질화막(3)을 증착한다.
그 다음, 상기 질화막(3)의 상부에 포토레지스트(P/R2)를 도포하고, 노광하여 상기 산화방지층(4) 사이의 기판(1) 상부에 위치하는 질화막(3)을 노출시킨다. 즉, 필드산화막이 형성될 부분의 질화막(3)을 노출시킨다.
그 다음, 도2e에 도시한 바와 같이 상기 노출된 질화막(3)을 식각하여 그 하부의 패드산화막(2)을 노출시킨다.
그 다음, 도2f에 도시한 바와 같이 상기 포토레지스트(P/R2)를 제거한 후, 노출된 패드산화막(2)을 습식산화공정을 통해 산화시킨다. 이때, 형성되는 필드산화막의 주변으로는 산화방지층(4)이 형성되어 있어 상기 질화막(3)과 패드산화막(2)의 사이로 산화가 일어나 필드산화막의 주변부가 새부리 모양으로 형성되는 것을 방지한다.
상기한 바와 같이 본 발명은 필드산화막을 형성하기 전에 기판의 하부 필드산화막이 형성될 주변부에 산화방지층을 형성한 후, 습식산화공정으로 필드산화막을 형성하여, 그 주변부에 새부리영역을 갖지 않는 필드산화막을 제조함으로써, 액티브 영역의 면적을 증가시키는 효과와 아울러 이후의 사진식각공정에서 빛이 난반사되는 것을 방지하여 소자의 특성을 향상시키는 효과가 있다.

Claims (2)

  1. 기판의 상부에 패드산화막과 질화막을 순차적으로 증착하는 하드마스크 준비단계와; 상기 질화막과 패드산화막의 일부를 제거하여 이후에 소자형성영역과 필드산화막의 경계부분이 될 기판의 일부를 노출시키는 소자형성영역 설정단계와; 상기 노출된 기판에 불순물 이온을 이온주입하여 산화방지층을 형성하는 산화방지층형성단계와; 상기 질화막과 패드산화막의 일부를 제거하여, 기판의 일부를 노출시킨 후, 상기 노출된 기판에 필드산화막을 형성하는 패드산화막 형성단계로 이루어진 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  2. 제1항에 있어서, 상기 산화방지층형성단계에서 주입하는 이온은 질소이온인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
KR1019970060411A 1997-11-17 1997-11-17 반도체소자의 필드산화막 형성방법 KR100253350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060411A KR100253350B1 (ko) 1997-11-17 1997-11-17 반도체소자의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060411A KR100253350B1 (ko) 1997-11-17 1997-11-17 반도체소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR19990040094A KR19990040094A (ko) 1999-06-05
KR100253350B1 true KR100253350B1 (ko) 2000-04-15

Family

ID=19524860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060411A KR100253350B1 (ko) 1997-11-17 1997-11-17 반도체소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100253350B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165434A (ja) * 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165434A (ja) * 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990040094A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US4295924A (en) Method for providing self-aligned conductor in a V-groove device
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JPS6228578B2 (ko)
US4398964A (en) Method of forming ion implants self-aligned with a cut
JPH05166835A (ja) 自己整合ポリシリコン接触
KR100253350B1 (ko) 반도체소자의 필드산화막 형성방법
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR920004907B1 (ko) 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR100336766B1 (ko) 모스 트랜지스터 제조방법
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
KR19990005824A (ko) 폴리사이드게이트구조를 갖는 더블 폴리 커페시터 형성방법
KR100246353B1 (ko) 반도체소자제조방법
KR100239734B1 (ko) 반도체 소자 제조방법
KR100280489B1 (ko) 반도체소자의분리구조형성방법
KR0160115B1 (ko) Mos 트랜지스터의 트랜치 로칼 산화 공정 방법
KR100271661B1 (ko) 반도체 소자 제조방법
KR100338944B1 (ko) 반도체 장치의 웰 형성방법
KR100249150B1 (ko) 필드산화막 형성방법
KR0179019B1 (ko) 고전압 소자 제조방법
KR100197647B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR0179023B1 (ko) 모스소자의 격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee