KR920004907B1 - 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법 - Google Patents

필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법 Download PDF

Info

Publication number
KR920004907B1
KR920004907B1 KR1019880009246A KR880009246A KR920004907B1 KR 920004907 B1 KR920004907 B1 KR 920004907B1 KR 1019880009246 A KR1019880009246 A KR 1019880009246A KR 880009246 A KR880009246 A KR 880009246A KR 920004907 B1 KR920004907 B1 KR 920004907B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist
nitride film
substrate
region
Prior art date
Application number
KR1019880009246A
Other languages
English (en)
Other versions
KR900002402A (ko
Inventor
안경호
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019880009246A priority Critical patent/KR920004907B1/ko
Publication of KR900002402A publication Critical patent/KR900002402A/ko
Application granted granted Critical
Publication of KR920004907B1 publication Critical patent/KR920004907B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법
제 1a 도 내지 제 1c 도는 종래 LOCOS법에 의한 반도체 제조 공정의 수직단면도.
제 2a 도 내지 제 2e 도는 본 발명을 실시하기 위한 반도체 제조공정의 수직단면도이다.
본 발명은 LOCOS법에 의한 제조된 반도체의 단차에 의한 토폴로지(topology)를 감소시키는 방법에 관한 것으로, 특히 게이트폴리위의 평탄도를 좋게한 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법에 관한 것이다.
제 1a 도 내지 제 1c 도는 종래LOCOS(Local Oxidation of silicon)법에 의한 반도체의 제조공정도를 나타낸 것으로, 제 1a 도에 도시한 바와 같이 기판(11)위에 산화막(12)을 형성한 다음 활성영역이 형성되는 부분의 기판이 산화되는 것을 방지하기 위해 질화막(13)을 중착한후 필드분리영역이 될 부분의 질화막(13)을 에칭하고 LOCOS를 행하면 제 1b 도와 같이 산화층(14)이 상기 질화막(13)의 일부를 파고들어 볼록한 형태로 형성된다. 이와같이 산화층(14)을 형성한후 상기 질화막(13)을 에칭하고 이 위에 제 1c 도와 같이 폴리층(15), 절연층(16) 및 메탈층(17)을 침적한다.
이와 같은 방법으로 형성된 종래의 반도체는 산화층(14)의 두께가 클수록 버드빅(bird's beak)이 커지므로 활성영역(Active region;a)이 줄어 들며, 활성영역(a)위의 게이트폴리와 산화층(14)위의 폴리사이의 단차로 인하여 절연층(16) 및 메탈층(17) 등의 다층을 형성할때 요철이 심하여 상층(top layer)에서 단락이 일어나기 쉽다.
따라서, 본 발명은 위와 같은 문제점을 감안하여 발명된 것으로, 필드산화층의 볼록한 부분을 평탄화시켜 기판에서부터 상층(top layer)까지의 굴곡을 줄임으로써 스텝 커버리지를 개선하며, 절연층의 두께를 조절하여 버드빅 증가에 따른 활성영역의 감소를 방지하는 반도체 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 제조방법과 효과에 대해 설명하고자 한다. 첨부된 도면 제 2a 도 내지 제 2e 도는 본 발명 필드분리형성에 따른 토폴로지가 감소된 반도체 제조방법의 공정도를 도시한 것으로, 먼저 제 2a 도와 같이 기판(1)상에 산화막(2)을 형성한 다음 활성영역이 형성되는 부분의 기판산화를 방지하기 위해 질화막(3)을 형성한후 포토레지스트를 도포하고 이를 마스크로 하여 상기 질화막(3)의 일부를 에칭하고 포토레지스트를 제거한후 필드 영역을 형성하기 위해 노출된 기판 부분에 이온주입을 행한다. 그 다음 제 2b 도와 같이 이온주입한 필드영역을 산화시켜 산화층(4)을 형성한후 제 2c 도와 같이 상기 질화막(3)과 산화층(4)의 볼록한 전면을 에칭한수 다시 산호막(5)을 침적하며, 제 2d 도와 같이 포토레지스트를 토포한후 에치백(etch back)으로 상기 산화막(5)을 기판(1)의 상부까지 에칭하여 소자분리에 필요한 분리영역(4')을 남김으로써 활성영역(a)및 필드분리영역(b)을 형성하게 된다. 그후 제 2e 도와 같이 폴리층(6)및 절연층(7), 메탈층(8)을 형성하여 제조공정을 완료하게 된다.
상기와 같은 방법으로 제조된 본 발명 반도체는 필드산화층의 토폴로지를 제거함으로써 다층을 적층할때 중간막질의 스탭커버리지가 개선되므로 상층의 단락을 줄일 수 있으며, 활성영역과 필드산화층 사이의 스트레스를 줄여 누설(leackage)을 최대한 억제할 수 있고, 분리영역의 두께조절이 가능하므로 활성영역을 확장시킬 수 있음과 동시에 활성영역의 절연효과 크다.

Claims (1)

  1. 기판(1)상에 산화막(2)을 형성한 다음 활성영역을 형성하기 위해 질화막(3)을 증착한후 포토레지스트를 도포하고 이를 마스크로 상기 질화막(3)의 일부를 에칭하여 필드영역을 형성하기 위해 이온을 주입하는 단계 ; 이온주입한 필드영역을 산화시켜 산화층(4)을 형성하는 단계 ; 상기 질화막과 산화층(4)의 볼록한 전면을 에칭한후 다시 산화막(5)을 침적하는 단계 ; 포토레지스트를 도포한후 에치백(etch back)법으로 상기 산화막(5)을 기판(1)의 상부까지 에칭하여 소자분리에 필요한 분리영역(4')을 형성하는 단계 ; 그위에 폴리층(6)및 절연층(7), 메탈층(8)을 형성하는 단계로 이루어짐을 특징으로 하는 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법.
KR1019880009246A 1988-07-22 1988-07-22 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법 KR920004907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880009246A KR920004907B1 (ko) 1988-07-22 1988-07-22 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009246A KR920004907B1 (ko) 1988-07-22 1988-07-22 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법

Publications (2)

Publication Number Publication Date
KR900002402A KR900002402A (ko) 1990-02-28
KR920004907B1 true KR920004907B1 (ko) 1992-06-22

Family

ID=19276348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009246A KR920004907B1 (ko) 1988-07-22 1988-07-22 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법

Country Status (1)

Country Link
KR (1) KR920004907B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198707B2 (en) 2002-12-13 2007-04-03 Korea Power Engineering Co. Inc. Apparatus for cathodic protection in an environment in which thin film corrosive fluids are formed and method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428349B1 (ko) * 2001-06-15 2004-04-28 현대자동차주식회사 범퍼 금형의 이젝팅 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198707B2 (en) 2002-12-13 2007-04-03 Korea Power Engineering Co. Inc. Apparatus for cathodic protection in an environment in which thin film corrosive fluids are formed and method thereof

Also Published As

Publication number Publication date
KR900002402A (ko) 1990-02-28

Similar Documents

Publication Publication Date Title
US5920786A (en) Method for fabricating shallow isolation trenches using angular photoresist profiles to create sloped isolation trench walls
US5563098A (en) Buried contact oxide etch with poly mask procedure
US5292684A (en) Semiconductor device with improved contact and method of making the same
KR920004907B1 (ko) 필드분리형성에 따른 토폴로지가 감소된 반도체의 제조방법
US5696022A (en) Method for forming field oxide isolation film
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
US5804493A (en) Method for preventing substrate damage during semiconductor fabrication
US5770464A (en) Method for fabricating semiconductor devices having lightly doped drain
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
US4879583A (en) Diffused field CMOS-bulk process and CMOS transistors
KR100319631B1 (ko) 반도체소자의 분리영역 형성방법
KR100253350B1 (ko) 반도체소자의 필드산화막 형성방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100232198B1 (ko) 반도체소자의 격리영역 형성방법
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
KR0167674B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100579973B1 (ko) 반도체 소자의 제조 방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR20000003647A (ko) 반도체 소자의 소자분리절연막 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR960011858B1 (ko) 반도체장치의 소자분리방법
KR20040064117A (ko) 반도체 소자의 트렌치 형성 방법
KR100204022B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee