KR100579973B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100579973B1 KR100579973B1 KR1020040046514A KR20040046514A KR100579973B1 KR 100579973 B1 KR100579973 B1 KR 100579973B1 KR 1020040046514 A KR1020040046514 A KR 1020040046514A KR 20040046514 A KR20040046514 A KR 20040046514A KR 100579973 B1 KR100579973 B1 KR 100579973B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- silicon
- nitride film
- semiconductor device
- silicon compound
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 자세하게는 트렌치 구조의 소자 분리 공정시 이온을 주입하여 생기는 실리콘 화합물과 실리콘의 식각 비율의 차이를 이용하여 얕은 트렌치와 깊은 트렌치를 기판상에 동시에 구현할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 상기 목적은 실리콘 기판 상부에 패드 산화막과 질화막을 형성하는 단계, 상기 질화막을 패터닝하여 제 1 트렌치 영역을 정의하는 단계, 상기 제 1 트렌치 영역이 정의된 질화막을 통해 드러난 반도체 기판에 불순물 이온을 주입하고 열처리하여 실리콘 화합물을 형성하는 단계, 상기 제 1트렌치 영역이 정의된 질화막을 패터닝하여 제2 트렌치 영역을 정의하는 단계, 및 상기 제 1, 제 2 트렌치 영역이 정의된 질화막을 통해 드러난 상기 패드 산화막 및 실리콘 기판을 식각하여 제 1, 제 2 트렌치 영역에 서로 다른 깊이의 제 1, 제 2 트렌치를 형성하는 단계를 포함하는 반도체 소자의 제조 방법에 의해 달성된다.
따라서, 본 발명은 이온을 주입하여 생기는 실리콘 화합물과 실리콘의 식각 비율의 차이를 이용하여 얕은 트렌치와 깊은 트렌치를 동시에 형성함으로써 하드 마스크 역할을 하는 산화막을 증착하는 과정을 생략하여 공정을 단순화 시키며, 이중 프로파일의 형성을 방지하여 반도체 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 제조를 가능하게 하 는 효과가 있다.
얕은 트렌치, 깊은 트렌치, 이온, 식각 비율
Description
그림 1a 내지 1e는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 자세하게는 트렌치 구조의 소자 분리 공정시 이온을 주입하여 생기는 실리콘 화합물과 실리콘의 식각 비율의 차이를 이용하여 얕은 트렌치(Shallow Trench Isolation: 이하 STI라 함)와 깊은 트렌치(Deep Trench Isolation: 이하 DTI라 함)를 기판상에 동시에 구현할 수 있는 반도체 소자의 제 조 방법에 관한 것이다.
반도체 소자의 집적도의 증가에 따라서 디자인 룰은 감소한다. 이에 따라 반도체 소자 사이를 분리하는 소자 분리막의 크기도 같은 스케일 만큼 축소된다. 일반적인 LOCOS(LOCal Oxidation Silicon) 소자 분리막은 버즈 비크(bird's beak)가 활성영역(active region)을 잠식하여 원하는 활성 영역을 확보하기 어렵다는 문제점이 있었다. 이러한 문제점을 개선한 트렌치 구조의 소자분리 기술이 등장하게 되었다. 이 트렌치 소자 분리 방법은 반도체 기판에 적당한 깊이의 트렌치를 형성하고 이 트렌치의 내부에 절연막을 갭필(gap-fill)시키는 것이다. 종래 기술에 의한 트렌치 소자분리방법은 트렌치의 깊이에 따라 STI와 DTI로 구분된다. 즉, STI는 소자분리막의 두께를 결정하는 트렌치 깊이가 기판의 수직방향으로부터 비교적 얕다. 반면에, DTI는 트렌치의 깊이가 기판의 수직방향으로부터 깊다. 이와 같은 STI 및 DTI 구조의 소자분리막은 LOCOS에 비해 버즈 비크를 생성시키지 않으므로 기판의 활성영역을 침식하지 않고 그대로 보존할 수 있다. 더욱이, 차세대 소자와 플래시 메모리 및 SRAM 등과 같은 반도체 메모리소자에서는 DTI 구조의 소자분리막의 역할이 매우 중요해진다. DTI 구조의 소자분리막의 제조 공정시 동일한 기판 상에 STI 구조의 소자분리막도 형성하게 된다.
그림 1a 내지 1e는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, STI(30)와 DTI(40)를 형성할 기판(100)에 열산화막(101) 성장 후 질화막(102) 과 하드 마스크 역할을 하는 산화막(103)을 차례로 증착한다.
다음, 도 1b에 도시된 바와 같이, 상기 하드 마스크 역할을 하는 산화막(103) 상부에 포토레지스트(104)를 도포하고 패터닝하여 트렌치 형성 영역(30, 40)의 산화막(103)의 표면을 노출시킨다.
다음, 도 1c에 도시된 바와 같이, STI와 DTI 형성을 위한 영역(30, 40)을 STI 깊이(50)로 식각한다.
다음, 도 1d에 도시된 바와 같이, STI 형성을 위한 영역(30)에 포토레지스트(105)를 도포하고 패터닝하여 DTI 형성 영역(40)을 노출시킨다.
다음, 도 1e에 도시된 바와 같이, 식각 공정을 통해 DTI(106)를 형성하고 포토레지스트를 제거하여 STI(108)를 노출시킨다.
그러나, 종래의 방법에 의하면 이중 프로파일(107)을 방지하기 위해 하드 마스크 역할을 하는 산화막(103)을 증착하는 과정이 반드시 포함되어야 한다. 또한 2회의 식각 과정이 진행되어야 하므로 이중 프로파일(107)이 존재할 가능성이 여전히 존재하며 공정 과정이 복잡해진다. 종래의 제조 방법에 의해 형성된 이중 프로파일은 반도체 소자의 특성에 영향을 주어 불량을 발생시킬 수 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 이온을 주입하여 생기는 실리콘 화합물과 실리콘의 식각 비율의 차이를 이용하여 STI와 STI를 동시에 형성함으로써 하드 마스크 역할을 하는 산화막을 증착하는 과정을 생략하여 공정을 단순화 시키며, 이중 프로파일의 형성을 방지하여 반도체 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 실리콘 기판 상부에 패드 산화막과 질화막을 형성하는 단계, 상기 질화막을 패터닝하여 제 1 트렌치 영역을 정의하는 단계, 상기 제 1 트렌치 영역이 정의된 질화막을 통해 드러난 반도체 기판에 불순물 이온을 주입하고 열처리하여 실리콘 화합물을 형성하는 단계, 상기 제 1트렌치 영역이 정의된 질화막을 패터닝하여 제2 트렌치 영역을 정의하는 단계, 및 상기 제 1, 제 2 트렌치 영역이 정의된 질화막을 통해 드러난 상기 패드 산화막 및 실리콘 기판을 식각하여 제 1, 제 2 트렌치 영역에 서로 다른 깊이의 제 1, 제 2 트렌치를 형성하는 단계를 포함하는 반도체 소자의 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
먼저, 도 2a는 반도체 기판(200)의 상부에 패드 산화막(201) 및 질화막(202)을 증착한 후 포토레지스트 패턴(203)을 이용하여 질화막(202)을 패터닝한 상태를 나타낸 단면도이다. DTI와 STI 형성을 위한 영역(30, 40)을 포함하는 반도체 기판(200)에 패드 산화막(201)을 성장시킨 후 질화막(202)을 증착한다. 상기 질화막(202) 상부에 포토레지스트(203)를 도포하고 STI 형성 영역이 정의된 마스크를 이용하여 노광 및 현상하여 STI 영역을 정의하는 포토레지스트 패턴(203)을 형성한다. 그리고, 포토레지스트 패턴(203)을 마스크로 드러난 질화막(202)을 식각하여 제거한다.
다음, 도 2b는 STI 형성을 위한 영역(40)에 이온을 주입한 후 열처리한 상태를 나타낸 단면도이다. STI 형성을 위한 영역(40)에 이온을 주입하고 열처리를 한다. 이때, 이온 주입은 산소, 질소 등과 같이 실리콘과 반응하여 실리콘에 비해 식각율이 낮은 실리콘 화합물을 형성하는 이온을 이용하는 것이 바람직하며, 열처리 공정은 일 예로 RTP(Rapid Thermal Process)을 이용한다. 이 과정에 의해 STI 형성을 위한 영역(40)에는 실리콘보다 식각 비율이 낮은 산화막, 질화막 등의 실리콘 화합물(204)이 형성된다. 또한, 이온 주입에 의해 형성되는 실리콘 화합물의 두께(204)는 실리콘과의 식각비에 의해 형성하고자 하는 STI와 DTI의 깊이에 따라 임의의 설정값으로 형성하는 것이 바람직하다. 일 예로, 실리콘 화합물의 식각비가 실리콘의 1/2라고 하면, DTI는 STI의 깊이보다 실리콘 화합물 두께 만큼 더 큰 깊이를 가지게 된다.
다음, 도 2c는 질화막(202) 상부에 포토레지스트 패턴(205)을 형성하여 DTI 형성을 위한 영역(30)을 노출시킨 상 태를 나타낸 단면도이다. 즉, STI 영역에 실리콘 화합물(204)을 형성한 이후 포토레지스트 패턴(203)을 제거한 후 질화막 패턴(202)을 포함한 반도체 기판(200) 상부 전면에 포토레지스트를 코팅하고 DTI 영역이 정의된 마스크를 통해 노광 및 현상하여 DTI 영역을 정의하는 포토레지스트 패턴(205)을 형성한다.
다음, 도 2d는 포토레지스트 패턴(205)을 제거한 후, STI 형성을 위한 영역(40)과 DTI 형성을 위한 영역(30)이 정의된 질화막 패턴(202)이 형성된 단면이다.
다음, 도 2e는 식각을 통해 STI(207) 및 DTI(206)를 동시에 형성한 상태를 나타내는 단면도이다. 즉, STI 형성을 위한 영역(40)과 DTI 형성을 위한 영역(30)이 정의된 질화막 패턴(202)을 식각 마스크로 드러난 패드 산화막(201)을 제거하고, 다시 반도체 기판을 식각한다. 이때, STI 형성 영역(40)에 형성된 실리콘 산화물(204)은 반도체 기판의 실리콘 보다 식각비율이 낮기 때문에 서로 다른 깊이의 STI(207)와 DTI(206)가 한 번의 식각으로 동시에 형성되므로 이중 프로파일의 형성을 방지할 수 있으며, 따라서 반도체 소자의 신뢰성을 향상시킬 수 있다.
상기의 실시예에서는 STI 영역에 선택적으로 이온 주입을 통해 실리콘보다 식각율이 낮은 실리콘 화합물을 형성하였지만, 이와는 달리 DTI 영역에 선택적으로 이온 주입을 통해 실리콘 보다 식각율이 높은 화합물을 형성하여 DTI와 STI를 한번의 식각 공정으로 동시에 형성할 수도 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위에 있는 것으로 간주한다.
따라서, 본 발명은 이온을 주입하여 생기는 산화물과 실리콘의 식각 비율의 차이를 이용하여 얕은 트렌치와 깊은 트렌치를 동시에 형성함으로써 하드 마스크 역할을 하는 산화막을 증착하는 과정을 생략하여 공정을 단순화 시키며, 이중 프로파일의 형성을 방지하여 반도체 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 제조를 가능하게 하는 효과가 있다.
Claims (5)
- 서로 다른 깊이의 제 1, 제 2 트렌치를 포함하는 반도체 소자의 제조 방법에 있어서,실리콘 기판 상부에 패드 산화막과 질화막을 형성하는 단계와;상기 질화막을 패터닝하여 제 1 트렌치 영역을 정의하는 단계와;상기 제 1 트렌치 영역이 정의된 질화막을 통해 드러난 반도체 기판에 불순물 이온을 주입하고 열처리하여 실리콘 화합물을 형성하는 단계와;상기 제 1 트렌치 영역이 정의된 질화막을 패터닝하여 제2 트렌치 영역을 정의하는 단계와;상기 제 1, 제 2 트렌치 영역이 정의된 질화막을 통해 드러난 상기 패드 산화막 및 실리콘 기판을 식각하여 제 1, 제 2 트렌치 영역에 서로 다른 깊이의 제 1, 제 2 트렌치를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 실리콘 화합물은 실리콘에 비해 식각율이 높거나 낮은 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 실리콘 화합물이 상기 실리콘에 비해 식각율이 낮을 경우에는 상기 제 1 트렌치는 얕은 트렌치로 형성하며 상기 제 2 트렌치는 깊은 트렌치로 형성하고, 상기 실리콘 화합물이 상기 실리콘에 비해 식각율이 높을 경우에는 상기 제 1 트렌치는 깊은 트렌치로 형성하며 상기 제 2 트렌치는 얕은 트렌치로 형성하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서, 상기 제 1 트렌치가 얕은 트렌치일 경우 상기 불순물 이온은 산소 또는 질소인 반도체 소자의 제조 방법.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 실리콘 화합물은 상기 실리콘 화합물과 실리콘의 식각율 차이에 따라 상기 제 1, 제 2 트렌치의 깊이 차이에 의해 설정된 두께로 형성하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040046514A KR100579973B1 (ko) | 2004-06-22 | 2004-06-22 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040046514A KR100579973B1 (ko) | 2004-06-22 | 2004-06-22 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050121393A KR20050121393A (ko) | 2005-12-27 |
| KR100579973B1 true KR100579973B1 (ko) | 2006-05-12 |
Family
ID=37293556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040046514A KR100579973B1 (ko) | 2004-06-22 | 2004-06-22 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100579973B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201146B (zh) * | 2014-09-10 | 2016-11-23 | 格科微电子（上海）有限公司 | 双浅沟槽隔离的形成方法 |
-
2004
- 2004-06-22 KR KR1020040046514A patent/KR100579973B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050121393A (ko) | 2005-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294562A (en) | Trench isolation with global planarization using flood exposure | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| US5733813A (en) | Method for forming planarized field isolation regions | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| KR100579973B1 (ko) | 반도체 소자의 제조 방법 | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| US8354326B2 (en) | Precision trench formation through oxide region formation for a semiconductor device | |
| US6809006B2 (en) | Method of semiconductor device isolation | |
| KR20090066406A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100417853B1 (ko) | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 | |
| KR100567878B1 (ko) | 반도체소자의 트렌치 소자분리막 형성 방법 | |
| KR100562305B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100514516B1 (ko) | 듀얼 게이트 절연막 제조 방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR100567877B1 (ko) | 반도체 장치의 소자 분리막 형성 방법 | |
| KR100624329B1 (ko) | 반도체 소자의 소자 분리막 절연성 강화 방법 | |
| KR100604525B1 (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR100731502B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100227189B1 (ko) | 반도체장치의 소자분리방법 | |
| KR20020030338A (ko) | 반도체 장치 제조방법 | |
| KR19990012133A (ko) | 반도체소자의 격리영역 형성방법 | |
| US20090160014A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000223562A (ja) | 半導体装置およびその製造方法 | |
| KR20000065843A (ko) | 반도체 장치의 필드산화막 형성방법 | |
| KR20040003769A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |