KR100567877B1 - 반도체 장치의 소자 분리막 형성 방법 - Google Patents
반도체 장치의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100567877B1 KR100567877B1 KR1020030101148A KR20030101148A KR100567877B1 KR 100567877 B1 KR100567877 B1 KR 100567877B1 KR 1020030101148 A KR1020030101148 A KR 1020030101148A KR 20030101148 A KR20030101148 A KR 20030101148A KR 100567877 B1 KR100567877 B1 KR 100567877B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- semiconductor substrate
- semiconductor device
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000002955 isolation Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 16
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ODUCDPQEXGNKDN-UHFFFAOYSA-N Nitrogen oxide(NO) Natural products O=N ODUCDPQEXGNKDN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치의 소자 분리막 형성 방법에 관한 것으로서, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 상기 트렌치 내에 절연체를 매립한 후 평탄화하는 단계와, 상기 트렌치의 상부 코너 및 모서리에 이온 주입으로 확산 장벽층을 형성하는 단계를 포함하도록 구성됨으로써, 소자 분리막에서의 누설 전류 발생을 억제하여 제조된 반도체 장치의 신뢰성을 확보할 수 있다.
소자 분리막, STI, 트렌치, 이온 주입
Description
도 1a 내지 도 1d는 종래 기술에 따른 반도체 장치의 소자 분리막 형성 방법의 순차적인 단계를 나타내는 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 소자 분리막 형성 방법의 순차적인 단계를 나타내는 단면도,
도 3은 본 발명에 따른 확산 장벽층의 형성 부분을 확대 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 기판 20, 120 : 산화막
30, 130 : 질화막 40, 140 : 산화 질화막
50, 150 : 절연막 60, 160 : 소자 분리막의 코너부
70, 170 : 게이트 산화막 80, 180 : 게이트 폴리
190 : 확산 장벽층
본 발명은 반도체 장치의 소자 분리막(Shallow Trench Isolation, STI) 형성 방법에 관한 것으로서, 보다 구체적으로는 STI의 코너 및 에지에서 누설 전류가 발생되는 것을 억제할 수 있는 반도체 장치의 STI 형성 방법에 관한 것이다.
종래에는 반도체 장치의 소자 분리막으로서 로코스(LOCOS: Local Oxidation of Silicon) 산화막을 주로 이용하였으나, 기술의 발달과 더불어 반도체 장치가 고집적화되어 감에 따라, 폭이 좁고 우수한 소자 분리 특성을 갖는 STI 방식의 소자 분리막을 이용하는 방안이 고려되고 있다.
이하, 도 1을 참조하여, 종래 기술에 따른 반도체 장치의 STI 형성 방법의 일예에 대해서 설명한다.
먼저, 도 1a와 같이, 반도체 기판(10)상에 산화막(20)과 질화막(30)을 순차적으로 형성한 다음, 도 1b에 도시된 바와 같이, 포토리쏘그래피 공정에 의해서 질화막(30), 패드 산화막(20) 및 반도체 기판(10)의 소정 깊이를 순차적으로 식각하여, 샬로우 트랜치(ST)를 형성한다.
그 다음, 반도체 기판(10)의 식각시 손상된 부위를 복원하고 트랜치 상부 코너 및 에지의 라운딩을 위하여 산화 공정을 수행한 후, 산화질소(NO) 어닐(anneal) 공정을 실시하여 트랜치 내벽에 일정 두께의 질화산화막(40)을 성장시킨다.
이어서, 도 1c에 도시된 바와 같이, 샬로우 트랜치(ST) 내에 절연막(50)을 매립한 다음, 화학적 기계적 연마(CMP) 방법으로 질화막(3)이 노출될때까지 평탄화 작업을 실시한다.
그 다음, 도 1d에 도시된 바와 같이 샬로우 트랜치 내에 절연막(50)을 매립할 때까지 마스크로 사용되었던 질화막(30) 및 패드 산화막(20)을 순차적으로 제거 한 다음, 반도체 기판(10)의 표면에 게이트 산화막(70)을 성장시킨 후, 그 위에 다시 게이트 폴리(80)를 증착하여 STI를 완성한다.
그러나, 이와 같은 종래 기술에 따른 반도체 장치의 STI 제조 방법에서는, 활성 영역에 존재하는 불순물, 예컨대, 보론(boron)은 실리콘 내부에 존재하는 것보다 실리콘 산화막 내부에 존재하는 것이 열역학적으로 안정적이기 때문에, 활성 영역 내의 불순물이 후속하는 열공정시 STI 분리막(50) 내부로 급속히 확산되는 경향이 있다. 이때, STI 분리막(50)의 측벽에는 질화 산화막(40)이 형성되어 그와 같은 불순물 확산을 억제할 수 있으나, 도 1c에 "60"으로 표시된 STI 산화막의 코너 및 에지에서는 그 불순물 확산을 억제하기 어려워, 접합 누설(Junction Leakage)이 발생되기 쉽고, 그러한 접합 누설은 반도체 장치의 소자 특성을 열화시키는 원인이 된다.
본 발명은 상술한 문제점을 해소하기 위한 것으로서, 열공정시 활성 영역의 불순물이 소자 분리막으로 확산되는 것을 방지하여, 누설 전류 및 그로 인해 반도체 장치의 소자 특성이 열화되는 것을 방지하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치의 소자 분리막 형성 방법은, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 상기 트렌치 내에 절연체를 매립한 후 평탄화하는 단계와, 상기 트렌 치의 상부 코너 및 모서리에 이온 주입으로 확산 장벽층을 형성하는 단계를 포함한다.
그와 같은 본 발명에 따르면, 소자 분리막에서의 누설 전류 발생을 억제하여 제조된 반도체 장치의 신뢰성을 확보할 수 있다.
이하, 첨부된 도 2 및 도 3을 참조하여, 본 발명의 바람직한 실시예에 따른 반도체 장치의 소자 분리막 형성 방법에 대해서 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 소자 분리막 형성 방법의 순차적인 단계를 나타내는 단면도이고, 도 3은 본 발명에 따른 확산 장벽층의 형성 부분을 확대 도시한 도면이다.
먼저, 도 2a를 참조하면, 반도체 기판(110)상에 패드 산화막(120)과 질화막(130)을 순차적으로 형성한 다음, 포토리쏘그래피 공정에 의해서 질화막(130), 패드 산화막(120)을 패터닝한다. 그 다음, 패터닝된 질화막(130)과 패드 산화막(120)을 마스크로 이용하여, 반도체 기판(110)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST)를 형성한다. 즉 패드 산화막(120)과 질화막(130)을 이용한 모트 패턴(moat pattern)에 의해 반도체 기판(110)을 식각하여 샬로우 트렌치(ST)를 형성한다.
그 다음, 도 2b를 참조하면, 반도체 기판(110)의 식각시 손상된 부위를 복원하고 트랜치 상부 코너 및 에지의 라운딩을 위하여 산화 공정을 수행한 후, 산화질소(NO) 어닐(anneal) 공정을 실시하여 트랜치 내벽에 일정 두께의 라이너 질화산화 막(140)을 성장시킨다. 이어서, 샬로우 트랜치(ST) 내에 절연막(150)을 매립한 다음, 화학적 기계적 연마(CMP) 방법으로 질화막(130)이 노출될때까지 평탄화 작업을 실시한다. 이때, 확산 장벽층의 형성시 이온 분포를 용이하게 하기 위해서 질화막(130)을 50∼500Å의 두께만큼 남긴다.
이어서, 도 2c를 참조하면, 소자 분리 영역의 코너 및 에지 부분(60)에 확산 장벽층이 형성되도록 이온을 주입한다. 이때, 이온 주입은 도 3에 확대 도시된 바와 같이, 이온을 0∼45°의 각도 범위 내에서 적어도 두 각도 이상에서 이온을 주입하며, 산소 원자나 질소 원자를 주입한다. 그 결과, 도 3에 "190"으로 표시된 확산 장벽층은 질화막 또는 산화막으로 형성된다. 이 확산 장벽층(190)에 의해서, 후속 열공정시 활성 영역으로부터 소자 분리막으로 불순물이 확산되는 것을 방지할 수 있어, 누설 전류가 발생되는 것을 억제할 수 있는 효과를 얻을 수 있다.
그 다음, 도 2d에 도시된 바와 같이 샬로우 트랜치 내에 절연막(150)을 매립할 때까지 마스크로 사용되었던 질화막(130) 및 패드 산화막(120)을 순차적으로 제거한 다음, 반도체 기판(110)의 표면에 게이트 산화막(170)을 성장시킨 후, 그 위에 다시 게이트 폴리(180)를 증착하여 STI를 완성한다.
상술한 본 발명에 따르면, 소자 분리막에서의 누설 전류 발생을 억제하여 제조된 반도체 장치의 신뢰성을 확보할 수 있다.
Claims (3)
- 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와,상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와,상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와,상기 트렌치 내에 절연체를 매립한 후 평탄화하는 단계와,상기 트렌치의 상부 코너 및 모서리에 이온 주입으로 확산 장벽층을 형성하는 단계를 포함하는 반도체 장치의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 이온 주입은, 0∼45°의 각도 범위 내에서 적어도 둘 이상의 각도로 이온 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.
- 제 1 또는 제 2 항에 있어서,상기 이온 주입에 사용되는 원소는, 질소 또는 산소인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101148A KR100567877B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 장치의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101148A KR100567877B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 장치의 소자 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069193A KR20050069193A (ko) | 2005-07-05 |
| KR100567877B1 true KR100567877B1 (ko) | 2006-04-04 |
Family
ID=37259628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101148A KR100567877B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 장치의 소자 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567877B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117747535B (zh) * | 2024-02-21 | 2024-05-28 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构、半导体结构及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053565A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
| KR20030001941A (ko) * | 2001-06-28 | 2003-01-08 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| KR20030028596A (ko) * | 2001-09-20 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 격리 영역 형성 방법 |
| KR20030045217A (ko) * | 2001-12-01 | 2003-06-11 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 형성 방법 |
| KR20030050199A (ko) * | 2001-12-18 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
-
2003
- 2003-12-31 KR KR1020030101148A patent/KR100567877B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053565A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
| KR20030001941A (ko) * | 2001-06-28 | 2003-01-08 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| KR20030028596A (ko) * | 2001-09-20 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 격리 영역 형성 방법 |
| KR20030045217A (ko) * | 2001-12-01 | 2003-06-11 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 형성 방법 |
| KR20030050199A (ko) * | 2001-12-18 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069193A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| KR100379336B1 (ko) | 반도체 소자의 분리영역 제조방법 | |
| CN101246837A (zh) | 半导体隔离结构及其形成方法 | |
| KR100567877B1 (ko) | 반도체 장치의 소자 분리막 형성 방법 | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
| US20070155187A1 (en) | Method for preparing a gate oxide layer | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| KR100567878B1 (ko) | 반도체소자의 트렌치 소자분리막 형성 방법 | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20030048959A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP3409134B2 (ja) | 半導体装置の製造方法 | |
| KR100274978B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| CN101246839A (zh) | 半导体隔离结构及其形成方法 | |
| KR19990074005A (ko) | 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법 | |
| KR100430681B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100873355B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100634430B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100579973B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030088235A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20020014641A (ko) | 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치 | |
| KR20030054275A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040046514A (ko) | 반도체 소자의 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |