KR20040046514A - 반도체 소자의 소자 분리막 형성방법 - Google Patents

반도체 소자의 소자 분리막 형성방법 Download PDF

Info

Publication number
KR20040046514A
KR20040046514A KR1020020074458A KR20020074458A KR20040046514A KR 20040046514 A KR20040046514 A KR 20040046514A KR 1020020074458 A KR1020020074458 A KR 1020020074458A KR 20020074458 A KR20020074458 A KR 20020074458A KR 20040046514 A KR20040046514 A KR 20040046514A
Authority
KR
South Korea
Prior art keywords
pad
film
trench
layer
oxide film
Prior art date
Application number
KR1020020074458A
Other languages
English (en)
Inventor
최명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020074458A priority Critical patent/KR20040046514A/ko
Publication of KR20040046514A publication Critical patent/KR20040046514A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, STI 공정시 패드 산화막과 패드 질화막 사이에 질소 이온이 주입되어 도핑된 패드 폴리막을 형성한 후 후속 트렌치 형성공정 및 월 산화공정을 순차적으로 실시하여 소자 분리막을 형성함으로써 트렌치 상부의 모서리 부위에서의 라운딩처리의 특성을 향상시키고, 이 부위에서의 모트 발생을 억제할 수 있으며, 트렌치 상부의 모서리 부위에서 발생하는 게이트 산화막 얇아짐 현상을 방지할 수 있는 소자 분리막 형성방법을 개시한다.

Description

반도체 소자의 소자 분리막 형성방법{Method for forming a isolation layer in semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 특히 STI 공정시 트렌치 상부의 모서리 부위의 라운딩처리의 특성을 향상시키고, 이 부위에서의 모트의 발생을 억제할 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 소자분리 공정으로는 STI(Shallow Trench Isolation) 공정을 이용하고 있다. 상기 STI 공정은 식각공정을 이용하여 반도체 기판의 필드영역(field region)에 트렌치(trench)를 형성한 후 트렌치의 내부에 월 산화(wall oxidation)공정을 실시하여 상기 식각공정에 의해 손상되는 트렌치의 내부를 보상하고 트렌치 상부의 모서리 부위를 라운딩(rounding)처리하고 있다. 이와 같이, 월 산화공정은 STI 공정에서 적절한 온도, 두께 및 산화 분위기 설정을 통하여 트렌치 상부의 모서리를 라운딩처리하고, 식각손상을 보상하기 위한 필수적인 공정이다.
그러나, 현재의 공정조건으로는 그 기술적 한계에 의해 트렌치 상부 모서리의 라운딩처리에 있어서 공정상의 한계를 가지며 아주 취약한 구조적 특성을 보인다. 이에 따라, 트렌치 상부 모서리에서의 모트(moat)의 발생은 불가피하며, 이로 인해, 트렌치 상부의 모서리 부위에 증착되는 산화막의 두께가 활성영역(active region)에 증착되는 산화막의 두께보다 얇게 형성되는 '게이트 산화막 얇아짐(Gate oxide thinning)' 현상이 발생한다. 또한, 고집적 소자에서는 소자의 신뢰성이나 GOI(Gate Oxide Integrity) 특성이 열화되는 문제가 발생한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, STI 공정시 트렌치 상부의 모서리 부위의 라운딩처리의 특성을 향상시키는데 그 목적이 있다.
또한, 본 발명은 트렌치 상부의 모서리 부위에서의 모트의 발생을 억제하는데 다른 목적이 있다.
또한, 본 발명은 트렌치 상부의 모서리 부위에서 발생하는 게이트 산화막 얇아짐 현상을 방지하는데 또 다른 목적이 있다.
또한, 본 발명은 궁극적으로 소자의 전기적 특성 및 신뢰성을 향상시키는데 또 다른 목적이 있다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위하여 도시한 단면도들이다.
〈도면의 주요 부분에 대한 부호의 설명〉
102 : 반도체 기판 104 : 패드 산화막
106 : 패드 폴리막 108 : 패드 질화막
110 : 트렌치 112 : 월 산화막
114 : HDP 산화막 116 : 소자 분리막
본 발명의 일측면에 따르면, 반도체 기판 상에 패드 산화막을 증착하는 단계와, 상기 패드 산화막 상에 패드 폴리막을 증착하는 단계와, 이온주입공정을 실시하여 상기 패드 폴리막에 질소 이온을 도핑시키는 단계와, 상기 패드 폴리막 상에 패드 질화막을 증착하는 단계와, 상기 패드 질화막, 상기 패드 폴리막, 상기 패드 산화막 및 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 월 산화공정을 실시하여 상기 트렌치 내부 및 상기 패드 폴리막의 측벽을 산화시켜 월 산화막을 형성하는 단계와, 상기 트렌치를 매립하도록 전체 구조 상부에 소자 분리막용 산화막을 증착하는 단계와, 상기 패드 질화막 및 상기 패드 폴리막을 제거하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위하여 도시한 단면도들이다. 여기서, 도 1 내지 도 8에 도시된 참조부호들 중 서로 동일한 참조부호는 서로 동일한 기능을 하는 동일 구성요소를 가리킨다.
도 1을 참조하면, 전처리 세정공정을 통해 상부 표면이 세정된 반도체 기판(102)을 제공한다. 이때, 전처리 세정공정은 DHF(Diluted HF; 50:1의 비율로 H20로 희석된 HF용액)와 SC-1(NH4OH/H2O2/H2O 용액이 소정 비율로 혼합된 용액)을 이용하여 실시하거나, BOE(Buffer Oxide Etchant; 100:1 또는 300:1의 비율로 H2O로 희석된 HF와 NH4F의 혼합용액[1:4 내지 1:7])와 SC-1을 이용하여 실시하는 것이 바람직하다.
이어서, 반도체 기판(102) 상에 패드 산화막(104)을 증착한다. 이때, 패드 산화막(104)은 반도체 기판(102)의 상부 표면의 결정 결함 및 표면 처리를 위하여 750 내지 1000℃의 온도범위 내에서 건식 또는 습식산화방식을 이용한 산화공정을 실시하여 50 내지 200Å의 두께범위 내로 형성한다. 또한, 패드 산화막(104)은 후속 패드 질화막(도 3의 '108'참조)과 반도체 기판(102) 간의 스트레스(stress)를 완화시키는 기능을 한다.
이어서, 패드 산화막(104) 상에 패드 폴리막(106)을 증착한다. 이때, 패드 폴리막(106)은 LPCVD(Low Pressure Chemical Vapor Deposition) 방식을 이용한 증착공정을 실시하여 폴리 실리콘막으로 500 내지 1000Å의 두께로 형성한다. 또한, 패드 폴리막(106)은 패드 질화막(108)과 반도체 기판(102) 간의 스트레스를 완화시키는 기능을 한다. 또한, 패드 폴리막(106)은 도 2에서 실시되는 이온주입공정을 통해 도 5에서 실시되는 월 산화공정시 패드 질화막(108)과의 선택적 산화가 일어나도록 한다.
도 2를 참조하면, 패드 폴리막(106)에 대해 질소(N2) 이온주입공정을 실시한다. 이로써, 질소 이온이 주입된 패드 폴리막(106)은 도 5에서 실시되는 월 산화공정시 일부가 산화되게 된다. 이때, 질소 이온주입공정은 'Rp'점을 패드 폴리막(106)의 상부 표면으로부터 패드 폴리막(106) 두께의 2/3 내지 5/6 지점에 위치시킨 후 30 내지 80KeV 정도의 압력범위 내에서 1.0e14 내지 1.0e15atoms/cm2도즈량으로 실시한다. 한편, 질소 이온주입공정은 패드 폴리막(106)에서의 질소 이온의 도핑농도가 패드 산화막(104)에 근접할 수록 높아지도록 실시하는 것이 바람직하다. 이로써, 도 5에서 실시되는 월 산화공정시 패드 폴리막(106)은 패드 산화막(104)에 근접한 부분이 산화율이 높아 산화반응이 크게 이루어진다. 또한, 질소 이온주입공정에 의해 질소이온이 반도체 기판(102)의 상부 표면까지확산(diffusion)되어 도 5에서 월 산화공정시 트렌치 상부의 모서리 부위의 산화속도를 증가시켜 이 부위를 라운딩처리시키는 역할을 한다.
도 3 및 도 4를 참조하면, 패드 폴리막(106) 상에 패드 질화막(108)을 증착한다. 이때, 패드 질화막(108)은 LPCVD 방식을 이용한 증착공정을 실시하여 비교적 두껍게 형성한다. 예컨대, 패드 질화막(108)은 50 내지 500Å의 두께로 형성하는 것이 바람직하다.
이어서, 전체 구조 상부에 포토레지스트(photoresist)를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 순차적으로 실시하여 포토레지스트 패턴(PR)을 형성한다. 그런 다음, 상기 포토레지스트 패턴(PR)을 식각 마스크로 이용한 식각공정을 실시하여 패드 질화막(108), 패드 폴리막(106), 패드 산화막(104) 및 반도체 기판(102)의 일부를 식각한다. 이로써, 반도체 기판(102)의 일부에는 트렌치(110)가 형성된다. 또한, 트렌치(110)에 의해 반도체 기판(102)은 필드영역과 액티브영역으로 정의된다. 이때, 트렌치(110)는 반도체 기판(102)의 상부 표면으로부터 3000 내지 4000Å의 깊이로 형성된다. 이후, 상기 포토레지스트 패턴(PR)은 스트립 공정을 실시하여 제거한다.
도 5를 참조하면, 전체 구조 상부에 대하여, 특히 트렌치(110)의 내부면에 대하여 전처리 세정공정을 실시한다. 이때, 전처리 세정공정은 SC-1(NH4OH/H2O2/H2O 용액이 1:5:50의 비율로 혼합된 용액)을 이용하여 40 내지 60℃의 온도범위 내에서 10분동안 실시한 후 DHF(Diluted HF; 99:1의 비율로 H20로 희석된 HF용액)를 이용하여 180초동안 실시한다.
이어서, 트렌치(110)의 내부면에 대해 월 산화공정을 실시하여 월 산화막(112)을 형성한다. 이때, 월 산화공정은 1000 내지 1200℃의 온도범위에서 건식산화방식으로 실시한다. 이로써, 트렌치(110)의 내부면을 포함한 패드 폴리막(106)의 일부가 산화된다. 이때, 패드 폴리막(106)은 노출되는 부위가 산화되며, 패드 산화막(104)에 근접한 부위가 패드 질화막(108)에 근접한 부위보다 산화되는 양이 많다. 예컨대, 패드 폴리막(106) 중 산화되는 부위의 두께는 200 내지 800Å가 되도록 한다. 또한, 트렌치(110)의 내부면의 산화정도는 50 내지 150Å정도가 되도록 한다. 결국, 월 산화막(112)은 트렌치(110)의 내부면에서의 두께가 50 내지 150Å의 두께를 가지며, 패드 폴리막(106)에서는 200 내지 800Å의 두께를 가진다. 이로써, 트렌치(110)의 상부 모서리 부위가 라운딩처리된다. 한편, 월 산화막(112)은 도 6에서 증착되는 HDP(High Density Plasam) 산화막(114)과 반도체 기판(102) 간의 완충작용을 한다.
도 6 및 도 7을 참조하면, 트렌치(110)가 갭 필링(gap filling)되도록 전체 구조 상부에 HDP 산화막(114)을 증착한다. 이때, HDP 산화막(114)은 5000 내지 7000Å의 두께로 증착하는 것이 바람직하다. 그런 다음, HDP 산화막(114)에 대하여 1000 내지 1200℃의 고온에서 질소 분위기로 어닐(anneal) 공정을 실시할 수도 있다.
이어서, 패드 질화막(108)을 정지층(stop layer)으로 이용한 평탄화공정을 실시하여 HDP 산화막(114)을 평탄화한다. 이때, 평탄화공정은 화학적 기계적연마(Chemical Mechanical Polihing; 이하, 'CMP'라 함) 방식으로 실시하는 것이 바람직하다. 한편, 도시된 바와 같이 상기 평탄화공정시 도 8에서 형성되는 소자 분리막(116)의 높이를 고려하여 패드 질화막(108)을 일정 두께만큼 더 연마할 수도 있다.
이어서, 패드 산화막(104)을 식각 정지층으로 이용한 식각공정을 실시하여 패드 질화막(108) 및 패드 폴리막(106)을 제거한다. 이로써, 소자 분리막(116)이 형성된다. 이때, 상기 식각공정은 질화막 계열의 물질과 산화막 계열물질 간의 식각 선택비를 고려하여 실시하는 것이 바람직하다. 즉, 도 5에서 실시된 월 산화공정시 산화되는 부분이 잔류되도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에서는 STI 공정시 패드 산화막과 패드 질화막 사이에 질소 이온이 주입되어 도핑된 패드 폴리막을 형성한 후 후속 트렌치 형성공정 및 월 산화공정을 순차적으로 실시하여 소자 분리막을 형성함으로써 트렌치 상부의 모서리 부위에서의 라운딩처리의 특성을 향상시키고, 이 부위에서의 모트발생을 억제할 수 있다. 또한, 트렌치 상부의 모서리 부위에서 발생하는 게이트 산화막 얇아짐 현상을 방지할 수 있다.
따라서, 본 발명은 궁극적으로 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. (a) 반도체 기판 상에 패드 산화막을 증착하는 단계;
    (b) 상기 패드 산화막 상에 패드 폴리막을 증착하는 단계;
    (c) 이온주입공정을 실시하여 상기 패드 폴리막에 질소 이온을 도핑시키는 단계;
    (d) 상기 패드 폴리막 상에 패드 질화막을 증착하는 단계;
    (e) 상기 패드 질화막, 상기 패드 폴리막, 상기 패드 산화막 및 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    (f) 월 산화공정을 실시하여 상기 트렌치 내부 및 상기 패드 폴리막의 측벽을 산화시켜 월 산화막을 형성하는 단계;
    (g) 상기 트렌치를 매립하도록 전체 구조 상부에 소자 분리막용 산화막을 증착하는 단계; 및
    (h) 상기 패드 질화막 및 상기 패드 폴리막을 제거하여 소자 분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 이온주입공정은 'Rp'점을 상기 패드 폴리막의 상부 표면으로부터 상기 패드 폴리막 두께의 2/3 내지 5/6 지점에 위치시킨 후 30 내지 80KeV 정도의 압력범위 내에서 1.0e14 내지 1.0e15atoms/cm2도즈량으로 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 이온주입공정은 상기 패드 폴리막에서의 상기 질소 이온의 도핑농도가 상기 패드 산화막에 근접할 수록 높아지도록 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  4. 제 1 항에 있어서,
    상기 이온주입공정은 상기 질소 이온이 상기 반도체 기판의 상부 표면까지 확산되어 상기 월 산화공정시 상기 트렌치 상부의 모서리 부위의 산화속도를 증가시켜 상기 모서리 부위를 라운딩처리시키도록 실시되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  5. 제 1 항에 있어서,
    상기 (f) 단계에서 산화되는 상기 패드 폴리막의 두께는 200 내지 800Å인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
KR1020020074458A 2002-11-27 2002-11-27 반도체 소자의 소자 분리막 형성방법 KR20040046514A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020074458A KR20040046514A (ko) 2002-11-27 2002-11-27 반도체 소자의 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020074458A KR20040046514A (ko) 2002-11-27 2002-11-27 반도체 소자의 소자 분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20040046514A true KR20040046514A (ko) 2004-06-05

Family

ID=37342050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074458A KR20040046514A (ko) 2002-11-27 2002-11-27 반도체 소자의 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20040046514A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103993B (zh) * 2009-12-18 2012-11-07 上海华虹Nec电子有限公司 沟槽mos器件中栅极的制备方法
CN102104040B (zh) * 2009-12-18 2013-01-16 和舰科技(苏州)有限公司 具有浅槽隔离结构的半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270544A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020014641A (ko) * 2000-08-17 2002-02-25 윤종용 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치
KR20020081032A (ko) * 2001-04-12 2002-10-26 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270544A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020014641A (ko) * 2000-08-17 2002-02-25 윤종용 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치
KR20020081032A (ko) * 2001-04-12 2002-10-26 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103993B (zh) * 2009-12-18 2012-11-07 上海华虹Nec电子有限公司 沟槽mos器件中栅极的制备方法
CN102104040B (zh) * 2009-12-18 2013-01-16 和舰科技(苏州)有限公司 具有浅槽隔离结构的半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
KR20030020472A (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100537277B1 (ko) 반도체 소자의 제조 방법
KR20040056432A (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
KR100580117B1 (ko) 반도체 메모리 소자의 소자 분리막 형성방법
KR101033359B1 (ko) 반도체 소자의 제조 방법
KR20040046514A (ko) 반도체 소자의 소자 분리막 형성방법
KR100917106B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
KR20040054146A (ko) 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법
KR100503746B1 (ko) 반도체 소자의 제조방법
KR100575343B1 (ko) 플래시 메모리 소자의 제조방법
KR100473732B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100733685B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100918773B1 (ko) 반도체 소자의 제조방법
KR100481909B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100466188B1 (ko) 플래시 메모리 셀의 플로팅 게이트 제조방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR20000044560A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR100446285B1 (ko) 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법
KR19990074005A (ko) 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
KR100673100B1 (ko) 반도체소자의 소자분리방법
KR20040006417A (ko) 반도체 소자의 제조 방법
KR100469761B1 (ko) 소자분리막 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application