CN102103993B - 沟槽mos器件中栅极的制备方法 - Google Patents

沟槽mos器件中栅极的制备方法 Download PDF

Info

Publication number
CN102103993B
CN102103993B CN200910201968XA CN200910201968A CN102103993B CN 102103993 B CN102103993 B CN 102103993B CN 200910201968X A CN200910201968X A CN 200910201968XA CN 200910201968 A CN200910201968 A CN 200910201968A CN 102103993 B CN102103993 B CN 102103993B
Authority
CN
China
Prior art keywords
preparation
polysilicon
grid
groove
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910201968XA
Other languages
English (en)
Other versions
CN102103993A (zh
Inventor
金勤海
陆涵蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201968XA priority Critical patent/CN102103993B/zh
Publication of CN102103993A publication Critical patent/CN102103993A/zh
Application granted granted Critical
Publication of CN102103993B publication Critical patent/CN102103993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽MOS器件中栅极的制备方法，其为在栅氧生长之后，包括如下步骤：1)先在沟槽内壁淀积部分多晶硅；2)进行氮离子注入工艺，使氮均匀分布在步骤一中的多晶硅内；3)接着淀积多晶硅以填充沟槽；4)用硼离子注入进行多晶硅掺杂形成P型栅极多晶硅；5)对多晶硅进行刻蚀，完成栅极的制备。本发明的制备方法，通过在多晶硅淀积过程中引入氮离子，利用氮离子抑制P型多晶硅中硼的穿通来提高器件的稳定性和可靠性。

Description

沟槽MOS器件中栅极的制备方法
技术领域
本发明涉及一种沟槽MOS器件的制备方法，具体涉及一种沟槽MOS器件中栅极的制备方法。
背景技术
现有沟槽MOSFET(金属氧化物半导体场效应晶体管，以下简称MOS)的栅极材料一般是N型注入的多晶硅或者是P型注入的多晶硅。P型多晶硅的注入杂质为硼，由于其轻质的特性，当注入剂量或是能量较大时，容易发生硼穿通的现象，这一现象一旦发生会导致器件特性劣化以及可靠性降低。
发明内容
本发明所要解决的技术问题是提供一种沟槽MOS器件中栅极的制备方法，它可以提高所制备的沟槽MOS器件的稳定性和可靠性。
为解决上述技术问题，本发明沟槽MOS器件中栅极的制备方法，其特征在于，在栅氧生长之后，包括如下步骤：
1)先在沟槽内壁淀积适合厚度的多晶硅；
2)进行氮离子注入，使氮均匀分布在所述步骤一中的多晶硅内；
3)再次淀积多晶硅以填充所述沟槽；
4)用硼离子注入进行多晶硅掺杂形成P型栅极多晶硅；
5)对所述多晶硅进行刻蚀，完成栅极的制备。
本发明的沟槽MOS器件中栅极的制备方法，通过在多晶硅淀积过程中引入氮离子，利用氮离子能抑制P型多晶硅中的硼穿通来提高器件的稳定性和可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为采用本发明的方法所制备的沟槽MOS器件的结构示意图；
图2为本发明的方法中淀积多晶硅1后的结构示意图；
图3为本发明的方法中氮离子注入的示意图；
图4为本发明的方法中淀积多晶硅2后的结构示意图；
图5为本发明的方法中多晶硅2淀积后的硼注入示意图；
图6为本发明的方法栅极形成后的结构示意图。
具体实施方式
本发明的沟槽MOS器件中栅极的制备方法，其在栅氧生长之后，包括如下步骤：
1)先在沟槽内壁淀积部分多晶硅，称为多晶硅1(见图2)。该层多晶硅1的厚度的设置原则为不能将沟槽开口闭合；在一个具体的实例中，多晶硅1的厚度范围可为10～1000纳米。
2)进行氮离子注入工艺，使氮均匀分布在所述步骤一中的多晶硅内(见图3)。具体实施中氮注入可设定一定角度，可为0～89度，使氮在沟槽内均匀分布；注入离子剂量：1012～1016原子/cm2，注入能量：1～200KeV。
3)接着淀积多晶硅以填充所述沟槽，称为多晶硅2(见图4)；
4)用硼离子注入进行多晶硅掺杂形成P型栅极多晶硅(见图5)。硼注入后还可以采用退火工艺活化硼离子。退火温度可为400～1200摄氏度，退火处理时间可为10秒～10小时。
5)多晶硅刻蚀完成栅极的制备(见图6)。多晶硅的刻蚀工艺与现有技术相同，将硅平面之上的氧化硅和多晶硅去除，形成完整的多晶硅栅极。
后续工艺过程为沟槽MOSFET正常工艺流程，最终形成如图1所示的沟槽MOS器件。

Claims (4)

1.一种沟槽MOS器件中栅极的制备方法，其特征在于，在栅氧生长之后，包括如下步骤：
1)先在沟槽内壁淀积第一层多晶硅，该第一层多晶硅的厚度的设置为不能将所述沟槽的开口闭合；
2)进行氮离子注入工艺，使氮均匀分布在所述步骤一中的第一层多晶硅内；
3)接着淀积第二层多晶硅以填充所述沟槽；
4)用硼离子注入对所述第一层多晶硅和所述第二层多晶硅进行多晶硅掺杂形成P型栅极多晶硅；
5)对所述栅极多晶硅进行刻蚀，完成栅极的制备。
2.根据权利要求1所述的制备方法，其特征在于：所述步骤一中所述第一层多晶硅的厚度为10～1000纳米。
3.根据权利要求1所述的制备方法，其特征在于：所述步骤二的氮离子注入中，注入离子剂量为：1012～1016原子/cm2，注入能量为：1～200KeV，氮离子与衬底垂直轴的角度设定为：0～89度。
4.根据权利要求1至3所述的制备方法，其特征在于：所述硼离子注入后还包括进行热退火处理来活化硼离子，退火温度为400～1200摄氏度，退火时间为10秒～10小时。
CN200910201968XA 2009-12-18 2009-12-18 沟槽mos器件中栅极的制备方法 Active CN102103993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201968XA CN102103993B (zh) 2009-12-18 2009-12-18 沟槽mos器件中栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201968XA CN102103993B (zh) 2009-12-18 2009-12-18 沟槽mos器件中栅极的制备方法

Publications (2)

Publication Number Publication Date
CN102103993A CN102103993A (zh) 2011-06-22
CN102103993B true CN102103993B (zh) 2012-11-07

Family

ID=44156666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201968XA Active CN102103993B (zh) 2009-12-18 2009-12-18 沟槽mos器件中栅极的制备方法

Country Status (1)

Country Link
CN (1) CN102103993B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103033730B (zh) * 2011-10-10 2015-10-14 上海华虹宏力半导体制造有限公司 一种判定pmosfet器件硼穿通的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393916A (zh) * 2001-06-26 2003-01-29 旺宏电子股份有限公司 金氧半导体晶体管的制造工艺
US6541350B2 (en) * 2000-11-08 2003-04-01 Macronix International Co., Ltd. Method for fabricating shallow trench isolation
KR20040046514A (ko) * 2002-11-27 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541350B2 (en) * 2000-11-08 2003-04-01 Macronix International Co., Ltd. Method for fabricating shallow trench isolation
CN1393916A (zh) * 2001-06-26 2003-01-29 旺宏电子股份有限公司 金氧半导体晶体管的制造工艺
KR20040046514A (ko) * 2002-11-27 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법

Also Published As

Publication number Publication date
CN102103993A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101897649B1 (ko) 반도체장치의 제조방법
CN103426768B (zh) 半导体器件制造方法
CN106206719B (zh) Mos晶体管及其形成方法
CN103426769A (zh) 半导体器件制造方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN102103993B (zh) 沟槽mos器件中栅极的制备方法
CN102129993B (zh) 氧化层/氮化层/氧化层侧墙的制作方法
CN103180934A (zh) 用于提高bjt电流增益的低温注入
CN103426735B (zh) 半导体结构的形成方法及mos晶体管的形成方法
CN102130001B (zh) 沟槽型双层栅功率mos器件的制备方法
CN102129998A (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN102054700A (zh) Pmos晶体管的制造方法
CN105742249B (zh) 改善sonos存储器读取操作能力的方法
CN102446767B (zh) Nmos晶体管的制造方法
CN210200737U (zh) 一种多晶硅作为源区的沟槽mosfet结构
CN105575810B (zh) 晶体管的形成方法
CN112885716B (zh) 半导体结构的形成方法
CN106298531B (zh) 射频横向双扩散金属氧化物半导体的制作方法
CN102104001B (zh) 提高沟槽型功率mos器件的击穿电压的方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN102130003A (zh) 纵向沟槽mos器件的制备方法
CN105448729B (zh) 半导体结构的形成方法
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN109192659A (zh) 一种耗尽型场效应管的制作方法
CN102117751B (zh) 小线宽沟槽dmos的实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.