CN105575810B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN105575810B CN105575810B CN201410534688.1A CN201410534688A CN105575810B CN 105575810 B CN105575810 B CN 105575810B CN 201410534688 A CN201410534688 A CN 201410534688A CN 105575810 B CN105575810 B CN 105575810B
- Authority
- CN
- China
- Prior art keywords
- stressor layers
- ion
- annealing
- metal silicide
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种晶体管的形成方法,包括:在所述栅极两侧的衬底中形成凹槽;在所述凹槽中形成应力层,对所述应力层进行掺杂,形成源极和漏极之后,对所述应力层进行五族离子注入,注入的五族离子包括锑离子、铋离子中的一种或两种,然后在所述应力层上形成金属硅化物层。锑离子或铋离子的原子半径较大,在退火过程中不容易迁移,这样在退火过程以及后续的工艺中,锑离子或铋离子容易控制在金属硅化物层和应力层的界面处,能够降低金属硅化物层和应力层之间的界面势垒,进而能够减小金属硅化物层和应力层的界面处的串联接触电阻,使得后续形成的导电插塞与源极、导电插塞与漏极之间导电性增强。
Description
技术领域
本发明涉及半导体领域,具体涉及一种晶体管的形成方法。
背景技术
在半导体领域中,应力技术可以向沟道区提供拉伸应力或是压缩应力,从而达到提高CMOS器件载流子迁移率的效果,进而提高晶体管的性能。
例如:在PMOS晶体管源区和漏区对应的衬底中形成凹槽,再在所述凹槽中外延生长锗硅层,对所述锗硅层进行离子注入形成源区和漏区,所述锗硅层能对PMOS晶体管的沟道施加压应力。在NMOS晶体管源区和漏区对应的衬底中也形成凹槽,在所述凹槽中形成SiC层,对所述SiC层进行离子注入形成源区和漏区,所述SiC层能对NMOS晶体管的沟道施加拉应力。
参考图1,示出了现有技术一种应用应力技术的NMOS晶体管的示意图。在衬底01中形成有浅沟槽隔离02,以将NMOS晶体管与相邻的其他NMOS晶体管或PMOS晶体管隔离,在衬底01上形成有栅极结构05。在所述栅极结构05两侧的衬底01中形成有SiC应力层03,所述栅极结构05两侧的SiC应力层03经过离子掺杂形成源极和漏极,所述SiC应力层03能够对NMOS晶体管的沟道提供拉应力。在所述SiC应力层03上还形成有金属硅化物层04,在所述金属硅化物层04上形成到导电插塞(未示出),以对源极和漏极施加驱动电压。所述金属硅化物层04的作用是降低导电插塞与源极、导电插塞与漏极之间的接触电阻,提高导电插塞与源极、导电插塞与漏极之间的导电能力。
为保证导电插塞与源极、导电插塞与漏极之间导电性较好,所述金属硅化物层04必须具有较低的电阻,较高的热稳定性。但是依据现有技术制作的金属硅化物层04和应力层的界面处的串联接触电阻较大,使得导电插塞与源极、导电插塞与漏极之间的导电性较差。
发明内容
本发明解决的问题是提供一种晶体管的形成方法,减小金属硅化物层和应力层的界面处的串联接触电阻,提高导电插塞与源极、导电插塞与漏极之间导电性。
为解决上述问题,本发明提供一种晶圆键合的方法,包括:
提供衬底;
在所述衬底上形成栅极;
在所述栅极两侧的衬底中形成凹槽;
在所述凹槽中形成应力层,对所述应力层进行掺杂,形成源极和漏极;
对所述应力层进行五族离子注入,注入的五族离子包括锑离子、铋离子中的一种或两种;
在所述应力层上形成金属硅化物层。
可选的,进行五族离子注入的步骤包括:离子注入峰值靠近应力层的表面;
在所述应力层上形成金属硅化物层的步骤包括:使五族离子在金属硅化物层和应力层的界面处。
可选的,对所述应力层进行离子注入的步骤中,注入的离子为锑离子。
可选的,对所述应力层进行五族离子注入的步骤包括:
离子注入的能量在2KeV到40KeV的范围内,注入剂量在1E12到5E14个每平方厘米的范围内,注入角度在-5度到5度的范围内。
可选的,所述锑离子注入到应力层的深度在50到400埃的范围内。
可选的,在所述凹槽中形成应力层的步骤包括:在所述凹槽中外延生长应力层。
可选的,对所述应力层进行掺杂,形成源极和漏极的步骤包括:
对所述应力层进行第一离子注入,第一离子注入所采用的离子包括砷离子和磷离子中的一种或两种。
可选的,形成源极和漏极的步骤包括:对所述应力层进行第一离子注入之后,对所述应力层依次进行第一快速退火和激光退火。
可选的,第一快速退火的温度在900摄氏度到1100摄氏度的范围内,激光退火的温度在1000到1300摄氏度的范围内。
可选的,所述应力层的材料中包含碳元素和硅元素,在所述应力层上形成金属硅化物层的步骤包括:
在所述应力层和栅极上覆盖金属材料层;
进行第二退火,所述第二退火包括依次进行的低温退火和后退火。
可选的,所述应力层的材料包括SiC,所述金属硅化物层的材料包括NiPt硅化物、NiAl硅化物、NiTi硅化物、NiYb硅化物、NiIn硅化物、NiDy硅化物和Yb硅化物中的一种。
可选的,所述第二退火的步骤包括:先进行低温退火,使应力层上的金属材料层与应力层中的硅形成初步金属硅化物层,通过选择性刻蚀去除衬底上未反应的金属材料层,保留位于应力层上的初步金属硅化物层,然后进行后退火,使得初步金属硅化物层电阻降低,形成金属硅化物层。
可选的,所述低温退火的温度在200摄氏度到350摄氏度的范围内;
所述后退火为快速退火,所述快速退火的温度在400度到600度的范围内,或者,所述后退火为低温激光退火,所述低温激光退火的温度在700度到900度的范围内。
可选的,在所述栅极两侧的衬底中形成凹槽之后,在所述凹槽中形成应力层之前,对所述栅极两侧的衬底进行轻掺杂。
与现有技术相比,本发明的技术方案具有以下优点:在所述栅极两侧的衬底中形成凹槽;在所述凹槽中形成应力层,对所述应力层进行掺杂,形成源极和漏极之后,对所述应力层进行五族离子注入,注入的五族离子包括锑离子、铋离子中的一种或两种,然后在所述应力层上形成金属硅化物层。锑离子或铋离子的原子半径较大,在退火过程中不容易迁移,这样在退火过程以及后续的工艺中,锑离子或铋离子容易控制在金属硅化物层和应力层的界面处,能够降低金属硅化物层和应力层之间的界面势垒,进而能够减小金属硅化物层和应力层的界面处的串联接触电阻,使得后续形成的导电插塞与源极、导电插塞与漏极之间导电性增强。
此外,注入锑离子或铋离子的步骤还能促进部分晶格无序化,进而提高应力层中其他掺杂离子的激活程度,使金属硅化物层和应力层的界面处的载流子浓度进一步提高,从而减小金属硅化物层和应力层的界面处的接触电阻。由于锑离子或铋离子分布的区域晶格部分无序化,在锑离子或铋离子分布的深度范围内,金属材料更容易与应力层发生反应,形成的金属硅化物层的位置基本保持在锑离子或铋离子所在深度之上,并且由于锑离子或铋离子的原子半径较大,在形成金属硅化物层的过程中不容易迁移,所形成的金属硅化物层厚度均匀性更好。
附图说明
图1是现有技术一种NMOS晶体管的示意图;
图2至图8是本发明晶体管的形成方法一实施例各个步骤的示意图。
具体实施方式
如背景技术所述,现有技术晶体管中,应力层上的金属硅化物层的质量较差、电阻较高,金属硅化物层和应力层的界面处的串联接触电阻较大,使得导电插塞与源极、导电插塞与漏极之间导电性较差。
分析金属硅化物层和应力层的界面处的串联接触电阻较大的原因,继续参考图1所示,通常形成金属硅化物层04的方法为,在SiC应力层03上形成金属材料层,并对金属材料层进行退火,在退火过程中,金属材料层中的金属原子扩散到SiC应力层03内部,与SiC应力层03中的硅原子发生反应,形成金属硅化物层04。SiC应力层03中由于碳原子的存在,大量占据硅原子的晶格间隙,一方面降低了源漏掺杂离子的激活程度,从而提高了金属硅化物层04与SiC应力层03之间的接触势垒高度,另一方面也使得金属硅化物层04较难以形成,而且金属硅化物层04的厚度均匀性较难以控制,从而增大了金属硅化物层和应力层的界面处的串联接触电阻。
为了解决上述技术问题,本发明提出一种晶体管的形成方法,在栅极两侧的衬底中形成应力层,对所述应力层进行掺杂,形成源极和漏极之后,对所述应力层表面进行锑离子或铋离子注入,然后在所述应力层上形成金属硅化物层。离子或铋离子的原子半径较大,在退火过程中不容易迁移,这样在退火过程以及后续的工艺中,锑离子或铋离子控制在金属硅化物层和应力层的界面处,能够降低金属硅化物层和应力层之间的界面势垒,进而能够减小金属硅化物层和应力层的界面处的串联接触电阻,使得导电插塞与源极、导电插塞与漏极之间导电性增强。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图8,示出了本发明晶体管的形成方法一实施例各个步骤的示意图,需要说明的是,本实施例中所要形成的晶体管为NMOS晶体管,但是本发明对所要形成的晶体管类型不做限制。
参考图2,提供衬底100,在本实施例中,所述衬底100为硅衬底,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
本实施例中,在衬底100中形成隔离结构101,隔离结构101将所述衬底100用于形成NMOS晶体管的区域与用于形成其他晶体管的区域隔离。本实施例中,所述隔离结构101为浅沟槽隔离,但是本发明对所述隔离结构101的具体类型不做限制,在其他实施例中,所述隔离结构101还可以为局部氧化物隔离。
在本实施例中,形成隔离结构101以后,在衬底100表面以及隔离结构101表面形成栅极介质层120,栅极介质层120的材料为氧化硅,但是本发明对此不做限制,在其他实施例中,所述栅极介质层120的材料也可以为氧化铪等高K材料。
继续参考图2,在所述衬底100上形成栅极结构106,所述栅极结构106包括材料为多晶硅的栅极103、位于栅极103侧壁且材料为氮化硅的侧墙104。
需要说明的是,本实施例中,所述栅极103的材料为多晶硅,但是本发明对栅极103的材料不做限制,在其他实施例中,所述栅极103的材料还可为金属。
需要说明的是,本实施例中,在所述栅极103顶部形成保护层105,所述栅极结构106还包括保护层105,所述保护层105的作用是保护栅极103,所述保护层105的材料为氮化硅,但是本发明保护层105的材料以及是否形成保护层105不做限制。在形成栅极结构106之后,去除栅极结构106露出的栅极介质层120。
参考图3,以栅极结构106为掩模,对衬底100进行刻蚀,去除栅极结构106露出的部分衬底100,在所述衬底100中形成凹槽107。
在本实施例中,对衬底100进行刻蚀的方法为等离子刻蚀法,但是本发明对此不做限制,也可以采用湿法刻蚀形成所述凹槽107。
需要说明的是,在本实施例中,形成所述凹槽107之后,对所述栅极结构106两侧的衬底100进行轻掺杂,轻掺杂的作用是减小晶体管沟道的漏电流。
参考图4,在所述栅极结构106两侧的衬底100中形成应力层108。
具体地,本实施例中,采用外延工艺,在所述凹槽107中外延生长应力层,形成所述应力层108,并使应力层108的表面高于栅极介质层102底部,从而实现对凹槽107的填充。
本实施例中,所述应力层108的材料包括碳元素和硅元素,具体地,所述应力层108的材料为SiC,SiC能对NMOS晶体管的沟道施加拉应力,从而提高沟道的载流子迁移率。但是本发明对应力层108的材料不做限制,应力层108的材料还可以包括碳元素和硅元素以外的其他元素。
外延生长应力层108之后,还对所述应力层108进行掺杂,以形成源区和漏区。具体地,本实施例中,对所述应力层108进行离子注入,离子注入所采用的离子包括砷离子和磷离子中的一种或两种。
需要说明的是,在进行离子注入之后,还需要对所述应力层108进行退火。
具体地,在本实施例中,对所述应力层108依次进行第一快速退火和激光退火,所述第一快速退火和激光退火能够控制源区和漏区中杂质的扩散,修复离子注入造成的应力层108中的晶格缺陷,并激活掺杂的砷离子或磷离子。
具体地,第一快速退火的温度在900摄氏度到1100摄氏度的范围内,激光退火的温度在1000摄氏度到1300摄氏度的范围内。
参考图5,对所述应力层108进行五族离子注入,注入的离子包括锑离子、铋离子中的一种或两种。
本实施例中,进行锑离子或铋离子注入的过程中,离子注入峰值靠近应力层108的表面,由于锑离子或铋离子原子半径较大,不容易发生迁移,在所述应力层108上形成金属硅化物层的步骤中,锑离子或铋离子能够控制在在金属硅化物层和应力层108的界面处,锑离子或铋离子能够提高金属硅化物层和应力层108的界面处的载流子浓度,因此锑离子或铋离子能够有效降低金属硅化物层与应力层108之间的界面势垒,进而能够减小金属硅化物层和应力层108的界面处的串联接触电阻。
此外,注入锑离子或铋离子的步骤还能促进应力层108中部分晶格无序化,进而提高应力层108中其他掺杂离子,如磷离子、砷离子的激活程度,使金属硅化物层和应力层108的界面处的载流子浓度进一步提高,从而减小金属硅化物层和应力层108的界面处的串联接触电阻。
本实施例中,注入的离子为锑离子109。锑离子109可以采用现有离子注入设备进行注入,并且采用锑离子109进行离子注入时注入的深度较容易控制,使得锑离子109的注入深度能够靠近所述应力层108的表面,并且不同位置处的锑离子109的注入深度比较均匀,但是在其他实施例中,还可以注入铋离子,或者同时注入锑离子和铋离子。
需要说明的是,在本实施例中,锑离子109注入的注入角度为0度,也就是说,锑离子109以垂直衬底100的方向注入,这样能够使得注入到源极和漏极中的锑离子109数量相等,当锑离子109注入的注入角度较大时,部分锑离子可能被栅极结构106阻挡,阴影效应使得栅极结构106两侧注入的锑离子109数量不同,可能使源极和漏极上形成的金属硅化物层厚度不同。
但是本发明对锑离子109注入的注入角度不做限制,在其他实施例中,锑离子109的注入角度还可以具有一定误差,例如在-5度到5度的范围内。
还需要说明的是,在应力层108表面处聚集的锑离子数量与锑离子109注入的剂量正相关,果锑离子109注入剂量过大,一方面工艺难度较大,另一方面造成的晶格无序化严重,在后续的金属硅化物层形成过程的低温退火中难以修复。如果锑离子109注入剂量过小,则在应力层108表面处聚集的锑离子数量较少,难以起到提高接触电阻的作用,在本实施例中,锑离子109注入的剂量可以在1E12到5E14个每平方厘米的范围内,例如:锑离子109注入的剂量为3E14个每平方厘米。
在本实施例中,锑离子109进入应力层108表面附近的深度与锑离子109注入的能量正相关,注入能量较大时,锑离子109进入应力层108的深度较深,后续成金属硅化物层的过程中,金属原子进入应力层108表面附近的深度较大,形成的金属硅化物层较厚;但是锑离子109进入应力层108表面附近的深度过大时,形成金属硅化物层所消耗应力层108中的硅过多,也容易使得源极和漏极下方的漏电流增大。注入能量较小时,离子注入的工艺则难以实现。
具体地,本实施例中,所述锑离子109注入的能量为15KeV,锑离子109注入到应力层的深度在200埃左右,这样后续形成的金属硅化物层厚度适中,电阻较低。
可选的,在其他实施例中,锑离子109注入的能量在2KeV到40KeV的范围内,锑离子109注入到应力层的深度还可以在50埃到400埃的范围内。
参考图6,在所述应力层108上形成金属硅化物层110。
具体地,在本实施例中,在所述衬底100和栅极结构106上覆盖金属材料层(未示出),进行第二退火,使金属材料层形成金属硅化物层110,所述第二退火包括依次进行的低温退火和后退火。
具体地,先进行低温退火,使应力层108上的金属材料层与应力层108中的硅形成初步金属硅化物层(未示出)。可选的,所述低温退火的温度在200摄氏度到350摄氏度的范围内。
通过选择性刻蚀去除衬底100上未反应的金属材料层,保留位于应力层108上的初步金属硅化物层,然后进行后退火,使得初步金属硅化物层电阻降低,形成金属硅化物层110。
在本实施例中,所述后退火为快速退火,所述快速退火的温度在400度到600度的范围内。但是本发明对所述后退火为采用的具体工艺不做限制,在其他实施例中,所述后退火还可以为低温激光退火,所述低温激光退火的温度在700度到900度的范围内。
在本实施例中,所述金属材料层为NiPt合金,在形成金属硅化物层的第二退火过程中,应力层108表面附近的SiC与NiPt合金形成NiPt硅化物,所述NiPt硅化物具体为NiPtSiC即所述金属硅化物层110的材料为NiPtSiC。NiPt硅化物的电阻率较低,因此能够有效减小导电插塞与源极或漏极之间的接触电阻。但是本发明对所述金属材料层与所述金属硅化物层110的材料不做限制。
在其他实施例中,所述金属硅化物层110的材料还可以为NiAl硅化物、NiTi硅化物、NiYb硅化物、NiIn硅化物、NiDy硅化物、Yb硅化物中的一种,也就是说,所述金属材料层的材料可以为NiAl、NiTi、NiYb、NiIn、NiDy、Yb中的一种,由于应力层108材料为SiC,所述NiAl硅化物、NiTi硅化物、NiYb硅化物、NiIn硅化物、NiDy硅化物、Yb硅化物的金属硅化物层110中还包含碳。
本实施例中,由于在应力层108中注入了锑离子109,并且控制锑离子109注入的能量,使锑离子109的注入峰值靠近应力层108的表面,锑离子109的原子半径较大,在第二退火过程中不容易迁移,这样锑离子109聚集在金属硅化物层110和应力层108的界面处。锑离子109作为一种五族元素,能够提高金属硅化物层110和应力层108的界面处的载流子浓度,进而降低金属硅化物层110和应力层108之间的界面势垒,进而能够减小金属硅化物层110和应力层108的界面处的串联接触电阻,使得导电插塞与源极、导电插塞与漏极之间导电性增强。
此外,注入锑离子109的步骤还能促进应力层108中部分晶格无序化,进而提高应力层108中其他掺杂离子,如磷离子、砷离子的激活程度,使金属硅化物层110和应力层108的界面处的载流子浓度进一步提高,从而减小金属硅化物层110和应力层108的界面处的串联接触电阻。
由于在应力层108中,锑离子109分布的区域晶格部分无序化,因此,本实施例中,在锑离子109分布的深度范围内,Ni原子和Pt原子更容易与硅和碳发生反应,形成的金属硅化物层110的位置基本保持在锑离子109所在深度之上。因此可以通过控制锑离子109注入的深度,调节金属硅化物层110的厚度。并且由于锑离子109的原子半径较大,在形成金属硅化物层110的第二退火过程中不容易迁移,所形成的金属硅化物层110厚度均匀性更好,进而提高了金属硅化物层110的质量。
此外,锑离子109与磷、砷同为五族元素,将锑离子109注入到源极和漏极中,增加了源极和漏极中的载流子数量,进而提高晶体管沟道的载流子迁移率。
需要说明的是,在形成金属硅化物层110之后,可以在金属硅化物层110上形成分别连通源极和漏极的导电插塞。
请参考图7,图7中折线001示出了本实施例中锑离子109注入剂量与形成的NiPt硅化物的表面电阻系数的关系。其中横坐标为锑离子109的注入剂量(单位为个每平方厘米),纵坐标为NiPt硅化物的表面电阻系数,折线001为NiPt硅化物的表面电阻系数随锑离子109注入剂量的变化关系,从折线001可以看出,金属硅化物层110的表面电阻系数随锑离子109注入剂量的增加呈减小趋势。也就是说,以本实施例在所述应力层108表面进行锑离子109注入,再形成金属硅化物层110的方式,能够有效减小金属硅化物层110的电阻率,进而减小后续在金属硅化物层110上形成的导电插塞与源极或漏极之间的串联接触电阻。
请参考图8,图8为本实施例中不同沟道宽度的晶体管中锑离子109注入剂量与晶体管的源漏极之间总接触电阻(测量源极的导电插塞和漏极的导电插塞之间的电阻值)的关系图。其中横坐标为沟道宽度,纵坐标为晶体管的源漏极之间总接触电阻,虚线002为锑离子109注入量为5E13个每平方厘米时,晶体管的源漏极之间总电阻随沟道宽度的变化曲线,虚线003为未采用锑离子109注入的参照条件(注入剂量为0时,)晶体管的源漏极之间总电阻随沟道宽度的变化曲线。从图8中可以看出,虚线002在虚线003之下,说明当沟道宽度相同时,在应力层108表面注入锑离子109,晶体管源漏极之间的总电阻减小,反映了当注入锑离子109时,应力层108与金属硅化物层110之间的串联接触电阻减小。
需要说明的是,本实施例以注入锑离子109为例,对本发明进行说明,但是在在所述应力层108表面进行离子注入的步骤中,注入铋离子,或者同时注入锑离子和铋离子时(调节工艺条件使锑离子和铋离子的注入深度相近),与本实施例中同理,同样可以起到本实施例中减小应力层108与金属硅化物层110的串联接触电阻的作用。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种晶体管的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成栅极;
在所述栅极两侧的衬底中形成凹槽;
在所述凹槽中形成应力层,对所述应力层进行掺杂,形成源极和漏极;
在形成源极和漏极之后、在进行五族离子注入之前,对所述应力层进行退火,激活应力层中的掺杂离子,后续的五族离子注入会提高所述应力层中的掺杂离子的激活程度;
在激活应力层中的掺杂离子之后,对所述应力层进行五族离子注入,注入的五族离子包括锑离子、铋离子中的一种或两种;
在所述应力层上形成金属硅化物层。
2.如权利要求1所述的形成方法,其特征在于,进行五族离子注入的步骤包括:离子注入峰值靠近应力层的表面;
在所述应力层上形成金属硅化物层的步骤包括:使五族离子在金属硅化物层和应力层的界面处。
3.如权利要求2所述的形成方法,其特征在于,对所述应力层进行离子注入的步骤中,注入的离子为锑离子。
4.如权利要求3所述的形成方法,其特征在于,对所述应力层进行五族离子注入的步骤包括:
离子注入的能量在2KeV到40KeV的范围内,注入剂量在1E12到5E14个每平方厘米的范围内,注入角度在-5度到5度的范围内。
5.如权利要求3所述的形成方法,其特征在于,所述锑离子注入到应力层的深度在50到400埃的范围内。
6.如权利要求1所述的形成方法,其特征在于,在所述凹槽中形成应力层的步骤包括:在所述凹槽中外延生长应力层。
7.如权利要求1所述的形成方法,其特征在于,对所述应力层进行掺杂,形成源极和漏极的步骤包括:
对所述应力层进行第一离子注入,第一离子注入所采用的离子包括砷离子和磷离子中的一种或两种。
8.如权利要求7所述的形成方法,其特征在于,形成源极和漏极的步骤包括:对所述应力层进行第一离子注入之后,对所述应力层依次进行第一快速退火和激光退火。
9.如权利要求8所述的形成方法,其特征在于,第一快速退火的温度在900摄氏度到1100摄氏度的范围内,激光退火的温度在1000到1300摄氏度的范围内。
10.如权利要求1所述的形成方法,其特征在于,所述应力层的材料中包含碳元素和硅元素,在所述应力层上形成金属硅化物层的步骤包括:
在所述应力层和栅极上覆盖金属材料层;
进行第二退火,所述第二退火包括依次进行的低温退火和后退火;其中,所述低温退火的温度在200摄氏度到350摄氏度的范围内。
11.如权利要求1所述的形成方法,其特征在于,所述应力层的材料包括SiC,所述金属硅化物层的材料包括NiPt硅化物、NiAl硅化物、NiTi硅化物、NiYb硅化物、NiIn硅化物、NiDy硅化物和Yb硅化物中的一种。
12.如权利要求10所述的形成方法,其特征在于,所述第二退火的步骤包括:先进行低温退火,使应力层上的金属材料层与应力层中的硅形成初步金属硅化物层,通过选择性刻蚀去除衬底上未反应的金属材料层,保留位于应力层上的初步金属硅化物层,然后进行后退火,使得初步金属硅化物层电阻降低,形成金属硅化物层。
13.如权利要求12所述的形成方法,其特征在于,
所述后退火为快速退火,所述快速退火的温度在400度到600度的范围内,或者,所述后退火为低温激光退火,所述低温激光退火的温度在700度到900度的范围内。
14.如权利要求1所述的形成方法,其特征在于,在所述栅极两侧的衬底中形成凹槽之后,在所述凹槽中形成应力层之前,对所述栅极两侧的衬底进行轻掺杂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410534688.1A CN105575810B (zh) | 2014-10-11 | 2014-10-11 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410534688.1A CN105575810B (zh) | 2014-10-11 | 2014-10-11 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105575810A CN105575810A (zh) | 2016-05-11 |
CN105575810B true CN105575810B (zh) | 2019-03-12 |
Family
ID=55885815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410534688.1A Active CN105575810B (zh) | 2014-10-11 | 2014-10-11 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105575810B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785616B (zh) * | 2019-04-04 | 2023-06-23 | 上海新微技术研发中心有限公司 | 一种基于离子注入与退火方法的选区锗铅合金的制备方法 |
CN110828577B (zh) * | 2019-11-21 | 2023-09-26 | 海光信息技术(成都)有限公司 | 半导体器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102598229A (zh) * | 2009-10-28 | 2012-07-18 | 国际商业机器公司 | 提高驱动电流的双层nFET埋设应激物元件和集成 |
CN103985635A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制备方法 |
-
2014
- 2014-10-11 CN CN201410534688.1A patent/CN105575810B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102598229A (zh) * | 2009-10-28 | 2012-07-18 | 国际商业机器公司 | 提高驱动电流的双层nFET埋设应激物元件和集成 |
CN103985635A (zh) * | 2013-02-08 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105575810A (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102931222B (zh) | 半导体器件及其制造方法 | |
KR101605150B1 (ko) | 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들 | |
KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
CN101743621B (zh) | 具有不同掺杂的有应变的电流电极区域的晶体管 | |
US8120120B2 (en) | Embedded silicon germanium source drain structure with reduced silicide encroachment and contact resistance and enhanced channel mobility | |
CN103426769B (zh) | 半导体器件制造方法 | |
CN102446953B (zh) | 一种半导体结构及其制造方法 | |
CN104037083B (zh) | 一种半导体器件的制造方法 | |
CN103094207A (zh) | 采用应力记忆技术制造半导体器件的方法 | |
CN103426768B (zh) | 半导体器件制造方法 | |
JP2013069977A (ja) | 半導体装置の製造方法 | |
CN110047754A (zh) | 半导体器件及其制造方法 | |
CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
CN110034067A (zh) | 半导体器件及其形成方法 | |
CN107564816A (zh) | Ldmos晶体管及其形成方法 | |
CN100561689C (zh) | 用于形成晶体管的方法 | |
US8728894B2 (en) | Method for fabricating an NMOS transistor | |
CN105575810B (zh) | 晶体管的形成方法 | |
CN104637879A (zh) | 一种半导体器件的制备方法 | |
CN103811420A (zh) | 一种半导体器件的制备方法 | |
CN104253090B (zh) | Cmos晶体管的形成方法 | |
CN103681278B (zh) | 一种pmos源漏的形成方法 | |
WO2012071814A1 (zh) | 半导体器件及其制造方法 | |
CN109755297A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |