CN104637879A - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN104637879A
CN104637879A CN201310548267.XA CN201310548267A CN104637879A CN 104637879 A CN104637879 A CN 104637879A CN 201310548267 A CN201310548267 A CN 201310548267A CN 104637879 A CN104637879 A CN 104637879A
Authority
CN
China
Prior art keywords
grid structure
ion
pmos
semiconductor substrate
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310548267.XA
Other languages
English (en)
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310548267.XA priority Critical patent/CN104637879A/zh
Publication of CN104637879A publication Critical patent/CN104637879A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。在所述方法中不再执行源漏注入的步骤，而是通过在所述半导体器件的NMOS以及PMOS区域中分别外延生长SiGe层和SiC层，并在外延所述SiGe层和SiC层的同时进行原位掺杂，所述原位掺杂除了选用N型离子或者P型离子，同时掺杂F离子，以形成所述源漏区，所述方法能提高器件的稳定性，例如负偏压温度不稳定性（NBTI）和热载流子注入(HCI)效应。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的制备方法。
背景技术
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。
目前半导体器件在制备CMOS的过程中为了获得更好的性能，通常在CMOS的源漏区进行外延SiGe或者SiC以改变所述源漏上的应力，进一步提高器件的性能，但是由于所述应力层的形成会在所述器件中形成一定的缺陷。
随着半导体器件尺寸的不断缩小，所述逻辑器件需要另外的超浅结（ultrashallow junction）来控制短沟道效应（short channel control），而不再选用源漏注入的方法，大部分选用在源漏进行原位掺杂的方法形成所述超浅结，例如直接原位掺杂B或者P，但是B/P很容易在激活步骤中很容易扩散，特别是在形成应力层时在所述Si/SiGe以及Si/SiC的界面上存在的缺陷，使得所述扩散更加严重。
随着半导体集成电路器件的集成度越来越高，对晶体管性能的要求也日益增高，因此对于晶体管可靠性的要求也随之提高。在CMOS工艺中，在对于器件的可靠性进行评价时，负偏压温度不稳定性（NBTI）和热载流子注入(HCI)效应成为主要考量的因素，而现有技术中由于原位掺杂离子的扩散，都会引起所述负偏压温度不稳定性（NBTI）和热载流子注入(HCI)效应，从而使器件性能降低。
虽然现有技术中所述原位掺杂技术以及超浅结的形成方法都比较成熟，但是由于器件尺寸的不断缩小，引起了所述原位掺杂离子的扩散，特别是在应力层形成中形成的界面缺陷，加剧了所述扩散，导致器件的性能以及品良率的降低，成为亟需解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。
作为优选，所述方法包括：
在所述半导体衬底上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构；
在所述PMOS栅极结构两侧的所述半导体衬底中形成第一凹槽，并在所述第一凹槽中外延生长第一应力层，同时进行P型离子以及F离子的原位掺杂，以形成PMOS源漏；
在所述NMOS栅极结构两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层，同时进行N型离子以及F离子的原位掺杂，以形成NMOS源漏。
作为优选，所述NMOS栅极结构和所述PMOS栅极结构的形成方法为：
在所述NMOS区域以及PMOS区域的所述半导体衬底中形成阱，并形成栅极介电层和栅极材料层；
图案化所述栅极介电层和所述栅极材料层，以形成所述NMOS栅极结构和所述PMOS栅极结构。
作为优选，在形成所述NMOS栅极结构和所述PMOS栅极结构之后还包括以下步骤：
执行LDD离子注入步骤并活化；
在所述NMOS栅极结构和所述PMOS栅极结构的侧壁上形成间隙壁。
作为优选，所述第一凹槽为“∑”形凹槽。
作为优选，所述第一应力层为SiGe层，所述第二应力层为SiC层。
作为优选，所述P型离子包括B离子。
作为优选，所述N型离子包括P离子。
在所述方法中不再执行源漏注入的步骤，而是通过在所述半导体器件的NMOS以及PMOS区域中分别外延生长SiGe层和SiC层，并在外延所述SiGe层和SiC层的同时进行原位掺杂，所述原位掺杂除了选用N型离子或者P型离子，同时掺杂F离子，以形成所述源漏区，避免了源漏注入步骤，同时F离子和Si具有更强调键合力，所述F离子的掺杂可以降低转移电子效应（Transferred-electron effect），来防止所述N型离子或者P型离子的扩散，同时所述F离子可以扩散至所述栅极结构的边缘区域，能提高器件的稳定性，例如负偏压温度不稳定性（NBTI）和热载流子注入(HCI)效应。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1f为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中首先提供半导体衬底，所述半导体衬底上形成有栅极结构；然后在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。
在本发明中为了解决源漏注入后离子扩散的问题，不再执行源漏注入，而是在所述源漏区中形成凹槽，然后外延生长应力层，并且在生长的同时进行原位掺杂，以形成源漏区，避免了源漏注入的步骤，而且原位掺杂的离子除了常规的N型、P型离子以外，还进一步掺杂有F离子，所述F离子和Si具有更强的键合力，能防止所述的N型离子、P型离子的扩散，以提高器件的性能。
在本发明中所述器件中可以包括NMOS区域以及PMOS区域，在所述NMOS区域以及PMOS区域中分别形成NMOS晶体管和PMOS晶体管，下面结合附图1a-1f对本发明的一具体地实施方式做进一步的说明。
执行步骤201，在所述半导体衬底201上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构203以及PMOS栅极结构202。
首先，参照图1a，提供一半导体衬底201，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）等。在本发明中所述半导体衬底中最上层为Si，使其与在上形成的第一半导体材料具有较大的蚀刻选择比，此外，半导体衬底201上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述衬底上形成浅沟槽隔离204，所述浅沟槽隔离204的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底201上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底201进行刻蚀以形成沟槽204。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底201进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
在本发明中所述浅沟槽隔离204可以将所述半导体衬底分为NMOS区域以及PMOS区域。
接着，在所述NMOS区域形成NMOS栅极203，在所述PMOS区域形成PMOS栅极202。
具体地，在所述半导体衬底上依次沉积氧化物绝缘层、栅极材料层，然后对所述的氧化物绝缘层、栅极材料层进行刻蚀得到栅极结构。其中，所述氧化物绝缘层优选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成绝缘层，所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。
作为优选，所述方法还进一步包括在所述NMOS栅极203以及PMOS栅极202两侧形成偏移侧墙(offset spacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺例如化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
执行步骤202，在所述NMOS栅极203以及PMOS栅极202两侧执行LDD离子注入步骤并活化。
具体地，参照图1b，形成轻掺杂源极/漏极(LDD)于NMOS栅极203以及PMOS栅极202两侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
作为优选，执行完所述LDD之后，还进一步包含热退火的步骤，以激活所述LDD离子，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，优选为1050℃，所述热退火步骤时间为1-300s。作为进一步的优选，在本发明中可以选用快速热退火，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等，但并非局限于所举示例。
执行步骤203，在所述NMOS栅极结构203和所述PMOS栅极结构202的偏移侧壁上形成间隙壁205。
具体地，参照图1c，在所形成的偏移侧墙上形成间隙壁（Spacer）205，所述间隙壁205可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
在栅极的每个侧壁上形成间隙壁205，包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。间隙壁结构可以具有不同的厚度，但从底表面开始测量，间隙壁结构的厚度通常为10到30nm。需要说明的是，间隙壁是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
执行步骤204，在所述PMOS栅极结构202两侧的所述半导体衬底中形成第一凹槽10。
具体地，参照图1d，在所述NMOS区域上形成掩膜层，蚀刻所述PMOS栅极结构202两侧的所述半导体衬底201，形成第一凹槽10，具体地，在所述NMOS栅极结构以及源漏区上形成光刻胶掩膜层，作为蚀刻保护层，然后蚀刻形成第一凹槽10。
作为优选，在本发明中优选形成“∑”形的第一凹槽10，在该步骤中可以选用干法蚀刻所述PMOS源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
执行步骤205，在所述第一凹槽10中外延生长第一应力层206，同时进行P型离子以及F离子的原位掺杂，以形成PMOS源漏。
具体地，参照图1e，去除所述掩膜层，在所述PMOS区域形成的第一凹槽10中以及NMOS源漏上外延生长第一应力层206，并进行原位掺杂，在所述PMOS栅极两侧形成PMOS源漏，所述PMOS源漏为抬升源漏。
进一步，在本发明中的一具体实施方式中选用酸洗以及高温氧化、灰化的方法去除所述光刻胶，露出所第一凹槽10中外延生长第一应力层206，在本发明中所述第一应力层206选择SiGe，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
其中，在PMOS区域进行P型掺杂，以形成P型晶体管，所述P型掺杂离子包括B和BF和In中的一种，同时进行F离子的掺杂。
在本发明的一具体实施方式中，在所述PMOS区域形成的第一凹槽10中外延生长e-SiGe层，以增加PMOS源漏上的压应力，外延生长SiGe层的同时原位掺杂B，在该步骤中形成的所述SiGe层中Ge的含量为10～50%，优选为20～30%；所述SiGe层中掺杂的B的浓度为1E18～1E21原子/cm3。在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
进一步，在沉积所述SiGe时通入原料气体，例如含Ge的气体GeH4，并选择H2作为载气，其中反应气体和载气的流量比为0.01，选择SiH2Cl2作为反应气体，选择H2作为载气，其中反应气体和载气的流量比为0.01，沉积的温度为500-950℃，优选为650-750℃，气体压力为10-100Torr，优选为20-40Torr，沉积过程中通入硼烷BH3以及含F气体进行原位掺杂。
在外延形成掺杂的PMOS源漏之后还可以进一步的包括热退火步骤，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，掺杂杂质也会得到一定比例的激活，进一步可以提高器件效率。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为900-1200℃，所述热退火步骤时间为1-180s。
作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
执行步骤206，在所述NMOS栅极结构203两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层207，同时进行N型离子以及F离子的原位掺杂，以形成NMOS源漏。
具体地，参照图1f，在所述PMOS区域上形成掩膜层（图中未示出），蚀刻所述NMOS栅极203两侧的所述半导体衬底201，以形成第二凹槽，所述第二凹槽的形状并不局限于某一中形状，其深度也并不局限于某一数值范围，可以根据需要进行蚀刻。
在该步骤中，选用干法蚀刻形成所述第二凹槽，例如反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述N2的流量为30-300sccm，更优选为50-100sccm。
形成所述第二凹槽之后，在所述外延生长所述第二应力层207，在本发明的一具体实施方式中，所述第二应力层207优选为SiC层，可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
在所述第二应力层207外延生长的同时进行N型离子的原位掺杂，所述N型离子包括P、As、Sb中的一种，在该步骤中优选为P。
进一步，在该步骤中所用源气为SiH4和C3H8，在外延过程中通入H2，N2作为载气，同时进行通入外延时可以通入磷烷PH3掺杂气体，原位掺杂浓度可以为1014-1020原子/cm3。对于外延气体的不同，还可采用其他掺杂气体，在本发明的一个实施例中，外延气体和掺杂气体的流量与工艺、温度等均有关系，对于不同的温度和工艺需要对外延气体和掺杂气体的流量进行变化，这些均应包含在本发明的保护范围之内。在原位掺杂步骤之后还可以进一步包含退火的步骤。
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中首先提供半导体衬底，所述半导体衬底上形成有栅极结构；然后在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。
在所述方法中不再执行源漏注入的步骤，而是通过在所述半导体器件的NMOS以及PMOS区域中分别外延生长SiGe层和SiC层，并在外延所述SiGe层和SiC层的同时进行原位掺杂，所述原位掺杂除了选用N型离子或者P型离子，同时掺杂F离子，以形成所述源漏区，避免了源漏注入步骤，同时所述F离子的掺杂通过降低转移电子效应（Transferred-electron effect），来防止所述N型离子或者P型离子的扩散，同时所述F离子可以扩散至所述栅极结构的边缘区域，F离子和Si具有更强调键合力，能提高器件的稳定性，例如负偏压温度不稳定性（NBTI）和热载流子注入(HCI)效应。
参照图2，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程。
步骤201在所述半导体衬底上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构；
步骤202在所述NMOS栅极以及PMOS栅极两侧执行LDD离子注入步骤并活化；
步骤203在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成间隙壁；
步骤204在所述PMOS栅极结构两侧的所述半导体衬底中形成第一凹槽；
步骤205在所述第一凹槽中外延生长第一应力层，同时进行P型离子以及F离子的原位掺杂，以形成PMOS源漏；
步骤206在所述NMOS栅极结构两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层，同时进行N型离子以及F离子的原位掺杂，以形成NMOS源漏。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。
2.根据权利要求1所述的方法，其特征在于，所述方法包括：
在所述半导体衬底上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构；
在所述PMOS栅极结构两侧的所述半导体衬底中形成第一凹槽，并在所述第一凹槽中外延生长第一应力层，同时进行P型离子以及F离子的原位掺杂，以形成PMOS源漏；
在所述NMOS栅极结构两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层，同时进行N型离子以及F离子的原位掺杂，以形成NMOS源漏。
3.根据权利要求2所述的方法，其特征在于，所述NMOS栅极结构和所述PMOS栅极结构的形成方法为：
在所述NMOS区域以及PMOS区域的所述半导体衬底中形成阱，并形成栅极介电层和栅极材料层；
图案化所述栅极介电层和所述栅极材料层，以形成所述NMOS栅极结构和所述PMOS栅极结构。
4.根据权利要求3所述的方法，其特征在于，在形成所述NMOS栅极结构和所述PMOS栅极结构之后还包括以下步骤：
执行LDD离子注入步骤并活化；
在所述NMOS栅极结构和所述PMOS栅极结构的侧壁上形成间隙壁。
5.根据权利要求2所述的方法，其特征在于，所述第一凹槽为“∑”形凹槽。
6.根据权利要求2所述的方法，其特征在于，所述第一应力层为SiGe层，所述第二应力层为SiC层。
7.根据权利要求1或2所述的方法，其特征在于，所述P型离子包括B离子。
8.根据权利要求1或2所述的方法，其特征在于，所述N型离子包括P离子。
CN201310548267.XA 2013-11-06 2013-11-06 一种半导体器件的制备方法 Pending CN104637879A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310548267.XA CN104637879A (zh) 2013-11-06 2013-11-06 一种半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310548267.XA CN104637879A (zh) 2013-11-06 2013-11-06 一种半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN104637879A true CN104637879A (zh) 2015-05-20

Family

ID=53216463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310548267.XA Pending CN104637879A (zh) 2013-11-06 2013-11-06 一种半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN104637879A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298476A (zh) * 2015-06-01 2017-01-04 中国科学院微电子研究所 一种半导体器件的制造方法
CN107799472A (zh) * 2016-09-07 2018-03-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107910259A (zh) * 2017-11-08 2018-04-13 上海华力微电子有限公司 一种制备西格玛凹槽的方法
CN109950205A (zh) * 2017-12-20 2019-06-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131665A1 (en) * 2004-11-18 2006-06-22 Murthy Anand S Method for forming an integrated circuit
CN1885557A (zh) * 2005-06-21 2006-12-27 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
US20110042753A1 (en) * 2009-08-24 2011-02-24 Texas Instruments Incorporated Strain-engineered mosfets having rimmed source-drain recesses
CN102386226A (zh) * 2010-08-31 2012-03-21 中国科学院微电子研究所 半导体结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131665A1 (en) * 2004-11-18 2006-06-22 Murthy Anand S Method for forming an integrated circuit
CN1885557A (zh) * 2005-06-21 2006-12-27 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
US20110042753A1 (en) * 2009-08-24 2011-02-24 Texas Instruments Incorporated Strain-engineered mosfets having rimmed source-drain recesses
CN102386226A (zh) * 2010-08-31 2012-03-21 中国科学院微电子研究所 半导体结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298476A (zh) * 2015-06-01 2017-01-04 中国科学院微电子研究所 一种半导体器件的制造方法
CN106298476B (zh) * 2015-06-01 2019-07-12 中国科学院微电子研究所 一种半导体器件的制造方法
CN107799472A (zh) * 2016-09-07 2018-03-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107799472B (zh) * 2016-09-07 2020-04-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107910259A (zh) * 2017-11-08 2018-04-13 上海华力微电子有限公司 一种制备西格玛凹槽的方法
CN107910259B (zh) * 2017-11-08 2021-03-12 上海华力微电子有限公司 一种制备西格玛凹槽的方法
CN109950205A (zh) * 2017-12-20 2019-06-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109950205B (zh) * 2017-12-20 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US9064951B2 (en) Deep depleted channel MOSFET with minimized dopant fluctuation and diffusion levels
US20120199849A1 (en) Method of fabrication of metal oxide semiconductor field effect transistor
US10176990B2 (en) SiGe FinFET with improved junction doping control
US20110227170A1 (en) Mosfet structure and method of fabricating the same
CN102983168B (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN110034067B (zh) 半导体器件及其形成方法
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
CN107919281A (zh) 具有非平面侧壁的半导体装置结构
CN104916539A (zh) 一种制作半导体器件的方法
CN104037083A (zh) 一种半导体器件的制造方法
CN104637879A (zh) 一种半导体器件的制备方法
CN104916537A (zh) 一种半导体器件及其制备方法
CN104934324A (zh) 一种半导体器件及其制造方法
CN103811420B (zh) 一种半导体器件的制备方法
CN103943504A (zh) 一种半导体器件及其制备方法
CN103325826A (zh) 一种半导体结构及其制造方法
WO2012071814A1 (zh) 半导体器件及其制造方法
KR101730939B1 (ko) 반도체 소자 및 그 제조방법
CN105575810B (zh) 晶体管的形成方法
US10797177B2 (en) Method to improve FinFET device performance
CN105529360B (zh) 半导体器件及其形成方法
CN108074870A (zh) 晶体管及其形成方法
CN109427584B (zh) 一种半导体器件的制造方法及半导体器件
CN111244154A (zh) Pmos器件及其制造方法
CN104616993B (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520