CN104916537A

CN104916537A - 一种半导体器件及其制备方法

Info

Publication number: CN104916537A
Application number: CN201410088414.4A
Authority: CN
Inventors: 冯喆韻; 朱岩岩; 王刚宁; 刘丽
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-03-11
Filing date: 2014-03-11
Publication date: 2015-09-16

Abstract

本发明涉及一种半导体器件及其制备方法，所述方法包括提供半导体衬底；对所述半导体衬底将形成埋层槽的区域执行多次离子注入，以在所述半导体衬底中形成埋层槽离子掺杂区域；在所述半导体衬底上外延生长半导体材料层，以覆盖所述半导体衬底；图案化半导体材料层，在所述埋层槽离子掺杂区域的上方形成竖直沟槽，以露出所述埋层槽离子掺杂区域；在所述竖直沟槽的侧壁上形成间隙壁，以保护所述竖直沟槽的侧壁；蚀刻去除所述埋层槽离子掺杂区域，以在所述半导体衬底中形成埋层槽。本发明所述方法的优点在于：（1）能够得到平坦的埋层槽（Buried Trench）结构；（2）可以避免空气间隙的存在；（3）埋层槽（Buried Trench）结构的尺寸将不再受到干法蚀刻工艺的限制。

Description

一种半导体器件及其制备方法

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

随着半导体行业的迅猛发展，PIC(Power Integrated Circuit，功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS（Double DiffusedMOSFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。

DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDMOSFET(vertical double-diffused MOSFET，简称VDMOS)和横向双扩散金属氧化物半导体场效应LDMOSFET(lateral double-diffused MOSFET，简称LDMOS)。LDMOS由于更容易与CMOS工艺兼容而在业内被广泛地采用。

横向扩散金属氧化物半导体晶体管（Lateral Diffusion Metal OxideSemiconductor，LDMOS）在集成电路涉及以及制造中有着重要的地位，例如高压横向扩散金属氧化物半导体晶体管（HV LDMOS）便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。

现有技术中的常规的LDMOS包括半导体衬底，所述半导体衬底中形成的阱区，在所述半导体衬底中形成的漂移区，在所述半导体衬底上形成的栅极结构，所述LDMOS中还包括源漏区，分别位于阱区以及所述漂移区中，形成所述LDMOS。

为了提高LDMOS的性能，在制备LDMOS器件时，漏端的局部绝缘体上硅(Partial SOI:PSOI)能显著提高LDMOS的击穿电压，更优选为台阶形局部SOI(Step Buried ox PSOI:SB-PSOI)，台阶形局部SOI能显著提高LDMOS的击穿电压，如下图所示，对比普通SOI、PSOI结构，能有效降低电场峰值进而大幅提高器件的击穿电压。

现有技术中制备所述台阶形局部SOI的方法如图1a-1e所示，首先提供半导体衬底101，然后图案化所述半导体衬底101，以在所述半导体衬底中形成沟槽10，如图1a所示，然后在所述沟槽的侧壁以及底部形成间隙壁层102，如图1b所示，然后去除所述沟槽底部的间隙壁层102，仅保留位于侧壁上的间隙壁层102，以在所述沟槽内露出所述半导体衬底，然后通过普通的干法蚀刻对所述沟槽中露出的半导体衬底进行蚀刻，得到埋层槽（Buried Trench）结构，然后在所述埋层槽中填充绝缘物质，以形成所述台阶形局部SOI103，通过所述方法制备得到的台阶形局部SOI103具有显著缺点：不平坦的底部，空气间隙（Air gap）的存在，较薄的氧化层；且难以形成复杂图形（如多层次，台阶型）。

因此，虽然现有技术中具有形成局部SOI，通过所述局部SOI能够提高LDMOS的性能，但是现有技术中的方法仍存在各种弊端，例如不平坦的底部，空气间隙（Air gap）的存在，较薄的氧化层，且难以形成复杂图形（如多层次，台阶型）。所以需要对现有技术做进步的改进，以消除现有技术中存在的上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制备方法，包括：

提供半导体衬底；

对所述半导体衬底将形成埋层槽的区域执行多次离子注入，以在所述半导体衬底中形成埋层槽离子掺杂区域；

在所述半导体衬底上外延生长半导体材料层，以覆盖所述半导体衬底；

图案化所述半导体材料层，在所述埋层槽离子掺杂区域的上方形成竖直沟槽，以露出所述埋层槽离子掺杂区域；

在所述竖直沟槽的侧壁上形成间隙壁，以保护所述竖直沟槽的侧壁；

蚀刻去除所述埋层槽离子掺杂区域，以在所述半导体衬底中形成埋层槽。

作为优选，所述埋层槽离子掺杂区域为台阶形埋层槽离子掺杂区域。

作为优选，形成所述台阶形埋层槽离子掺杂区域的方法为：

在所述半导体衬底上形成图案化的第一掩膜层；

通过所述第一掩膜层对所述半导体衬底执行高浓度离子注入，以形成深沟槽掺杂区；

去除所述第一掩膜层；

在所述半导体衬底上形成图案化的第二掩膜层，以露出所述深沟槽掺杂区和部分所述半导体衬底；

通过所述第二掩膜层对所述半导体衬底再次执行高浓度离子注入，以形成浅沟槽掺杂区，其中所述浅沟槽掺杂区包围所述深沟槽掺杂区的顶部，以形成所述台阶形埋层槽离子掺杂区域；

去除所述第二掩膜层。

作为优选，所述浅沟槽掺杂区开口的关键尺寸大于所述深沟槽掺杂区开口的关键尺寸，所述浅沟槽掺杂区的深度小于所述深沟槽掺杂区的深度。

作为优选，所述方法还包括在所述埋层槽以及所述竖直沟槽中沉积绝缘材料，以形成绝缘层。

作为优选，所述绝缘材料选用氧化物。

作为优选，所述离子注入为高浓度的离子注入，其离子注入的浓度大于1E14/cm²。

作为优选，所述间隙壁的形成方法为：

在所述竖直沟槽的侧壁以及底部依次沉积氧化物层和/或氮化物层，以覆盖所述竖直沟槽；

选择性蚀刻去除所述竖直沟槽的底部的所述氧化物层和/或所述氮化物层，以形成所述间隙壁。

作为优选，选用湿法蚀刻所述埋层槽离子掺杂区域，以形成所述埋层槽，所述埋层槽和所述高浓度离子注入的掺杂轮廓一致。

作为优选，选择对所述埋层槽离子掺杂区域和所述半导体衬底具有高选择比的蚀刻液蚀刻所述埋层槽离子掺杂区域。

本发明还提供了一种上述的方法制备得到的半导体器件。

本发明为了解决现有技术中的埋层槽（Buried Trench）结构存在的不平坦的底部、空气间隙（Air gap）的存在，较薄的氧化层的问题，提供了一种新的埋层槽（Buried Trench）结构的制备方法，在所述方法中首先在所述半导体衬底中通过高浓度的杂质离子经由埋层槽（Buried trench）的光罩注入晶圆表面，埋层槽（Buried Trench）的位置以及尺寸，然后外延生长半导体材料层并形成开口，最后使用对掺杂浓度具有高选择性的化学液，通过所述开口通孔蚀刻出埋层槽（Buried Trench）。埋层槽（Buried Trench）的形状将于高浓度的掺杂轮廓（doping profile）一致。

本发明所述方法的优点在于：

（1）能够得到平坦的埋层槽（Buried Trench）结构；

（2）可以避免空气间隙的存在；

（3）埋层槽（Buried Trench）结构的尺寸将不再受到干法蚀刻工艺的限制，极大地增加器件设计的自由度。

（4）可以得到台阶状及任意多边形的埋层槽。

（5）外延层生长容易（不同于在绝缘层上生长外延层）。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1e为台阶形局部绝缘体上硅制备方法的过程示意图；

图2a-2f为本发明一具体实施方式中台阶形局部绝缘体上硅制备过程示意图；

图3为本发明一优选实施方式中台阶形局部绝缘体上硅的制备工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述台阶形局部绝缘体上硅及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

本发明为了解决现有技术中的台阶形局部绝缘体上硅存在的不平坦的埋层槽（Buried Trench）、空气间隙（Air gap）的存在，较薄的氧化层的问题，提供了一种新的台阶形局部绝缘体上硅的制备方法：

首先在所述方法中首先将高浓度的杂质离子经由台阶形埋层槽（Buriedtrench）的光罩注入晶圆（wafer）表面，定义出台阶形buried trench的位置，尺寸。

随后外延层（EPI）将被生长，EPI层的厚度与竖直沟槽（vertical trench）的深度相同。

竖直沟槽（Vertical Trench）与台阶形埋层槽（Buried Trench）对齐，通过干法蚀刻（Dry Etch）的方式形成竖直沟槽（Vertical Trench），并在竖直沟槽（Vertical Trench）的侧壁形成一层氧化物/氮化物（Oxide/Nitride），以此氧化物/氮化物（Oxide/Nitride）结构的间隙壁保护竖直沟槽（Vertical Trench）的侧壁不受随后的制程工艺的影响。

然后将间隙壁（Spacer）底部蚀刻开，为下一步制程做准备。

使用对掺杂浓度具有高选择性的化学液，通过竖直沟槽（Vertical Trench）通孔蚀刻出台阶形埋层槽（Buried Trench）。台阶形埋层槽（Buried Trench）的形状将于高浓度的掺杂轮廓（doping profile）一致。

下面结合附图2a-2f对本发明的所述局部绝缘体上硅中台阶形埋层槽的制备方法作进一步的说明。

实施例1

首先，执行步骤201，提供半导体衬底201，并在所述半导体衬底201中执行高浓度离子注入，以在所述半导体衬底201中形成台阶形离子掺杂区，来定义所要形成的台阶形埋层槽（Buried trench）的位置，尺寸。

具体地，所述方法包括两个步骤，首先执行高浓度离子注入，以在所述半导体衬底201中形成深沟槽掺杂区202，其中所述深沟槽掺杂区202的数目并不局限于某一范围，当所述深沟槽掺杂区202的数目为两个或者两个以上时，所述深沟槽掺杂区202之间相互隔离，具有一定的距离。

然后在所述深沟槽掺杂区202的上方执行高浓度离子注入，在所述半导体衬底中形成浅沟槽掺杂区203，以包围所述深沟槽掺杂区202。

作为优选，其中所述浅沟槽掺杂区203开口的关键尺寸大于所述深沟槽掺杂区202的关键尺寸，所述浅沟槽掺杂区203的深度小于所述深沟槽掺杂区202的深度，以形成如图2b所示的台阶形埋层槽（Buried trench）。

在本发明的一具体地实施方式中参照图2a，首先提供半导体衬底201，其中所述半导体衬底201可以硅或者多晶硅等。

然后在所述半导体衬底上形成第一掩膜层，所述第一掩膜层可以为图案化的光刻胶层，或者光刻胶层、有机分布层（Organic distribution layer,ODL），含硅的底部抗反射涂层（Si-BARC），在所述含硅的底部抗反射涂层（Si-BARC）上沉积图案化了的光刻胶层，其中所述图案化的光刻胶层定义了所要形成的深沟槽掺杂区202的位置，尺寸。

然后以所述第一掩膜层为掩膜对所述半导体衬底201进行高浓度的离子注入，以在所述半导体衬底201中形成深沟槽埋层槽（Buried trench）的轮廓。其中，所述高浓度离子注入过程中可以选用N型离子或者P型离子，并不局限于某一种，只要保证具有较高的浓度，能定义出所述埋层槽（Buried trench）的轮廓即可。作为优选，在该步骤中所述高浓度的离子注入的浓度大于1E14/cm²

在本发明的一具体地实施方式中，将高浓度的杂质离子经由埋层槽（Buried trench）的光罩注入晶圆（wafer）表面，定义出埋层槽（Buried trench）的位置，尺寸，进一步，选用B作为注入离子，所述B离子注入的离子能量为1kev-50kev，B注入的离子剂量为1×10¹⁵-1×10²⁵原子/cm²。

然后去除所述第一掩膜层，在所述半导体衬底201上形成第二掩膜层，以露出所述深沟槽掺杂区202，其中所述第二掩膜层的开口较大，不仅露出所述深沟槽掺杂区202，还露出所述深沟槽掺杂区202周围的衬底。然后以所述第二掩膜层为掩膜为掩膜对所述半导体衬底201进行高浓度的离子注入，以在所述半导体衬底201中形成浅沟槽掺杂区203，以形成浅沟槽埋层槽（Buried trench）的轮廓。其中，所述高浓度离子注入过程中可以选用N型离子或者P型离子，并不局限于某一种，只要保证具有较高的浓度，能定义出所述埋层槽（Buried trench）的轮廓即可。

通过上述两次高浓度离子注入，在所述半导体衬底201中形成如图2b所示的台阶形埋层槽（Buried trench）。

需要说明的是本发明并不局限于仅形成台阶形的埋层槽，可以通过形成不同的掩膜层以及多次高浓度离子注入形成其他任何形状的埋层槽，所述台阶形仅仅为示例性的。

执行步骤202，在所述半导体衬底201上外延生长半导体材料层204，以覆盖所述半导体衬底201。

具体地，参照图2c，在该步骤中所述半导体衬底201上形成半导体材料层204，其中所述半导体材料层204为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为多晶硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延等方法形成。

在本发明的一具体地实施方式中，外延生长工艺可以为气相外延工艺。以硅为例，反应气体可以包括氢气（H₂）携带的四氯化硅（SiCl₄）或三氯氢硅（SiHCl₃）、硅烷（SiH₄）和二氯氢硅（SiH₂Cl₂）等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在所述半导体衬底201表面上外延生长，以覆盖所述离子注入区域。

执行步骤203，图案化所述半导体材料层204，在所述浅沟槽埋层槽离子掺杂区域上方形成竖直沟槽20，以露出所述浅沟槽掺杂区203。

具体地，参照图2d，首先在所述半导体材料层204上形成掩膜层，所述掩膜层上形成有开口，然后选用干法蚀刻所述半导体材料层204，以在所述半导体材料层204中形成竖直沟槽20，所述竖直沟槽20位于所述埋层槽离子掺杂区域的上方，以露出所述埋层槽离子掺杂区域。所述竖直沟槽20呈环形设置于所述埋层槽离子掺杂区域的正上方。

在本发明的一具体地实施方式中，在该步骤中选用干法蚀刻形成所述竖直沟槽20，在所述干法蚀刻中可以选用CF₄、CHF₃，另外加上N₂、CO₂、O₂中的一种作为蚀刻气氛，其中气体流量为CF₄10-200sccm，CHF₃10-200sccm，N₂或CO₂或O₂10-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。

执行步骤204，在所述竖直沟槽20的侧壁上形成间隙壁205，以保护所述竖直沟槽20的侧壁。

具体地，参照图2d，首先在所述竖直沟槽20的侧壁以及底部以及所述半导体材料层204上沉积间隙壁材料层，然后蚀刻去除所述竖直沟槽20底部的所述间隙壁材料层，仅保留位于竖直沟槽20的侧壁上的所述间隙壁材料层，以保护所述竖直沟槽20的侧壁。

所述间隙壁材料层可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：所述竖直沟槽20的侧壁以及底部以及所述半导体材料层204首先沉积第一氧化硅层，然后沉积第一氮化硅层，以完全覆盖所述竖直沟槽20。

然后蚀刻去除位于所述竖直沟槽20底部的所述第一氧化硅层，然后沉积第一氮化硅层，以形成所述间隙壁205，如图2e所示，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。

执行步骤205，蚀刻所述台阶形埋层槽离子掺杂区域，以在所述半导体衬底201中形成所述台阶形埋层槽。

具体地，如图2f所示，在该步骤中，在该步骤中选用湿法蚀刻所述台阶形埋层槽离子掺杂区域，使用对掺杂浓度具有高选择性的化学液，通过竖直沟槽20的通孔蚀刻出埋层槽。埋层槽（Buried trench）的形状将于高浓度的掺杂轮廓（doping profile）一致。

具体地，在该步骤中选用稀释的氢氟酸DHF（其中包含HF、H₂O₂以及H₂O）滴至所形成的竖直沟槽20中蚀刻所述埋层槽离子掺杂区域，以去除所述高浓度掺杂的区域，作为优选，所述DHF的浓度并没严格限制，在本发明中优选HF:H₂O₂:H₂O=0.1-1.5:1:5。

在形成所述埋层槽之后在所述埋层槽中填充绝缘材料，以形成绝缘层，其中所述绝缘材料可以选用氧化物、低K材料或超低K材料，例如氟氧化硅（SiOF）、氢化的硅碳氧化物（SiCOH）、碳氧化硅（SiCO）、掺氮的碳化硅（BLoK）等无机材料，或者芳香族碳氢化合物、二甲苯塑料等有机化合物等，并不局限于某一种材料，在本发明的一具体地实施方式中优选为二氧化硅，所述绝缘层的形成可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

选用氧化物完全填充所述埋层槽之后即形成局部SOI(Partial SOI:PSOI)。在形成所述局部SOI(Partial SOI:PSOI)之后还可以进一步包括形成各种有源器件的步骤。

该步骤为优选步骤，可以根据实际工艺进行选择，在其他实施例中还可以不选用氧化物完全填充所述埋层槽，以形成形状多样并且规则的埋层槽，用于其他半导体器件的制备。下面以形成LDMOS为例，可以在所述局部SOI上形成阱区，其具有第一导电型式，在本发明中的一具体实施方式中，所述第一阱区为N+或者P+掺杂，例如将N型掺质（例如磷）注入到所述半导体基底中，并利用热处理工艺驱入掺质，从而形成所述N型阱区。

在进行离子注入形成所述阱区之前，还包括在所述半导体衬底201上方形成遮蔽层（screen）（图中未示出）的步骤，其中所述遮蔽层优选为遮蔽氧化物层（screen oxide），例如二氧化硅等氧化物，以起到保护作用。

所述遮蔽层的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。

在所述半导体衬底中形成漂移区，具体地，在所述半导体衬底201中执行离子注入步骤，在所述半导体衬底中形成漂移区，作为优选，在该步骤中选用是离子注入工艺或扩散工艺。作为优选，通过轻度的离子注入或者掺杂形成所述漂移区，其中注入的离子类型根据需要进行选择，可以为N型或者P型，为磷、砷、锑、铋中的一种或组合，或者还可以选用硼。

作为优选，其中所述漂移区位于所述半导体衬底中所述阱区202的一侧，还可以与所述阱区邻接。

进一步，所述方法还包括在形成所述漂移区之后，去除所述遮蔽层的步骤。

在所述阱区上形成栅极结构，在所述栅极结构的侧壁上形成间隙壁，并进行源漏注入，以在所述栅极结构的两侧形成源漏区。其中，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。

具体地，对所述半导体材料层上进行源漏注入，其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev，优选为1000-10k ev，以保证其掺杂浓度能够达到5E17～1E25原子/cm³。其中，所述源漏区分别位于所述阱区或者漂移区中，以形成LDMOS的结构。

作为优选，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。

所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。

作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。

作为进一步的优选，作为优选，在一具体实施例中，为了降低接触电阻，所述方法还进一步包含形成自对准硅化物形成工艺(salicide)，具体地，在半导体衬底表面溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。

金属硅化层(silicide)区域的形成，首先沉积金属层，其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料。接着加热衬底，造成金属层与其下的硅层发生硅化作用，金属硅化层区域因而形成。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。

所述方法还可以进一步包含其他常规步骤，可以根据需要进行设计，在此不再赘述。

实施例2

本发明还提供了另外一种实施方式，在该实施方式中其他制备过程均可以参照实施例1，不同之处在于所述形成台阶形离子掺杂区的步骤，在实施例1中先形成所述深沟槽掺杂区202，然后形成所述浅沟槽掺杂区203；而在该实施例中先形成所述浅沟槽掺杂区203，再形成所述深沟槽掺杂区202。其他制备过程除了可以参照实施例1以外，还可以对其进行改进，在此不再赘述。

本发明为了解决现有技术中的埋层槽（Buried Trench）结构存在的不平坦的底部、空气间隙（Air gap）的问题，提供了一种新的埋层槽（Buried Trench）结构的制备方法，在所述方法中首先在所述半导体衬底中通过高浓度的杂质离子经由埋层槽（Buried trench）的光罩注入晶圆表面，以形成台阶形的埋层槽（Buried Trench），然后外延生长半导体材料层并形成开口，最后使用对掺杂浓度具有高选择性的化学液，通过所述开口通孔蚀刻出台阶形埋层槽（Buried Trench），然后进行填充。台阶形埋层槽（Buried Trench）的形状将于高浓度的掺杂轮廓（doping profile）一致。

本发明所述方法的优点在于：

（1）能够得到平坦的埋层槽（Buried Trench）结构；

（2）可以避免空气间隙的存在；

图3为本发明一优选实施方式中局部绝缘体上硅中埋层槽的制备工艺流程图，具体包括以下步骤：

步骤201提供半导体衬底；

步骤202对所述半导体衬底将形成埋层槽的区域执行多次离子注入，以在所述半导体衬底中形成埋层槽离子掺杂区域；

步骤203在所述半导体衬底上外延生长半导体材料层，以覆盖所述半导体衬底；

步骤204图案化所述半导体材料层，在所述埋层槽离子掺杂区域的上方形成竖直沟槽，以露出所述埋层槽离子掺杂区域；

步骤205在所述竖直沟槽的侧壁上形成间隙壁，以保护所述竖直沟槽的侧壁；

步骤206蚀刻去除所述埋层槽离子掺杂区域，以在所述半导体衬底中形成埋层槽。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制备方法，包括：

提供半导体衬底；

2.根据权利要求1所述的方法，其特征在于，所述埋层槽离子掺杂区域为台阶形埋层槽离子掺杂区域。

3.根据权利要求2所述的方法，其特征在于，形成所述台阶形埋层槽离子掺杂区域的方法为：

在所述半导体衬底上形成图案化的第一掩膜层；

去除所述第一掩膜层；

去除所述第二掩膜层；

或者先形成所述浅沟槽掺杂区，再形成所述深沟槽掺杂区。

4.根据权利要求3所述的方法，其特征在于，所述浅沟槽掺杂区开口的关键尺寸大于所述深沟槽掺杂区开口的关键尺寸，所述浅沟槽掺杂区的深度小于所述深沟槽掺杂区的深度。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述埋层槽以及所述竖直沟槽中沉积绝缘材料，以形成绝缘层。

6.根据权利要求1所述的方法，其特征在于，所述离子注入为高浓度的离子注入，其离子注入的浓度大于1E14/cm2。

7.根据权利要求1所述的方法，其特征在于，所述间隙壁的形成方法为：

8.根据权利要求1所述的方法，其特征在于，选用湿法蚀刻所述埋层槽离子掺杂区域，以形成所述埋层槽，所述埋层槽和所述高浓度离子注入的掺杂轮廓一致。

9.根据权利要求1所述的方法，其特征在于，选择对所述埋层槽离子掺杂区域和所述半导体衬底具有高选择比的蚀刻液蚀刻所述埋层槽离子掺杂区域。

10.一种基于权利要求1至9之一所述的方法制备得到的半导体器件。