JP4839599B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4839599B2 JP4839599B2 JP2004327151A JP2004327151A JP4839599B2 JP 4839599 B2 JP4839599 B2 JP 4839599B2 JP 2004327151 A JP2004327151 A JP 2004327151A JP 2004327151 A JP2004327151 A JP 2004327151A JP 4839599 B2 JP4839599 B2 JP 4839599B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor
- conductivity type
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、特に、トレンチコンタクト構造を有するトレンチゲート型ＭＯＳＦＥＴ等に好適な半導体装置及びその製造方法に関する。
トレンチゲート構造を有する半導体装置には、トレンチゲート型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やトレンチゲート型ＩＧＢＴ（InsulatedGate Bipolar Transistor）がある。
図７は、従来のｎチャネル型のトレンチゲート型ＭＯＳＦＥＴの要部断面図である。
その製造工程を以下に示す。まず、ｎ＋ドレイン領域１と高比抵抗のｎ−ドリフト領域２からなるｎ型シリコン半導体基板の表面に厚い絶縁膜（酸化膜）３を形成する。次に、開口した絶縁膜３をマスクとして、選択的にｐ型のウェル領域４を形成する。そして、このウェル領域４の表面からｎ−ドリフト領域２に達する複数のトレンチ５を形成し、その内部にゲート絶縁膜６を介してゲート電極７を埋め込む。トレンチ５に挟まれたウェル領域４の表面には、ｎ＋ソース領域８とそれより深いｐ＋コンタクト領域９を形成し、次いでｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に電気的に接触するソース電極１０を設ける。この際、ゲート電極７は層間絶縁膜（ＢＰＳＧ膜）１１によりソース電極１０と絶縁する。また、図示しない断面でゲート電極７に接触する金属ゲート電極を設ける。最後に、ｎ＋ドレイン領域１に接する形でドレイン電極１２を設ける。このようにしてトレンチゲート型ＭＯＳＦＥＴが作製される。
図７は、従来のｎチャネル型のトレンチゲート型ＭＯＳＦＥＴの要部断面図である。
その製造工程を以下に示す。まず、ｎ＋ドレイン領域１と高比抵抗のｎ−ドリフト領域２からなるｎ型シリコン半導体基板の表面に厚い絶縁膜（酸化膜）３を形成する。次に、開口した絶縁膜３をマスクとして、選択的にｐ型のウェル領域４を形成する。そして、このウェル領域４の表面からｎ−ドリフト領域２に達する複数のトレンチ５を形成し、その内部にゲート絶縁膜６を介してゲート電極７を埋め込む。トレンチ５に挟まれたウェル領域４の表面には、ｎ＋ソース領域８とそれより深いｐ＋コンタクト領域９を形成し、次いでｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に電気的に接触するソース電極１０を設ける。この際、ゲート電極７は層間絶縁膜（ＢＰＳＧ膜）１１によりソース電極１０と絶縁する。また、図示しない断面でゲート電極７に接触する金属ゲート電極を設ける。最後に、ｎ＋ドレイン領域１に接する形でドレイン電極１２を設ける。このようにしてトレンチゲート型ＭＯＳＦＥＴが作製される。
なお、トレンチゲート型ＩＧＢＴでは、図７において、さらにドレイン領域１の裏面に電気的に接続するｐ型半導体領域を形成する。
図７に示す従来のトレンチゲート型ＭＯＳＦＥＴは「トレンチゲート構造」を採用することで、チャネル幅を稼ぎ、大幅な微細化を実現している。しかし、図７に示す構造において微細化、具体的にはセルピッチ（並列するトレンチゲート間の距離）の縮小を行なうと、ソースコンタクト面積が小さくなり、コンタクト抵抗が増加するという問題が生じる。この問題を解消するため、特許文献１、２には、いわゆるトレンチコンタクト構造を利用してコンタクト面積を広げた半導体装置が開示されている。ここで、トレンチコンタクト構造は、図８に示すように、メサ部にコンタクト用トレンチ１４を開口し、コンタクト用トレンチ１４の底部（底面）でコンタクト領域９との電気的接続を、側壁でソース領域８との電気的接続を取ることで、ソースコンタクト面積を広げるものである。
特開２００３−１０１０１９号公報
特開２００３−９２４０５号公報
図７に示す従来のトレンチゲート型ＭＯＳＦＥＴは「トレンチゲート構造」を採用することで、チャネル幅を稼ぎ、大幅な微細化を実現している。しかし、図７に示す構造において微細化、具体的にはセルピッチ（並列するトレンチゲート間の距離）の縮小を行なうと、ソースコンタクト面積が小さくなり、コンタクト抵抗が増加するという問題が生じる。この問題を解消するため、特許文献１、２には、いわゆるトレンチコンタクト構造を利用してコンタクト面積を広げた半導体装置が開示されている。ここで、トレンチコンタクト構造は、図８に示すように、メサ部にコンタクト用トレンチ１４を開口し、コンタクト用トレンチ１４の底部（底面）でコンタクト領域９との電気的接続を、側壁でソース領域８との電気的接続を取ることで、ソースコンタクト面積を広げるものである。
しかしながら、特許文献１、２に開示されるトレンチコンタクト構造では、コンタクト用トレンチ１４をＲＩＥ（Reactive Ion Etching）で形成した後、その底部にイオン注入して拡散させるため、注入したイオンが横方向拡散し、チャネルとの距離が小さくなってｏｎ電圧が影響を受ける場合があった（第１の課題）。また、セルピッチの縮小に加え、ソース領域８を浅くする場合、ソース電極とソース領域のコンタクト面積（以下「ソースコンタクト面積」ともいう。）がトレンチ１４側壁で少なくなるという課題があった（第２の課題）。また、このソースコンタクト面積を確保するため、トレンチ１４の側壁にも高濃度のソース領域を形成すると、ソース領域とウェル領域４の濃度勾配が急になり、アバランシェ耐量が低くなる課題もあった（第３の課題）。
本発明は、これらの課題に鑑みてなされたものであって、簡便な方法により上記第１〜３の課題を解決し、さらなる微細化が可能な半導体装置及びその製造方法を提供することを目的とする。
本発明は、これらの課題に鑑みてなされたものであって、簡便な方法により上記第１〜３の課題を解決し、さらなる微細化が可能な半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の半導体装置は、第１導電型である半導体基板と、半導体基板の表面に形成された第２導電型の第１半導体領域と、この半導体領域の表面に形成された第１導電型の第２半導体領域と、この第２半導体領域から前記第１半導体領域を貫通して前記半導体基板に至る第１トレンチと、このトレンチの内壁に設けられた絶縁層と、このトレンチの内部を絶縁層を介して充填する導電体と、前記第２半導体領域内に底部を有する、もしくは、前記第２半導体領域を貫通し前記第１半導体領域に底部を有する第２トレンチと、第２トレンチの底部に第１半導体領域に接する第２導電型の高濃度領域とを備え、前記第２導電型の高濃度領域の幅が、前記第２トレンチの幅より細いことを特徴とする。
このようにコンタクト用トレンチ（第２トレンチ）底部に形成するコンタクト領域の幅を小さくすることで、コンタクト領域からドーパントの横方向拡散が生じてもゲート絶縁膜を備えるトレンチ（第１トレンチ）との距離をとれるので、ｏｎ電圧に与える影響を小さくでき、第１の課題を解決することができる。
このようにコンタクト用トレンチ（第２トレンチ）底部に形成するコンタクト領域の幅を小さくすることで、コンタクト領域からドーパントの横方向拡散が生じてもゲート絶縁膜を備えるトレンチ（第１トレンチ）との距離をとれるので、ｏｎ電圧に与える影響を小さくでき、第１の課題を解決することができる。
また、上記第１の半導体装置の製造方法においては、
前記第２半導体領域上に第１の絶縁膜を形成する工程と、第１の絶縁膜に開口部を形成し、第２半導体領域の一部を露出させる工程と、第１の絶縁膜をマスクとして第２半導体領域に前記第２トレンチを形成する工程と、第２トレンチの内壁に第２の絶縁膜を形成する工程と、第２の絶縁膜の異方性エッチングにより第２トレンチの底部の一部を露出させる工程と、第１および第２の絶縁膜をマスクとして第２導電型のドーパントであるイオンを第２トレンチの底部へ注入し、アニールする工程と、を有することを特徴とするものである。
このような製造方法により、すなわちコンタクト用トレンチ（第２トレンチ）の内壁に絶縁膜を形成し、トレンチ底部の絶縁膜の一部のみを異方性エッチングで開口し、ウェル領域（第１半導体領域）ヘのコンタクト領域を形成することにより、その領域の幅を小さくすることができる。また、トレンチの側壁には厚い絶縁膜が形成されることから、トレンチ側壁への第２導電型ドーパントのイオン注入を防ぐこともできる。
前記第２半導体領域上に第１の絶縁膜を形成する工程と、第１の絶縁膜に開口部を形成し、第２半導体領域の一部を露出させる工程と、第１の絶縁膜をマスクとして第２半導体領域に前記第２トレンチを形成する工程と、第２トレンチの内壁に第２の絶縁膜を形成する工程と、第２の絶縁膜の異方性エッチングにより第２トレンチの底部の一部を露出させる工程と、第１および第２の絶縁膜をマスクとして第２導電型のドーパントであるイオンを第２トレンチの底部へ注入し、アニールする工程と、を有することを特徴とするものである。
このような製造方法により、すなわちコンタクト用トレンチ（第２トレンチ）の内壁に絶縁膜を形成し、トレンチ底部の絶縁膜の一部のみを異方性エッチングで開口し、ウェル領域（第１半導体領域）ヘのコンタクト領域を形成することにより、その領域の幅を小さくすることができる。また、トレンチの側壁には厚い絶縁膜が形成されることから、トレンチ側壁への第２導電型ドーパントのイオン注入を防ぐこともできる。
また、本発明の第２の半導体装置は、第１導電型である半導体基板と、半導体基板の表面に形成された第２導電型の第１半導体領域と、この半導体領域の表面に形成された第１導電型の第２半導体領域と、この第２半導体領域から前記第１半導体領域を貫通して前記半導体基板に至る第１トレンチと、このトレンチの内壁に設けられた絶縁層と、このトレンチの内部を絶縁層を介して充填する導電体と、前記第２半導体領域を貫通し前記第１半導体領域に底部を有する第２トレンチと、第２トレンチの底部に第１半導体領域に接する第２導電型の高濃度領域とを備え、前記第２トレンチの側壁に沿って第１導電型側壁高濃度領域を有し、該側壁高濃度領域に沿って該側壁高濃度領域と前記第１半導体領域の間に前記側壁高濃度領域よりも低濃度の第１導電型側壁低濃度領域を有し、前記側壁高濃度領域および前記側壁低濃度領域が前記第２半導体領域と接することを特徴とする。
前記側壁高濃度領域および前記側壁低濃度領域の深さ方向の端部が、前記第２半導体領域の拡散深さよりも深いことが好ましい。
さらに、本発明の第３の半導体装置は、上記第２の半導体装置において、前記第２トレンチの側壁から底部の一部まで前記側壁高濃度領域が形成され、前記底部の残りの部分に前記第２導電型の高濃度領域が形成されていることを特徴とする。これら第２、３の半導体装置では、前記第２導電型の高濃度領域の幅が、前記第２トレンチの幅より細いと好適である。
前記側壁高濃度領域および前記側壁低濃度領域の深さ方向の端部が、前記第２半導体領域の拡散深さよりも深いことが好ましい。
さらに、本発明の第３の半導体装置は、上記第２の半導体装置において、前記第２トレンチの側壁から底部の一部まで前記側壁高濃度領域が形成され、前記底部の残りの部分に前記第２導電型の高濃度領域が形成されていることを特徴とする。これら第２、３の半導体装置では、前記第２導電型の高濃度領域の幅が、前記第２トレンチの幅より細いと好適である。
このようにコンタクト用トレンチ（第２トレンチ）の側壁を高濃度のソース領域（第１導電型の高濃度領域）とし、さらに、このソース領域とウェル領域（第１半導体領域）の間にソース領域の低濃度部（第１導電型の低濃度領域）を有する構造とすることにより、ソースコンタクト面積を確保できるとともに（第２の課題）、トレンチ下部でのソース領域とウェル領域の濃度勾配が緩和され、アバランシェ耐量を向上させることができる（第３の課題）。さらには、第３の半導体装置では、コンタクト領域（第２導電型の高濃度領域）からのドーパントの横方向拡散が生じてもｏｎ電圧に与える影響を小さくできる。
また、上記第２の半導体装置の製造方法においては、
前記第２半導体領域上に第１の絶縁膜を形成する工程と、第１の絶縁膜に開口部を形成し、第２半導体領域の一部を露出させる工程と、第１の絶縁膜をマスクとして第２半導体領域に前記第２トレンチを形成する工程と、第１導電型のドーパントである第１および第２のイオンを斜め方向に注入する工程と、第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、注入した第１、第２及び第３のイオンをアニールする工程と、を有することを特徴とする。
また、上記第２の半導体装置の製造方法においては、
前記第２半導体領域上に第１の絶縁膜を形成する工程と、第１の絶縁膜に開口部を形成し、第２半導体領域の一部を露出させる工程と、第１の絶縁膜をマスクとして第２半導体領域に前記第２トレンチを形成する工程と、第１導電型のドーパントである第１および第２のイオンを斜め方向に注入する工程と、第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、注入した第１、第２及び第３のイオンをアニールする工程と、を有することを特徴とする。
また、上記第３の半導体装置の製造方法は、第２の半導体装置の製造方法において、さらに、
前記の第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程が、前記第２トレンチの内壁に第２の絶縁膜を形成する工程と、第２の絶縁膜の異方性エッチングにより第２トレンチの底部の一部を露出させる工程と、前記第１および第２の絶縁膜をマスクとして第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、を備えることを特徴とする。
このような製造方法、すなわち、コンタクト用トレンチの側壁にイオンを注入し、トレンチ側壁の表面を高濃度にすることにより、ソースコンタクト面積を広げることができる。さらに、トレンチ側壁へのイオン注入を第１導電型イオンの２段階注入とすることによって、ソース領域の高濃度部とウェル領域の間にソース領域の低濃度部を形成することにより、アバランシェ耐量を向上させることが可能となる。
前記の第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程が、前記第２トレンチの内壁に第２の絶縁膜を形成する工程と、第２の絶縁膜の異方性エッチングにより第２トレンチの底部の一部を露出させる工程と、前記第１および第２の絶縁膜をマスクとして第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、を備えることを特徴とする。
このような製造方法、すなわち、コンタクト用トレンチの側壁にイオンを注入し、トレンチ側壁の表面を高濃度にすることにより、ソースコンタクト面積を広げることができる。さらに、トレンチ側壁へのイオン注入を第１導電型イオンの２段階注入とすることによって、ソース領域の高濃度部とウェル領域の間にソース領域の低濃度部を形成することにより、アバランシェ耐量を向上させることが可能となる。
本発明の第１の半導体装置及びその製造方法によれば、ウェル領域内でのコンタクト領域の幅をコンタクト用トレンチの幅及びセルピッチに比べ小さくできるから、トレンチコンタクト構造において、さらなるセルピッチの縮小化が可能となる。コンタクト領域の幅をコンタクト用トレンチの幅を単に狭くする方法で実現する場合、その幅はソース電極の埋め込み条件により制限されてしまうが、本発明では埋め込む酸化膜の厚さに依存するため、トレンチ幅を狭くする方法よりも微細化が可能となる。加えて、トレンチ側壁を完全に保護してコンタクト領域のイオン注入を行なうため、斜めイオン注入によるソース領域へのコンタクト面積の減少は起きない。
また、本発明の第２の半導体装置及びその製造方法によれば、コンタクト用トレンチ側壁にソース領域を追加形成することで、ソース領域を浅くした状態でも十分なソースコンタクト面積を確保できる。また、ソース領域の高濃度部分とＰウェル領域の間に低濃度のソース領域を形成することで、アバランシェ耐量の低下も少なくなる。これにより、チャネル長の短縮と合わせて浅トレンチ化が可能となる。
また、本発明の第２の半導体装置及びその製造方法によれば、コンタクト用トレンチ側壁にソース領域を追加形成することで、ソース領域を浅くした状態でも十分なソースコンタクト面積を確保できる。また、ソース領域の高濃度部分とＰウェル領域の間に低濃度のソース領域を形成することで、アバランシェ耐量の低下も少なくなる。これにより、チャネル長の短縮と合わせて浅トレンチ化が可能となる。
さらに、本発明の第３の半導体装置及びその製造方法によれば、上記第１、２の半導体装置の手法を組み合わせることで、ｎ＋ソース領域へのソースコンタクト面積をさらに広くすることが可能となる。
以下、図面を参照しながら本発明の実施形態を説明する。ここでは、ｎチャネル型のトレンチゲート型ＭＯＳＦＥＴを例にとり、その製造方法に従って説明する。図７、８の従来技術の構成と対応する箇所には同一の符号を用いた。なお、以下の実施例では、上記の第１導電型がｎ型、第２導電型がｐ型である。
本実施例は、本発明の第１の半導体装置の実施形態である。図１〜図３は、第１の半導体装置の製造工程を示す要部断面図であり、ストライプ状に形成するトレンチの長手方向に垂直な断面を表している。また、図１（ｃ）〜図２（ｇ）は図１（ｂ）中の枠Ａ（破線で囲んだ領域）のみを示している。
まず、図１（ａ）に示すように、ｎ＋ドレイン領域１を備え高比抵抗のｎ型エピタキシャル層を形成したシリコン半導体基板を準備する。高比抵抗のｎドリフト領域２（ｎ型エピタキシャル層）上に、開口した酸化膜３を形成し、ボロンイオンを注入、ドライブインして、選択的にｐ型のウェル領域４を形成する。なお、絶縁膜（酸化膜）３は、ＬＯＣＯＳ（Local Oxidation of Silicon）でもＳＴＩ（Shallow Trench Isolation）で形成したものでもよい。
まず、図１（ａ）に示すように、ｎ＋ドレイン領域１を備え高比抵抗のｎ型エピタキシャル層を形成したシリコン半導体基板を準備する。高比抵抗のｎドリフト領域２（ｎ型エピタキシャル層）上に、開口した酸化膜３を形成し、ボロンイオンを注入、ドライブインして、選択的にｐ型のウェル領域４を形成する。なお、絶縁膜（酸化膜）３は、ＬＯＣＯＳ（Local Oxidation of Silicon）でもＳＴＩ（Shallow Trench Isolation）で形成したものでもよい。
次に、図１（ｂ）に示すように、ｐ型のウェル領域４の表面からｎドリフト領域２に達するストライプ状のトレンチ５を異方性エッチングにより形成する。トレンチ５内を洗浄するため希薄なフッ酸などの溶液で洗浄処理を行い、続いて水素アニール処理を行う。この処理によりトレンチ５の開口部と底部の形状が丸くなる。トレンチ５の内部にゲート絶縁膜（酸化膜）６を介してゲート電極７を埋め込む。ゲート電極７としては、通常、ｎ型ドープされた多結晶シリコンをＣＶＤ（Chemical Vapor Deposition）で堆積させると良い。そして、基板表面のゲート絶縁膜６を除去し、図１（ｃ）に示すようにスクリーン酸化膜１３を形成する。
次に、図１（ｄ）に示すようにｎ＋ソース領域８を形成し、厚さ０．６５μｍ程度の層間絶縁膜１１をＨＴＯ（High Temperature Oxide）とＢＰＳＧ膜（boro-phospho silicate glass film）により形成する。ソース領域８はＡｓ（ヒ素）のイオン注入とドライブイン処理によって形成する。その深さは０．６μｍ程度である。ソース領域８はトレンチ５を形成する前に形成しておいても良い。
次に、図１（ｄ）に示すようにｎ＋ソース領域８を形成し、厚さ０．６５μｍ程度の層間絶縁膜１１をＨＴＯ（High Temperature Oxide）とＢＰＳＧ膜（boro-phospho silicate glass film）により形成する。ソース領域８はＡｓ（ヒ素）のイオン注入とドライブイン処理によって形成する。その深さは０．６μｍ程度である。ソース領域８はトレンチ５を形成する前に形成しておいても良い。
次に、図２（ｅ）に示すように、図示しないマスクを用い異方性エッチング（ＲＩＥ）により層間絶縁膜１１を除去、開口し、この層間絶縁膜１１をマスクとして、異方性エッチングにより幅０．５μｍ、深さ０．５μｍでストライプ状のコンタクト用トレンチ１４を形成する。
続いて、図２（ｆ）に示すように、厚さ０．１５μｍの絶縁膜（酸化膜）１５を形成する。絶縁膜１５としては、トレンチ１４内壁の他、層間絶縁膜１１上にも均等に付ける必要があるため、ＨＴＯなどを成膜する。
ここで、異方性エッチング（ＲＩＥ）で絶縁膜１５をエッチングすると、図２（ｇ）に示すように、トレンチ１４の壁面を保護する形で絶縁膜１５が残る。次に、酸素と水素の雰囲気中で熱処理約８５０℃を行い、トレンチ１４底部に膜厚１５ｎｍのスクリーン酸化膜１３を形成する。次に、ＢＦ２イオンを半導体基板に対し垂直方向に注入する。ＢＦ２イオンのドーズ量は、３．０×１０１５ｃｍ−２、加速電圧は５０ｋｅＶで、注入後、窒素ガス雰囲気において９００℃、３０分間の活性化アニールを行ない、ｐ＋コンタクト領域９をトレンチ１４の底部にｐウェル領域４に至るように形成する。なお、トレンチ１４の側壁は膜厚０．１５μｍの絶縁膜１５で保護されているので、側壁へのイオン注入は起こらない。
続いて、図２（ｆ）に示すように、厚さ０．１５μｍの絶縁膜（酸化膜）１５を形成する。絶縁膜１５としては、トレンチ１４内壁の他、層間絶縁膜１１上にも均等に付ける必要があるため、ＨＴＯなどを成膜する。
ここで、異方性エッチング（ＲＩＥ）で絶縁膜１５をエッチングすると、図２（ｇ）に示すように、トレンチ１４の壁面を保護する形で絶縁膜１５が残る。次に、酸素と水素の雰囲気中で熱処理約８５０℃を行い、トレンチ１４底部に膜厚１５ｎｍのスクリーン酸化膜１３を形成する。次に、ＢＦ２イオンを半導体基板に対し垂直方向に注入する。ＢＦ２イオンのドーズ量は、３．０×１０１５ｃｍ−２、加速電圧は５０ｋｅＶで、注入後、窒素ガス雰囲気において９００℃、３０分間の活性化アニールを行ない、ｐ＋コンタクト領域９をトレンチ１４の底部にｐウェル領域４に至るように形成する。なお、トレンチ１４の側壁は膜厚０．１５μｍの絶縁膜１５で保護されているので、側壁へのイオン注入は起こらない。
最後に、図３に示すように、絶縁膜（酸化膜）１５とスクリーン酸化膜１３をフッ酸によるウェット処理で除去した後、ｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に接触するソース電極１０と、図示しない断面でゲート電極７に接触する金属ゲート電極、裏面にドレイン電極１２を設ける。
このように作製された半導体装置では、ストライプ状のコンタクト用トレンチ１４底部の幅Ｔが０．５μｍであるのに対し、コンタクト領域９の幅ｔは０．２μｍである。ここでコンタクト用トレンチ１４底部と、コンタクト領域９のトレンチ１４底部に露出する部分の夫々の形状は細長い長方形であり、前記幅Ｔ、ｔは夫々の長方形の長辺間の距離である。本発明ではコンタクト領域９とトレンチ５との距離を確保するためｔ＜Ｔであることが重要であり、さらにはトレンチ５の側壁からコンタクト領域９までの距離が０．２μｍ以上であることが望ましい。
このように作製された半導体装置では、ストライプ状のコンタクト用トレンチ１４底部の幅Ｔが０．５μｍであるのに対し、コンタクト領域９の幅ｔは０．２μｍである。ここでコンタクト用トレンチ１４底部と、コンタクト領域９のトレンチ１４底部に露出する部分の夫々の形状は細長い長方形であり、前記幅Ｔ、ｔは夫々の長方形の長辺間の距離である。本発明ではコンタクト領域９とトレンチ５との距離を確保するためｔ＜Ｔであることが重要であり、さらにはトレンチ５の側壁からコンタクト領域９までの距離が０．２μｍ以上であることが望ましい。
本実施例は、本発明の第２の半導体装置の実施形態である。図４は、第２の半導体装置の製造工程を示す要部断面図である。
まず、図２（ｅ）に示すように、コンタクト用トレンチ１４を形成するまでは実施例１と同じである。ただし、トレンチ１４の深さが０．５μｍであるのに対し、ソース領域８の深さは０．３μｍである。
次に、図４（ａ）に示すように、ソース領域８の表面にスクリーン酸化膜１３を形成する。続いて、アニール後に、１０１９ｃｍ−３以上となる濃度の領域がトレンチ表面から０．１μｍの深さに、１０１７ｃｍ−３台となる濃度の領域がトレンチ表面から０．２μｍの深さに分布するようにソースイオン注入領域１６とソースイオン注入領域１７を形成する。２つのソースイオン注入領域のイオン種は、本実施例ではＡｓ（ヒ素）を用いたが、同じ導電型のドーパントならば同一である必要はなく、Ｐ（リン）イオンとＡｓイオン等とイオン種を変えて注入しても良い。スクリーン酸化膜の厚さを１５ｎｍとし、イオンを注入する角度を１０度とし、イオン注入時に６０ｒｐｍでウエハ（半導体基板）を回転させる。イオン注入する角度の最大角とスクリーン酸化膜の厚さはトレンチ１４の形状と層間絶縁膜１１の厚さおよび装置の限界により決まるため、形状により最適な値は変化する。
まず、図２（ｅ）に示すように、コンタクト用トレンチ１４を形成するまでは実施例１と同じである。ただし、トレンチ１４の深さが０．５μｍであるのに対し、ソース領域８の深さは０．３μｍである。
次に、図４（ａ）に示すように、ソース領域８の表面にスクリーン酸化膜１３を形成する。続いて、アニール後に、１０１９ｃｍ−３以上となる濃度の領域がトレンチ表面から０．１μｍの深さに、１０１７ｃｍ−３台となる濃度の領域がトレンチ表面から０．２μｍの深さに分布するようにソースイオン注入領域１６とソースイオン注入領域１７を形成する。２つのソースイオン注入領域のイオン種は、本実施例ではＡｓ（ヒ素）を用いたが、同じ導電型のドーパントならば同一である必要はなく、Ｐ（リン）イオンとＡｓイオン等とイオン種を変えて注入しても良い。スクリーン酸化膜の厚さを１５ｎｍとし、イオンを注入する角度を１０度とし、イオン注入時に６０ｒｐｍでウエハ（半導体基板）を回転させる。イオン注入する角度の最大角とスクリーン酸化膜の厚さはトレンチ１４の形状と層間絶縁膜１１の厚さおよび装置の限界により決まるため、形状により最適な値は変化する。
この後、図４（ｂ）に示すように、ＢＦ２イオンを、ドーズ量３×１０１５ｃｍ−２、加速電圧５０ｋｅＶの条件で、半導体基板に対し垂直方向に注入することで、ｐ＋ウェルコンタクトイオン注入領域１８を形成する。
次に、図４（ｃ）に示すように、Ｎ２（窒素）ガス雰囲気において９００℃、３０分間の熱処理を行うことによりイオン注入領域１６、１７、１８を同時に活性化し、ソース領域８とｐ＋コンタクト領域９を形成する。コンタクト領域９の幅は０．５μｍ、深さは０．１〜０．２μｍである。
最後に、図４（ｄ）に示すように、スクリーン酸化膜１３をフッ酸によるウェット処理で除去した後、ｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に電気的に接触するソース電極１０と、図示しない断面でゲート電極７に接触する金属ゲート電極、裏面にドレイン電極１２を設ける。
次に、図４（ｃ）に示すように、Ｎ２（窒素）ガス雰囲気において９００℃、３０分間の熱処理を行うことによりイオン注入領域１６、１７、１８を同時に活性化し、ソース領域８とｐ＋コンタクト領域９を形成する。コンタクト領域９の幅は０．５μｍ、深さは０．１〜０．２μｍである。
最後に、図４（ｄ）に示すように、スクリーン酸化膜１３をフッ酸によるウェット処理で除去した後、ｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に電気的に接触するソース電極１０と、図示しない断面でゲート電極７に接触する金属ゲート電極、裏面にドレイン電極１２を設ける。
本実施例は、本発明の第３の半導体装置の実施形態である。図５は、第３の半導体装置の製造工程を示す要部断面図である。
図４（ａ）に示すように、Ａｓイオンによりソースイオン注入領域１６および１７を形成するまでは実施例２の製造工程と同じである。
まず、図５（ａ）に示すように、膜厚０．１５μｍの絶縁膜（酸化膜）１５を形成する。絶縁膜１５としては、コンタクト用トレンチ１４内壁の他、層間絶縁膜１１上にも均等に付ける必要があるため、ＨＴＯ（High Temperature Oxide）などを成膜する。この絶縁膜１５を異方性エッチング（ＲＩＥ）をすることで、トレンチ１４の底部が開口して基板が露出し、トレンチ１４側壁は絶縁膜（酸化膜）１５で保護される。次に、酸素雰囲気中で熱処理８５０℃を行って、トレンチ１４底部の開口部にスクリーン酸化膜１３を形成する。この後、ウェルコンタクトイオン注入領域１８を形成するために、ＢＦ２イオンを半導体基板に対し垂直方向に注入する。ＢＦ２イオンは、３．０×１０１５ｃｍ−２のドーズ量、５０ｋｅＶの加速電圧で注入する。その後、窒素ガス雰囲気において９００℃、３０分間の活性化アニールを行い、ｐ＋コンタクト領域９をトレンチ１４の底部にｐウェル領域４に接触するように形成する。
図４（ａ）に示すように、Ａｓイオンによりソースイオン注入領域１６および１７を形成するまでは実施例２の製造工程と同じである。
まず、図５（ａ）に示すように、膜厚０．１５μｍの絶縁膜（酸化膜）１５を形成する。絶縁膜１５としては、コンタクト用トレンチ１４内壁の他、層間絶縁膜１１上にも均等に付ける必要があるため、ＨＴＯ（High Temperature Oxide）などを成膜する。この絶縁膜１５を異方性エッチング（ＲＩＥ）をすることで、トレンチ１４の底部が開口して基板が露出し、トレンチ１４側壁は絶縁膜（酸化膜）１５で保護される。次に、酸素雰囲気中で熱処理８５０℃を行って、トレンチ１４底部の開口部にスクリーン酸化膜１３を形成する。この後、ウェルコンタクトイオン注入領域１８を形成するために、ＢＦ２イオンを半導体基板に対し垂直方向に注入する。ＢＦ２イオンは、３．０×１０１５ｃｍ−２のドーズ量、５０ｋｅＶの加速電圧で注入する。その後、窒素ガス雰囲気において９００℃、３０分間の活性化アニールを行い、ｐ＋コンタクト領域９をトレンチ１４の底部にｐウェル領域４に接触するように形成する。
最後に、図５（ｂ）に示すように、絶縁膜（酸化膜）１５とスクリーン酸化膜１３をフッ酸によるウェット処理で除去した後、ｎ＋ソース領域８とｐ＋コンタクト領域９の表面に共通に電気的に接触するソース電極１０と、図示しない断面でゲート電極７に接触する金属ゲート電極、裏面にドレイン電極１２を設ける。
このように作製された半導体装置では、コンタクト用トレンチ１４の底部の幅Ｔが０．５μｍであるのに対し、コンタクト領域９の幅ｔは０．２μｍである。
このように作製された半導体装置のコンタクト用トレンチ周辺（図５（ｂ）でのＢ−Ｂ’断面）のドーパントプロファイルを図６に示す。本実施例のように、深さ０．５μｍのコンタクト用トレンチに対し、Ａｓソース領域の深さを０．３μｍとした場合、従来品（トレンチ側壁にイオン注入しない装置）では１．０×１０２０ｃｍ−３以上の濃度となる深さは０．２μｍ程度であるのに対し、本発明の場合は、０．５μｍの全域にわたって１．０×１０２０ｃｍ−３以上となる。高濃度のソース領域をコンタクト用トレンチの側壁全体に設けることで、ソースコンタクト面積を確保できる。
このように作製された半導体装置では、コンタクト用トレンチ１４の底部の幅Ｔが０．５μｍであるのに対し、コンタクト領域９の幅ｔは０．２μｍである。
このように作製された半導体装置のコンタクト用トレンチ周辺（図５（ｂ）でのＢ−Ｂ’断面）のドーパントプロファイルを図６に示す。本実施例のように、深さ０．５μｍのコンタクト用トレンチに対し、Ａｓソース領域の深さを０．３μｍとした場合、従来品（トレンチ側壁にイオン注入しない装置）では１．０×１０２０ｃｍ−３以上の濃度となる深さは０．２μｍ程度であるのに対し、本発明の場合は、０．５μｍの全域にわたって１．０×１０２０ｃｍ−３以上となる。高濃度のソース領域をコンタクト用トレンチの側壁全体に設けることで、ソースコンタクト面積を確保できる。
なお、上記の実施例１〜３では、トレンチの形状としてストライプ状のものを例示しているが、方形パターン又は円形パターン等であっても構わない。コンタクト用トレンチとしては、ソース領域、コンタクト領域と電極との接触面積を確保するため実施例記載のようにストライプ状の溝（細長い直方体状溝（断面が台形やＵ字状のものを含む）が好ましい。さらに、接触面積を確保するためストライプ状のトレンチをジグザグ形状、波型形状としてもよい。また、ゲート絶縁膜を有するトレンチの形状が方形、円形パターン等である場合には、コンタクト用トレンチを格子状に形成してもよい。これらの場合にはゲート絶縁膜を有するトレンチとコンタクト領域の距離を確保できるよう幅Ｔ及びｔを適宜選択すればよい。
また、上記の実施例では、ｎチャネル型のトレンチゲート型ＭＯＳＦＥＴを例にとり説明したが、本発明はコンタクト用トレンチの構造とその作製方法に関するものであり、この他のソース構造やドレイン構造は任意に選択できる。したがって、ＭＯＳＦＥＴのみでなく、コンタクト用トレンチを有するものであればＩＧＢＴ等にも適用できる。さらに、半導体基板としてシリコン製の他、炭化珪素（ＳｉＣ）製のもの等も用いることができる。
また、上記の実施例では、ｎチャネル型のトレンチゲート型ＭＯＳＦＥＴを例にとり説明したが、本発明はコンタクト用トレンチの構造とその作製方法に関するものであり、この他のソース構造やドレイン構造は任意に選択できる。したがって、ＭＯＳＦＥＴのみでなく、コンタクト用トレンチを有するものであればＩＧＢＴ等にも適用できる。さらに、半導体基板としてシリコン製の他、炭化珪素（ＳｉＣ）製のもの等も用いることができる。
１ ドレイン領域
２ ドリフト領域
３ 絶縁膜（酸化膜）
４ ウェル領域
５ トレンチ
６ ゲート絶縁膜（酸化膜）
７ ゲート電極
８ ソース領域
９ コンタクト領域
１０ ソース電極
１１ 層間絶縁膜
１２ ドレイン電極
１３ スクリーン酸化膜
１４ コンタクト用トレンチ
１５ 絶縁膜（酸化膜）
１６ ソースイオン注入領域（高濃度部）
１７ ソースイオン注入領域（低濃度部）
１８ ウェルコンタクトイオン注入領域
Ｔ トレンチ１４の底部の幅
ｔ コンタクト領域９の幅
２ ドリフト領域
３ 絶縁膜（酸化膜）
４ ウェル領域
５ トレンチ
６ ゲート絶縁膜（酸化膜）
７ ゲート電極
８ ソース領域
９ コンタクト領域
１０ ソース電極
１１ 層間絶縁膜
１２ ドレイン電極
１３ スクリーン酸化膜
１４ コンタクト用トレンチ
１５ 絶縁膜（酸化膜）
１６ ソースイオン注入領域（高濃度部）
１７ ソースイオン注入領域（低濃度部）
１８ ウェルコンタクトイオン注入領域
Ｔ トレンチ１４の底部の幅
ｔ コンタクト領域９の幅
Claims (6)
- 第１導電型である半導体基板と、半導体基板の表面に形成された第２導電型の第１半導体領域と、この半導体領域の表面に形成された第１導電型の第２半導体領域と、この第２半導体領域から前記第１半導体領域を貫通して前記半導体基板に至る第１トレンチと、このトレンチの内壁に設けられた絶縁層と、このトレンチの内部を絶縁層を介して充填する導電体と、前記第２半導体領域を貫通し前記第１半導体領域に底部を有する第２トレンチと、第２トレンチの底部に第１半導体領域に接する第２導電型の高濃度領域とを備え、
前記第２トレンチの側壁に沿って第１導電型側壁高濃度領域を有し、該側壁高濃度領域に沿って該側壁高濃度領域と前記第１半導体領域の間に前記側壁高濃度領域よりも低濃度の第１導電型側壁低濃度領域を有し、前記側壁高濃度領域および前記側壁低濃度領域が前記第２半導体領域と接することを特徴とする半導体装置。 - 前記側壁高濃度領域および前記側壁低濃度領域の深さ方向の端部が、前記第２半導体領域の拡散深さよりも深いことを特徴とする請求項１に記載の半導体装置。
- 前記第２トレンチの側壁から底部の一部まで前記側壁高濃度領域が形成され、前記底部の残りの部分に前記第２導電型の高濃度領域が形成されていることを特徴とする請求項２に記載の半導体装置。
- 前記第２導電型の高濃度領域の幅が、前記第２トレンチの幅より細いことを特徴とする請求項２又は３に記載の半導体装置。
- 第１導電型である半導体基板と、半導体基板の表面に形成された第２導電型の第１半導体領域と、この半導体領域の表面に形成された第１導電型の第２半導体領域と、この第２半導体領域から前記第１半導体領域を貫通して前記半導体基板に至る第１トレンチと、このトレンチの内壁に設けられた絶縁層と、このトレンチの内部を絶縁層を介して充填する導電体と、前記第２半導体領域を貫通し前記第１半導体領域に底部を有する第２トレンチと、第２トレンチの底部に第１半導体領域に接する第２導電型の高濃度領域とを備え、前記第２トレンチの側壁に沿って第１導電型側壁高濃度領域を有し、該側壁高濃度領域に沿って該側壁高濃度領域と前記第１半導体領域の間に前記側壁高濃度領域よりも低濃度の第１導電型側壁低濃度領域を有し、前記側壁高濃度領域および前記側壁低濃度領域が前記第２半導体領域と接する半導体装置の製造方法において、
前記第２半導体領域上に第１の絶縁膜を形成する工程と、第１の絶縁膜に開口部を形成し、第２半導体領域の一部を露出させる工程と、第１の絶縁膜をマスクとして第２半導体領域に前記第２トレンチを形成する工程と、第１導電型のドーパントである第１および第２のイオンを斜め方向に注入する工程と、第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、注入した第１、第２及び第３のイオンをアニールする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記の第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程が、前記第２トレンチの内壁に第２の絶縁膜を形成する工程と、第２の絶縁膜の異方性エッチングにより第２トレンチの底部の一部を露出させる工程と、前記第１および第２の絶縁膜をマスクとして第２導電型のドーパントである第３のイオンを半導体基板に対し垂直に注入する工程と、を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004327151A JP4839599B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004327151A JP4839599B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006140239A JP2006140239A (ja) | 2006-06-01 |
| JP4839599B2 true JP4839599B2 (ja) | 2011-12-21 |
Family
ID=36620873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004327151A Expired - Fee Related JP4839599B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4839599B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11430885B2 (en) | 2020-09-18 | 2022-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810411B1 (ko) | 2006-09-21 | 2008-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성방법 |
| JP5564798B2 (ja) * | 2009-01-26 | 2014-08-06 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5533011B2 (ja) * | 2010-02-22 | 2014-06-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5831526B2 (ja) | 2013-01-17 | 2015-12-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2015072973A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社豊田中央研究所 | 半導体装置及びその製造方法 |
| JP2020167333A (ja) | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置 |
| JP2022016842A (ja) | 2020-07-13 | 2022-01-25 | 富士電機株式会社 | 半導体装置 |
| CN116666223B (zh) * | 2023-07-28 | 2023-11-03 | 江西萨瑞半导体技术有限公司 | 一种改善sgt阈值电压稳定性的工艺方法及sgt器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346999A (ja) * | 1989-07-13 | 1991-02-28 | Toyota Autom Loom Works Ltd | フォークリフトの荷役装置 |
| JP3113425B2 (ja) * | 1992-11-27 | 2000-11-27 | 三洋電機株式会社 | 絶縁ゲート半導体装置およびその製造方法 |
| JP4469524B2 (ja) * | 2001-09-20 | 2010-05-26 | 株式会社東芝 | 半導体装置の製造方法 |
-
2004
- 2004-11-11 JP JP2004327151A patent/JP4839599B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11430885B2 (en) | 2020-09-18 | 2022-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006140239A (ja) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| CN105448712B (zh) | 半导体装置的制造方法 | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2007531988A (ja) | トレンチデバイスのための自動整合された接点構造体 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| JP5767869B2 (ja) | 半導体装置の製造方法 | |
| JP2011134837A (ja) | 半導体装置の製造方法 | |
| TW201943081A (zh) | 半導體裝置及其製造方法 | |
| JP2011009578A (ja) | 半導体装置およびその製造方法 | |
| JP5533011B2 (ja) | 半導体装置の製造方法 | |
| JP4447474B2 (ja) | 半導体装置およびその製造方法 | |
| JP4839599B2 (ja) | 半導体装置及びその製造方法 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
| JP5037103B2 (ja) | 炭化珪素半導体装置 | |
| JP2007059632A (ja) | 半導体素子及びその製造方法 | |
| KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| CN115938944A (zh) | 适用于平面型SiC MOSFET器件的自对准工艺 | |
| JP2004200441A (ja) | 半導体装置とその製造方法 | |
| KR100910815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113809162A (zh) | 功率元件 | |
| CN113809148A (zh) | 功率元件及其制造方法 | |
| JP2006229182A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |