JP2005510088A - 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス - Google Patents
多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス Download PDFInfo
- Publication number
- JP2005510088A JP2005510088A JP2003546407A JP2003546407A JP2005510088A JP 2005510088 A JP2005510088 A JP 2005510088A JP 2003546407 A JP2003546407 A JP 2003546407A JP 2003546407 A JP2003546407 A JP 2003546407A JP 2005510088 A JP2005510088 A JP 2005510088A
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- trench
- epitaxial layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 32
- 150000004706 metal oxides Chemical class 0.000 title claims description 32
- 230000005669 field effect Effects 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 210000000746 body region Anatomy 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
トレンチMOSFETデバイスにおいて、ボディ領域の抵抗を小さくするための手法は、米国特許第6,031,265号にも開示されている。図2は、この文献に開示されている、トレンチMOSFETの一部を示し、このトレンチMOSFETでは、n+基板105上にnエピタキシャル層110が形成されている。このデバイスの各トランジスタセルは、トレンチゲート125と、n+ソース領域140と、pボディ領域130とを備える。一般的なデバイスと同様に、絶縁層145も設けられている。各トランジスタセルは、更に、pボディ領域130内に形成された深いp+領域138を備える。深いp+領域138は、周囲のpボディ領域130よりも高いp型不純物濃度を有し、これにより、pボディ領域130寄生抵抗が低められ、トランジスタセルのロバスト性が向上されている。更に、pボディ領域130には、浅いp+領域139が形成され、これにより、金属コンタクト170との接触抵抗が低められている。
Claims (21)
- 第1の伝導性を有するシリコン製の基板と、
上記基板上に形成され、上記第1の伝導性を有し、上記基板より低い多数キャリア濃度を有するシリコン製のエピタキシャル層と、
上記エピタキシャル層の上面から該エピタキシャル層内に延びるトレンチと、
上記トレンチの内壁の少なくとも一部を覆う絶縁層と、
上記絶縁層に接し、上記トレンチ内に埋め込まれた導電領域と、
上記エピタキシャル層の上部内に上記トレンチに隣接して形成された、第2の伝導性を有するボディ領域と、
上記ボディ領域の上部内に上記トレンチに隣接して形成された、第1の伝導性を有するソース領域と、
上記ボディ領域の上部内に上記ソース領域に隣接して形成され、第2の伝導性を有し、該ボディ領域より高い不純物濃度を有する上部領域と、
上記エピタキシャル層の上面上に配設され、(a)上記ソース領域に電気的に接触する、不純物がドープされた多結晶シリコンコンタクト領域と、(b)上記多結晶シリコンコンタクト領域に接し、上記ソース領域及び上記上部領域に電気的に接触する金属コンタクト領域とを有するソースコンタクト領域とを備えるトレンチ金属酸化膜半導体電界効果トランジスタデバイス。 - 上記金属コンタクト領域は、アルミニウムを含むことを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記不純物がドープされた多結晶シリコンコンタクト領域は、n型多結晶シリコンコンタクト領域であることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記不純物がドープされた多結晶シリコンコンタクト領域は、5×1019〜1×1020cm−3の不純物濃度を有することを特徴とする請求項3記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記不純物がドープされた多結晶シリコンコンタクト領域は、実質的に三角形の断面を有することを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記導電領域上に堆積され、上記エピタキシャル層の上面上にまで延びる絶縁領域を更に備える請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記絶縁領域は、BPSG(borophosphosilicate glass)領域であることを特徴とする請求項6記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記不純物がドープされた多結晶シリコンコンタクト領域は、上記絶縁領域に横方向に接して配設されていることを特徴とする請求項6記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記不純物がドープされた多結晶シリコンコンタクト領域の厚さは、上記絶縁領域に接する部分が最大であり、該絶縁領域から離れるにつれて減少することを特徴とする請求項8記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記上部領域の下方に接し、第2の伝導性を有し、上記ボディ領域より高い不純物濃度を有する更なる領域を更に備える請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 正方形又は六角形の形状を有する複数のトランジスタセルを備える請求項1記載のトレンチ二重拡散金属酸化膜半導体トランジスタデバイス。
- 上記絶縁層は、酸化シリコン層であることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記導電領域は、不純物がドープされた多結晶シリコンを含むことを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記第1の伝導性は、n型伝導性であり、上記第2の伝導性は、p型伝導性であることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- 上記基板は、n+基板であり、上記エピタキシャル層は、nエピタキシャル層であり、上記ボディ領域は、p領域であり、上記ソース領域は、n+領域であり、上記上部領域は、p+領域であることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。
- n型伝導性を有するシリコン製の基板と、
上記基板上に形成され、n型伝導性を有し、上記基板より低い多数キャリア濃度を有するシリコン製のエピタキシャル層と、
上記エピタキシャル層の上面から該エピタキシャル層内に延びるトレンチと、
上記トレンチの内壁の少なくとも一部を覆う酸化シリコン絶縁層と、
上記酸化シリコン絶縁層に接し、上記トレンチ内に埋め込まれた不純物がドープされた多結晶シリコンコンタクト導電領域と、
上記エピタキシャル層の上部内に上記トレンチに隣接して形成された、p型伝導性を有するボディ領域と、
上記ボディ領域の上部内に上記トレンチに隣接して形成された、n型伝導性を有するソース領域と、
上記ボディ領域の上部内に上記ソース領域に隣接して形成され、該ボディ領域より高い不純物濃度を有するp型上部領域と、
上記多結晶シリコンコンタクト導電領域上に形成され、上記エピタキシャル層の上面上に延びるBPSG絶縁領域と、
上記エピタキシャル層の上面上に上記BPSG絶縁領域に横方向に接して配設され、(a)上記ソース領域に電気的に接触する、n型不純物がドープされた多結晶シリコンコンタクト領域と、(b)上記多結晶シリコンコンタクト領域に接し、上記ソース領域及び上記上部領域に電気的に接触する金属コンタクト領域とを有するソースコンタクト領域とを備えるトレンチ金属酸化膜半導体電界効果トランジスタデバイス。 - 第1の伝導性を有するシリコン製の基板を準備する工程と、
上記基板上に、上記第1の伝導性を有し、上記基板より低い多数キャリア濃度を有するシリコン製のエピタキシャル層を成長させる工程と、
上記エピタキシャル層の上面から該エピタキシャル層内に延びるトレンチをエッチングする工程と、
上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、
上記絶縁層に接し、上記トレンチ内に埋め込まれた導電領域を形成する工程と、
上記エピタキシャル層の上部内に、上記トレンチに隣接し、第2の伝導性を有するボディ領域を形成する工程と、
上記ボディ領域の上部内に、上記トレンチに隣接し、第1の伝導性を有するソース領域を形成する工程と、
上記ボディ領域の上部内に、上記ソース領域に隣接し、第2の伝導性を有し、該ボディ領域より高い不純物濃度を有する上部領域を形成する工程と、
上記エピタキシャル層の上面上に、(a)上記ソース領域に電気的に接触する、不純物がドープされた多結晶シリコンコンタクト領域と、(b)上記多結晶シリコンコンタクト領域に接し、上記ソース領域及び上記上部領域に電気的に接触する金属コンタクト領域とを有するソースコンタクト領域を形成する工程とを有するトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。 - 上記導電領域上に、上記エピタキシャル層の上面上にまで延びる絶縁領域を形成する工程を更に有する請求項17記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。
- 上記絶縁領域は、BPSG(borophosphosilicate glass)領域であることを特徴とする請求項18記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。
- 上記ソースコンタクト領域を形成する工程は、
(a)上記絶縁領域及び上記エピタキシャル層の上面上に不純物がドープされた多結晶シリコンコン層を形成する工程と、
(b)上記不純物がドープされた多結晶シリコンコン層をエッチングし、上記エピタキシャル層の上面の一部を露出させ、上記不純物がドープされた多結晶シリコンコン層の上記絶縁層に接する部分を残す工程と、
(c)上記絶縁層と、上記エピタキシャル層の上面と、上記絶縁層に接する不純物がドープされた多結晶シリコンコン層の残された部分との上に金属層を堆積させる工程とを有することを特徴とする請求項18記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。 - 上記不純物がドープされた多結晶シリコン層は、反応性イオンエッチングによってエッチングされることを特徴とする請求項20記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/010,484 US6822288B2 (en) | 2001-11-20 | 2001-11-20 | Trench MOSFET device with polycrystalline silicon source contact structure |
PCT/US2002/037288 WO2003044866A1 (en) | 2001-11-20 | 2002-11-20 | Trench mosfet device with polycrystalline silicon source contact structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005510088A true JP2005510088A (ja) | 2005-04-14 |
Family
ID=21745968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003546407A Pending JP2005510088A (ja) | 2001-11-20 | 2002-11-20 | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス |
Country Status (8)
Country | Link |
---|---|
US (2) | US6822288B2 (ja) |
EP (1) | EP1454361A4 (ja) |
JP (1) | JP2005510088A (ja) |
KR (1) | KR20040053338A (ja) |
CN (1) | CN100375293C (ja) |
AU (1) | AU2002366175A1 (ja) |
TW (1) | TW200303092A (ja) |
WO (1) | WO2003044866A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005050913A (ja) * | 2003-07-30 | 2005-02-24 | Toyota Central Res & Dev Lab Inc | 電流センシング機能を有する半導体装置 |
JP2008112890A (ja) * | 2006-10-31 | 2008-05-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010171418A (ja) * | 2008-12-25 | 2010-08-05 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
GB0208833D0 (en) * | 2002-04-18 | 2002-05-29 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices |
CN100539184C (zh) * | 2004-02-16 | 2009-09-09 | 富士电机电子技术株式会社 | 双方向元件及其制造方法、半导体装置 |
JP4890780B2 (ja) * | 2005-04-11 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 電界効果トランジスタ |
CN100392812C (zh) * | 2005-08-15 | 2008-06-04 | 力晶半导体股份有限公司 | 形成埋入式掺杂区的方法 |
KR100707803B1 (ko) * | 2005-10-28 | 2007-04-17 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
WO2008153368A1 (en) * | 2007-06-15 | 2008-12-18 | Tae Pok Rhee | Manufacturing method of semiconductor power devices |
KR100848242B1 (ko) * | 2007-07-11 | 2008-07-24 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
US20090242973A1 (en) | 2008-03-31 | 2009-10-01 | Alpha & Omega Semiconductor, Ltd. | Source and body contact structure for trench-dmos devices using polysilicon |
US8278702B2 (en) * | 2008-09-16 | 2012-10-02 | Fairchild Semiconductor Corporation | High density trench field effect transistor |
US20100090274A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with shallow trench contact |
US8483008B2 (en) * | 2008-11-08 | 2013-07-09 | Westerngeco L.L.C. | Coil shooting mode |
US8188484B2 (en) * | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device |
JP2011134910A (ja) * | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | SiC電界効果トランジスタ |
CN102074575B (zh) * | 2010-11-15 | 2013-09-11 | 嘉兴斯达半导体股份有限公司 | Igbt器件结构及制备方法 |
JP2014056890A (ja) * | 2012-09-11 | 2014-03-27 | Toshiba Corp | 半導体装置及びその製造方法 |
CN104183494B (zh) * | 2013-05-24 | 2017-04-12 | 帅群微电子股份有限公司 | 沟渠式功率金属氧化物半导体结构与其形成方法 |
US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
CN106257669B (zh) * | 2016-07-14 | 2018-12-28 | 王培林 | 功率器件及其制备方法 |
CN106229313B (zh) * | 2016-07-14 | 2019-12-06 | 王培林 | 功率器件及其制备方法 |
FR3079964A1 (fr) * | 2018-04-06 | 2019-10-11 | Stmicroelectronics (Crolles 2) Sas | Circuit integre a transistors bipolaires |
KR102374125B1 (ko) | 2020-08-20 | 2022-03-11 | 주식회사 키파운드리 | 수직 dmos 반도체 소자 및 그 제조방법 |
CN117457709A (zh) * | 2022-07-18 | 2024-01-26 | 无锡华润华晶微电子有限公司 | 一种半导体器件结构及其制备方法 |
CN117012649A (zh) * | 2023-09-26 | 2023-11-07 | 深圳天狼芯半导体有限公司 | 一种基于p型磊晶降低导通电阻的沟槽mosfet及制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5684319A (en) * | 1995-08-24 | 1997-11-04 | National Semiconductor Corporation | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same |
WO2000003427A1 (en) * | 1998-07-11 | 2000-01-20 | Koninklijke Philips Electronics N.V. | Semiconductor power device manufacture |
US6031265A (en) * | 1997-10-16 | 2000-02-29 | Magepower Semiconductor Corp. | Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area |
JP2001036074A (ja) * | 1999-07-19 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
JP2002158233A (ja) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
JP2002158352A (ja) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3681291D1 (de) * | 1986-12-18 | 1991-10-10 | Itt Ind Gmbh Deutsche | Kollektorkontakt eines integrierten bipolartransistors. |
JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
US5410170A (en) | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
US5668051A (en) | 1996-08-29 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming poly plug to reduce buried contact series resistance |
US5731236A (en) | 1997-05-05 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to integrate a self-aligned contact structure, with a capacitor structure |
US6472678B1 (en) * | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
US6573569B2 (en) * | 2001-11-06 | 2003-06-03 | Fairchild Semiconductor Corporation | Trench MOSFET with low gate charge |
US6573560B2 (en) * | 2001-11-06 | 2003-06-03 | Fairchild Semiconductor Corporation | Trench MOSFET with reduced Miller capacitance |
-
2001
- 2001-11-20 US US10/010,484 patent/US6822288B2/en not_active Expired - Fee Related
-
2002
- 2002-11-19 TW TW091133745A patent/TW200303092A/zh unknown
- 2002-11-20 KR KR10-2004-7007614A patent/KR20040053338A/ko active IP Right Grant
- 2002-11-20 EP EP02803696A patent/EP1454361A4/en not_active Withdrawn
- 2002-11-20 JP JP2003546407A patent/JP2005510088A/ja active Pending
- 2002-11-20 CN CNB028230485A patent/CN100375293C/zh not_active Expired - Fee Related
- 2002-11-20 WO PCT/US2002/037288 patent/WO2003044866A1/en active Application Filing
- 2002-11-20 AU AU2002366175A patent/AU2002366175A1/en not_active Abandoned
-
2004
- 2004-11-08 US US10/983,490 patent/US7015125B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5684319A (en) * | 1995-08-24 | 1997-11-04 | National Semiconductor Corporation | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same |
US6031265A (en) * | 1997-10-16 | 2000-02-29 | Magepower Semiconductor Corp. | Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area |
WO2000003427A1 (en) * | 1998-07-11 | 2000-01-20 | Koninklijke Philips Electronics N.V. | Semiconductor power device manufacture |
JP2002520851A (ja) * | 1998-07-11 | 2002-07-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力用半導体装置の製造方法 |
JP2001036074A (ja) * | 1999-07-19 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
JP2002158233A (ja) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
JP2002158352A (ja) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005050913A (ja) * | 2003-07-30 | 2005-02-24 | Toyota Central Res & Dev Lab Inc | 電流センシング機能を有する半導体装置 |
JP4622214B2 (ja) * | 2003-07-30 | 2011-02-02 | トヨタ自動車株式会社 | 電流センシング機能を有する半導体装置 |
JP2008112890A (ja) * | 2006-10-31 | 2008-05-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010171418A (ja) * | 2008-12-25 | 2010-08-05 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040053338A (ko) | 2004-06-23 |
CN1589499A (zh) | 2005-03-02 |
CN100375293C (zh) | 2008-03-12 |
WO2003044866A1 (en) | 2003-05-30 |
US6822288B2 (en) | 2004-11-23 |
US20030107080A1 (en) | 2003-06-12 |
US20050062075A1 (en) | 2005-03-24 |
EP1454361A4 (en) | 2009-01-21 |
AU2002366175A1 (en) | 2003-06-10 |
TW200303092A (en) | 2003-08-16 |
EP1454361A1 (en) | 2004-09-08 |
US7015125B2 (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
US7094640B2 (en) | Method of making a trench MOSFET device with improved on-resistance | |
US5689128A (en) | High density trenched DMOS transistor | |
US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
KR100967883B1 (ko) | 개선된 드레인 접점을 가진 트렌치 dmos 디바이스 | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4094945B2 (ja) | トレンチ二重拡散金属酸化膜半導体セル | |
JP2005510881A5 (ja) | ||
JP2004523095A (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
US20070034895A1 (en) | Folded-gate MOS transistor | |
TW201421683A (zh) | 具有低米勒電容之金氧半場效電晶體元件及其製作方法 | |
KR100948663B1 (ko) | 복수의 트렌치 mosfet 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法 | |
KR101779384B1 (ko) | 반도체소자 제조방법 | |
JP3999225B2 (ja) | 半導体装置およびその製造方法 | |
JP3303806B2 (ja) | 半導体装置およびその製造方法 | |
JP2007059722A (ja) | 半導体装置及びその製造方法 | |
KR100649836B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100308 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |