CN100392812C - 形成埋入式掺杂区的方法 - Google Patents
形成埋入式掺杂区的方法 Download PDFInfo
- Publication number
- CN100392812C CN100392812C CNB2005100919483A CN200510091948A CN100392812C CN 100392812 C CN100392812 C CN 100392812C CN B2005100919483 A CNB2005100919483 A CN B2005100919483A CN 200510091948 A CN200510091948 A CN 200510091948A CN 100392812 C CN100392812 C CN 100392812C
- Authority
- CN
- China
- Prior art keywords
- doping region
- formation method
- embedding type
- substrate
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 60
- 230000004888 barrier function Effects 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 abstract description 18
- 150000002500 ions Chemical class 0.000 abstract description 12
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种埋入式掺杂区的形成方法，包括：首先提供一基底，在基底上形成第一绝缘层。之后，图案化第一绝缘层以形成往第一方向延伸的开口，在开口所暴露的基底中形成埋入式掺杂区。然后，在基底上形成第二绝缘层，此第二绝缘层填满开口，并与第一绝缘层构成为第三绝缘层。然后，图案化第三绝缘层以形成一隔离层，并暴露基底及埋入式掺杂区，此隔离层往第二方向延伸，而第二方向与第一方向交错。在基底上形成半导体层填满隔离层两侧区域。本发明因先形成埋入式掺杂区，再于其上形成隔离层，故可降低注入离子的能量。
Description
技术领域
本发明涉及一种半导体元件结构的制造方法，特别是涉及一种在隔离层下形成埋入式掺杂区的方法。
背景技术
在半导体元件中，金氧半导体(Metal Oxide Semiconductor，MOS)由于其耗电量非常小，并且适合高密度的集成制造等诸多优点，为现今半导体工艺中，最重要而且应用最广泛的一种半导体元件。
一般而言，金氧半导体元件的栅极及源极/漏极区通常是制作在基底的一表面上。栅极设置在晶片表面，而源极/漏极区设置在栅极两侧的基底中，在栅极下方且位于源极/漏极区之间的通道区则与基底表面平行，亦即所谓的水平式通道。然而，随着半导体元件的集成度(Integration)的增加，相对的金氧半导体元件尺寸也随之减小。当金氧半导体元件缩小，则通道的长度(ChannelLength)也随之减小，则半导体元件的操作速度将会加快。但是，通道的长度并不能无限制的缩小，当通道的长度缩短到某一程度，则容易造成漏极与源极间发生不正常的电性贯通(Punch Through)，以及热电子效应等所谓的短通道效应(Short Channeling Effect)，如此将严重影响元件的电性表现。
另一方面，上述水平式通道的通道长度通常是由栅极长度所决定。而栅极是利用光刻(Photolithography)及蚀刻方法来制作的。但是，光刻工艺会有所谓关键尺寸(Critical Dimension，CD)的问题，而限制了栅极线宽(LineWidth)的缩小，且不利于半导体元件的进一步缩小。
故而，目前业界发展出一种沟槽式半导体元件技术，将金氧半导体元件制作在沟槽中。举例来说，源极/漏极区各自形成在沟槽的顶端以及底部，栅极设置在沟槽中，位于源极/漏极区之间的通道区则与基底表面垂直，亦即所谓的垂直式通道。由于沟槽式半导体元件的通道长度是由沟槽的深度来决定，因此可以避免光刻工艺的关键尺寸(Critical Dimension，CD)的问题，且能够缩小元件的尺寸，减少其在晶片上的占布面积，增加元件集成度。
然而，在上述沟槽式半导体元件中，源极/漏极区(掺杂区)的其中之一是设置在沟槽底部。而此源极/漏极区(掺杂区)通常是在元件隔离结构(例如：浅沟槽隔离结构(Shallow Trench Isolation，STI))完成后，再进行离子注入工艺而于元件隔离结构元件底部及沟槽底部形成之。由于在离子注入工艺中，需要使掺杂物穿过元件隔离结构(浅沟槽隔离结构)，不但使掺杂物的注入位置的深度增加而难以控制掺杂物注入深度，还需提高注入离子的能量(Energy)。因此，不但使离子注入工艺变得不易控制，同时也会增加工艺成本。
发明内容
有鉴于此，本发明的目的就是在提供一种埋入式掺杂区的形成方法，先形成埋入式掺杂区，再于其上形成隔离层，减低离子注入的深度，故可降低注入离子的能量。
本发明提出一种埋入式掺杂区的形成方法，此方法首先提供一基底。然后在基底上形成第一绝缘层。之后，图案化此第一绝缘层以形成往第一方向延伸的开口。然后，在开口所暴露的基底中形成一埋入式掺杂区。然后，在基底上形成第二绝缘层，此第二绝缘层至少填满开口，并与第一绝缘层构成为第三绝缘层。然后，图案化第三绝缘层以形成一隔离层并暴露出基底及埋入式掺杂区，其中隔离层往第二方向延伸，且第二方向与第一方向交错。之后，在基底上形成一半导体层。
依照本发明的优选实施例所述的埋入式掺杂区的形成方法，上述半导体层至少暴露出隔离层。
依照本发明的优选实施例所述的埋入式掺杂区的形成方法，上述的形成半导体层的方法例如为化学气相沉积法(Chemical Vapor Deposition，CVD)，所使用的反应气体例如为硅甲烷(SiH4，Silane)。
依照本发明的优选实施例所述的埋入式掺杂区的形成方法，上述半导体层的形成方法包括化学气相沉积法或外延硅法(Epitaxy)。半导体层的材料包括单晶硅、多晶硅、非晶硅。半导体层的形成方法包括使用硅甲烷作为反应气体。
依照本发明的优选实施例所述的埋入式掺杂区的形成方法，上述第一绝缘层及第二绝缘层的形成方法包括化学气相沉积法。第一绝缘层及第二绝缘层的材料包括氧化硅。第一绝缘层及第二绝缘层的形成方法包括使用硅甲烷或四乙氧基硅烷(Tetraethylorthosilicate，TEOS)作为反应气体。
依照本发明的优选实施例所述的埋入式掺杂区的形成方法，上述在基底上形成第二绝缘层的步骤后，还包括进行平坦化工艺。平坦化工艺包括化学机械研磨法或回蚀法。而平坦化工艺可以只去除部份不平坦的第二绝缘层而不暴露出第一绝缘层或是暴露出第一绝缘层，或是同时去除部份第一绝缘层和第二绝缘层，使二者所构成的第三绝缘层的厚度变薄。因此，通过控制平坦化工艺即可以控制第三绝缘层的厚度，也就是控制了之后形成的隔离层的高度。
依照本发明的优选实施例所述的埋入式掺杂通道的形成方法，上述的形成埋入式掺杂区的方法例如为离子注入法。
本发明提供一种埋入式掺杂区的形成方法，此方法先提供基底。于在此基底上形成第一氧化硅层，并图案化第一氧化硅层以形成暴露基底的一开口，此开口往第一方向延伸。在此开口所暴露的基底中形成一埋入式掺杂区。在基底上形成填满开口的第二氧化硅层后，平坦化第二氧化硅层，使第二氧化硅层与第一氧化硅层构成第三氧化硅层。图案化第三氧化硅层以形成一隔离层，并暴露出部分基底及埋入式掺杂区，隔离层往一第二方向延伸，第二方向与第一方向交错。之后，在基底上形成半导体层至少暴露出隔离层。
依照本发明的优选实施例所述的埋入式掺杂通道的形成方法，上述的半导体层的形成方法包括化学气相沉积法或外延硅法。半导体层的材料包括单晶硅、多晶硅、非晶硅。
依照本发明的优选实施例所述的埋入式掺杂通道的形成方法，形成第一氧化硅层及第二氧化硅层的方法包括化学气相沉积法。上述的形成该第一氧化硅层及该第二氧化硅层的方法包括使用硅甲烷或四乙氧基硅烷(Tetraethylorthosilicate，TEOS)作为反应气体。
依照本发明的优选实施例所述的埋入式掺杂通道的形成方法，在平坦化第二氧化硅层的步骤中，还包括移除部分第一氧化硅层。平坦化第二氧化硅层的方法包括化学机械研磨法或回蚀法。而平坦化第二氧化硅层可以只去除部份不平坦的第二氧化硅层而不暴露出第一氧化硅层或是暴露出第一氧化硅层，或是同时去除部份第一氧化硅层和第二氧化硅层，使二者所构成的第三氧化硅层的厚度变薄。因此，通过控制平坦化工艺即可以控制第三氧化硅层的厚度，也就是控制了之后形成的隔离层的高度。
依照本发明的优选实施例所述的埋入式掺杂通道的形成方法，上述埋入式掺杂区的形成方法包括离子注入法。
本发明因为采用先形成埋入式掺杂区，再于其上形成隔离层的方法，所以在形成埋入式掺杂区时，掺杂物不需要穿过元件隔离结构的深度，于是离子注入的深度可以降低，并可以降低注入离子的能量。而且，由于离子注入的深度降低，因此可以降低离子注入工艺的控制难度，同时也可以减少工艺成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1A-1E绘示为依照本发明的优选实施例的一种埋入式掺杂区的形成方法流程剖面图。
简单符号说明
100：基底
120、140、160：绝缘层
122：开口
124：埋入式掺杂区
142、144：方向
160a：隔离层
164：半导体层
具体实施方式
图1A至图1E绘示为依照本发明的优选实施例的一种埋入式掺杂区的形成方法流程剖面图。为了清楚而简单的说明，在图1A到图1E中所图解说明的是只有单一条埋入式掺杂区的制造流程，但是实际上于隔离层下方可形成有很多条埋入式掺杂区。
请先参照图1A，首先提供基底100，其例如为硅基底。然后，在基底100上形成绝缘层120。此绝缘层120的材料例如是氧化硅。绝缘层120的形成方法例如是化学气相沉积法。当绝缘层120的材料为氧化硅时，所使用的反应气体例如为硅甲烷或四乙氧基硅烷。当然绝缘层120的材料也可以是其它具有绝缘特性的其它材料，如氮化硅、氮氧化硅或低介电常数材料(介电常数小于4)。
接着，请参照图1B，图案化此绝缘层120以形成开口122，此开口122往方向142延伸。而图案化绝缘层120的方法例如为光刻蚀刻工艺。之后，在开口122所暴露出的基底100中形成埋入式掺杂区124。其中，形成埋入式掺杂区124的方法例如为离子注入法，其注入的离子包括N型掺杂物或P型掺杂物，例如为硼离子或砷离子等。
然后，请参照图1C，在基底100上形成另一层绝缘层140，此绝缘层140填满开口122，并与绝缘层120构成为绝缘层160。此绝缘层140的材料例如是氧化硅。绝缘层140的形成方法例如为化学气相沉积法。当绝缘层120的材料为氧化硅时，所使用的反应气体例如为硅甲烷或四乙氧基硅烷。在形成绝缘层140的步骤后，例如可先进行平坦化工艺以将绝缘层140平坦化。平坦化工艺例如为化学机械研磨工艺或回蚀法。而平坦化工艺可以被控制在只去除不平坦的绝缘层140，而不暴露出绝缘层120或是暴露出绝缘层120，或是再往下同时去除绝缘层120和绝缘层140，使二者所构成的绝缘层160的厚度变薄，因此通过控制平坦化工艺即可以控制绝缘层160的厚度，也就是控制了之后形成的隔离层160a的高度。
接着，请参照图1D，图案化绝缘层160以形成隔离层160a，并暴露出部分基底100及部分埋入式掺杂区124。而图案化绝缘层160的方法例如是光刻蚀刻工艺。如图1D所示，隔离层160a往方向144延伸，而方向144与方向142交错。
之后，请参照图1E，在基底100上形成半导体层164，并可视产品需要而暴露出隔离层160a，亦即半导体层164填满隔离层160a的两侧区域。半导体层164的材料例如为单晶硅、多晶硅、非晶硅或者其它的半导体材料如锗等。半导体层164的材料为含硅材料时，半导体层164的形成方法例如为化学气相沉积法或外延硅法，所使用的反应气体例如为硅甲烷等。
在上述的埋入式掺杂区的形成方法中，可视需要而加入蚀刻终止层以控制工艺，但此为本领域技术人员已知，故不再赘述。
在上述的埋入式掺杂区的形成方法中，由于先形成埋入式掺杂区，再于其上形成隔离层，而形成在浅沟槽隔离绝缘层下的埋入式掺杂区的结构，因此以离子注入法形成埋入式掺杂区时，离子注入位置的深度不用包含隔离层的厚度，故离子注入的深度较浅，所以本发明的一种埋入式掺杂区的形成方法至少具有以下优点：
1.可降低注入离子的能量，进而降低工艺成本。
2.使控制离子注入深度的难度降低。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (21)
1.一种埋入式掺杂区的形成方法，该方法包括：
提供一基底；
在该基底上形成一第一绝缘层；
图案化该第一绝缘层以形成暴露该基底的一开口，该开口往一第一方向延伸；
在该开口所暴露的该基底中形成一埋入式掺杂区；
在该基底上形成填满该开口的一第二绝缘层，该第二绝缘层与第一绝缘层构成一第三绝缘层；
图案化该第三绝缘层以形成一隔离层，并暴露出部分该基底及该埋入式掺杂区，该隔离层往一第二方向延伸，该第二方向与该第一方向交错；以及
在该基底上形成一半导体层。
2.如权利要求1所述的埋入式掺杂区的形成方法，其中该半导体层的形成方法包括化学气相沉积法。
3.如权利要求1所述的埋入式掺杂区的形成方法，其中该半导体层的形成方法包括外延硅法。
4.如权利要求2所述的埋入式掺杂区的形成方法，其中该半导体层的材料包括单晶硅、多晶硅、非晶硅。
5.如权利要求3所述的埋入式掺杂区的形成方法，其中该半导体层的形成方法包括使用硅甲烷作为反应气体。
6.如权利要求1所述的埋入式掺杂区的形成方法，其中形成该第一绝缘层及该第二绝缘层的方法包括化学气相沉积法。
7.如权利要求1所述的埋入式掺杂区的形成方法，其中该第一绝缘层及该第二绝缘层的材料包括氧化硅。
8.如权利要求7所述的埋入式掺杂区的形成方法，其中形成该第一绝缘层及该第二绝缘层的方法包括使用硅甲烷或四乙氧基硅烷作为反应气体。
9.如权利要求1所述的埋入式掺杂区的形成方法，其中在该基底上形成该第二绝缘层的步骤后，还包括进行平坦化工艺。
10.如权利要求9所述的埋入式掺杂区的形成方法，其中该平坦化工艺包括化学机械研磨法或回蚀法。
11.如权利要求1所述的埋入式掺杂区的形成方法，其中该埋入式掺杂区的形成方法包括离子注入法。
12.如权利要求1所述的埋入式掺杂区的形成方法，其中该半导体层至少暴露出该隔离层。
13.一种埋入式掺杂区的形成方法，该方法包括：
提供一基底；
在该基底上形成一第一氧化硅层；
图案化该第一氧化硅层以形成暴露该基底的一开口，该开口往一第一方向延伸；
在该开口所暴露的该基底中形成一埋入式掺杂区；
在该基底上形成填满该开口的一第二氧化硅层；
平坦化该第二氧化硅层，使该第二氧化硅层与该第一氧化硅层构成一第三氧化硅层；
图案化该第三氧化硅层以形成一隔离层，并暴露出部分该基底及该埋入式掺杂区，该隔离层往一第二方向延伸，该第二方向与该第一方向交错；以及
在该基底上形成一半导体层，该半导体层至少暴露出该隔离层。
14.如权利要求13所述的埋入式掺杂区的形成方法，其中该半导体层的形成方法包括化学气相沉积法。
15.如权利要求13所述的埋入式掺杂区的形成方法，其中该半导体层的形成方法包括外延硅法。
16.如权利要求14所述的埋入式掺杂区的形成方法，其中该半导体层的材料包括单晶硅、多晶硅、非晶硅。
17.如权利要求13所述的埋入式掺杂区的形成方法，其中形成该第一氧化硅层及该第二氧化硅层的方法包括化学气相沉积法。
18.如权利要求13所述的埋入式掺杂区的形成方法，其中形成该第一氧化硅层及该第二氧化硅层的方法包括使用硅甲烷或四乙氧基硅烷作为反应气体。
19.如权利要求13所述的埋入式掺杂区的形成方法，其中在平坦化该第二氧化硅层的步骤中，还包括移除部分该第一氧化硅层。
20.如权利要求13所述的埋入式掺杂区的形成方法，其中平坦化该第二氧化硅层的方法包括化学机械研磨法或回蚀法。
21.如权利要求13所述的埋入式掺杂区的形成方法，其中该埋入式掺杂区的形成方法包括离子注入法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100919483A CN100392812C (zh) | 2005-08-15 | 2005-08-15 | 形成埋入式掺杂区的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100919483A CN100392812C (zh) | 2005-08-15 | 2005-08-15 | 形成埋入式掺杂区的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917144A CN1917144A (zh) | 2007-02-21 |
| CN100392812C true CN100392812C (zh) | 2008-06-04 |
Family
ID=37738097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100919483A Expired - Fee Related CN100392812C (zh) | 2005-08-15 | 2005-08-15 | 形成埋入式掺杂区的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100392812C (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578508A (en) * | 1993-10-28 | 1996-11-26 | Kabushiki Kaisha Toshiba | Vertical power MOSFET and process of fabricating the same |
| CN1294415A (zh) * | 1999-10-18 | 2001-05-09 | 精工电子有限公司 | 垂直mos晶体管 |
| CN1431701A (zh) * | 2003-02-14 | 2003-07-23 | 中国科学院上海微系统与信息技术研究所 | 一种同时形成图形化埋氧和器件浅沟槽隔离的方法 |
| CN1589499A (zh) * | 2001-11-20 | 2005-03-02 | 通用半导体公司 | 具有多晶硅源极接触结构的沟槽mosfet器件 |
| US6916712B2 (en) * | 1999-03-01 | 2005-07-12 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
-
2005
- 2005-08-15 CN CNB2005100919483A patent/CN100392812C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578508A (en) * | 1993-10-28 | 1996-11-26 | Kabushiki Kaisha Toshiba | Vertical power MOSFET and process of fabricating the same |
| US6916712B2 (en) * | 1999-03-01 | 2005-07-12 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| CN1294415A (zh) * | 1999-10-18 | 2001-05-09 | 精工电子有限公司 | 垂直mos晶体管 |
| CN1589499A (zh) * | 2001-11-20 | 2005-03-02 | 通用半导体公司 | 具有多晶硅源极接触结构的沟槽mosfet器件 |
| CN1431701A (zh) * | 2003-02-14 | 2003-07-23 | 中国科学院上海微系统与信息技术研究所 | 一种同时形成图形化埋氧和器件浅沟槽隔离的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917144A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251086B2 (en) | Semiconductor devices, FinFET devices, and manufacturing methods thereof | |
| CN102593130B (zh) | 半导体器件及其制造方法 | |
| US8502316B2 (en) | Self-aligned two-step STI formation through dummy poly removal | |
| US5777370A (en) | Trench isolation of field effect transistors | |
| CN103035526B (zh) | 半导体器件及其制造方法 | |
| US7012028B2 (en) | Transistor fabrication methods using reduced width sidewall spacers | |
| CN101814492A (zh) | 具有金属栅极堆叠的集成电路与其形成方法 | |
| US9214552B2 (en) | Method for fabricating a strain feature in a gate spacer of a semiconductor device | |
| US11114431B2 (en) | Electrostatic discharge protection device | |
| KR20150073834A (ko) | 반도체 디바이스의 ｆｉｎ 구조물 | |
| US20050191812A1 (en) | Spacer-less transistor integration scheme for high-k gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe strained silicon schemes | |
| US20020022354A1 (en) | Method of doping a gate and creating a very shallow source/drain extension and resulting semiconductor | |
| EP3176816B1 (en) | Well implantation process for finfet device | |
| US20030230779A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN100585802C (zh) | 形成半导体器件的金属前介电质层的方法和半导体衬底 | |
| JP2004336049A (ja) | ノッチ型ゲート電界効果トランジスタの構造および製造方法 | |
| US6483148B2 (en) | Self-aligned elevated transistor | |
| US10679991B2 (en) | Methods and apparatuses including a boundary of a well beneath an active area of a tap | |
| US8912608B2 (en) | Semiconductor device and fabrication method thereof | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| US9954067B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20060017985A (ko) | 반도체 소자 및 그 제조방법 | |
| US20220406774A1 (en) | Doped well for semiconductor devices | |
| CN100392812C (zh) | 形成埋入式掺杂区的方法 | |
| EP1209733A1 (en) | Self-aligned damascene process for MOSFET gate and raised source/drain |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080604 |