CN1431701A

CN1431701A - 一种同时形成图形化埋氧和器件浅沟槽隔离的方法

Info

Publication number: CN1431701A
Application number: CN 03115426
Authority: CN
Inventors: 董业民; 王曦; 陈猛; 王湘; 陈静; 林梓鑫
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2003-07-23
Anticipated expiration: 2023-02-14
Also published as: CN1193421C

Abstract

本发明提出了一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si₃N₄掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。

Description

一种同时形成图形化埋氧和器件浅沟槽隔离的方法

技术领域

本发明提出了一种同时形成图形化绝缘体上的硅(SOI)材料中掩埋氧化层(简称埋氧：BOX)和器件浅沟槽隔离(STI：shallow trench isolation)的方法，属于微电子技术领域。

背景技术

随着器件的特征尺寸进入超深亚微米和亚0.1微米，集成电路的继续发展遇到了更大的挑战。系统集成是未来集成电路发展的另一个重要方向，是二十一世纪集成电路技术发展的主流技术。SOI材料以其独特的结构和优越的性能将取代体硅成为超大规模集成电路(VLSI)和系统芯片(SOC：system-on-a-chip)的主流材料。

然而，SOI技术在实际应用上还存在许多问题。从电路角度而言，许多SOI电路，如射频(RF)电路，动态随机存储器(DRAM)，电荷耦合器件(CCD)成像系统等，在SOI衬底上实现的难度还很大，目前在工艺上也非常不成熟。而这些电路在体硅上制造已经非常成熟，从设计到工艺都得到了优化，已不存在任何问题。

如果将SOI电路和体硅电路制造在同一块芯片上，充分发挥各自的优势，将可以极大地提高芯片的性能；也可以避开目前RF，DRAM，CCD等电路在SOI衬底上设计和制造工艺不成熟的缺点。这就需要图形化的SOI衬底材料，也就是在硅衬底中形成图形化的埋氧。在这样的衬底上，SOI电路制造在衬底的SOI区域；体硅电路制造在衬底的体硅区域，从而实现了SOI电路与体硅电路的集成。例如，将高速低功耗的SOI-CMOS逻辑或控制电路与体硅的DRAM，RF电路集成为便携式系统芯片；或者与体硅的CCD成像器件集成为数字相机的芯片。

注氧隔离(SIMOX)技术是制备SOI材料的主流技术之一，它完全与目前超大规模集成电路的制造工艺相兼容。SIMOX技术也是制备图形化SOI材料的重要手段之一。最初，英国Surrey大学的U.Bussmann等人(U.Bussmann，A.K.Robinson，and P.L.F.Hemment，Silicon-on-insulator deviceislands formed by oxygen implantation through patterned masking layers，Journalof Applied Physics 70(8)(1991)4584-4592)采用SIMOX技术制备图形化SOI材料以达到器件全介质隔离的目的。但他们所制备的材料质量很差，在埋氧与体硅之间的过渡区域存在着大量的缺陷。最近，S.Bagchi等人(S.Bagchi，Y.Yu，M.Mendicino，et al.，Defect analysis of patterned SOI material，IEEE International SOI Conference(1999)121-122)采用中等剂量(0.8×10¹⁸cm^-2)的SIMOX技术制备图形化SOI材料，从他们的结果来看，在埋氧和体硅之间的过渡区域也存在着大量的缺陷，密度高达10⁸cm^-2，缺陷在边界处延伸2个微米左右。这主要是注入的氧在高温退火过程中形成图形化埋氧后体积膨胀(体积变大2.25倍)产生应力的结果。如果采用标准的全剂量(1.8～2.0×10¹⁸cm^-2)注入，过渡区域中将产生更高密度的缺陷，过渡区会更大；并且整个SOI区域的顶层硅的质量都会受到严重的影响，从而影响芯片的性能和成品率，甚至无法制造电路。

另外，在器件的制造过程中，需要进行器件隔离，主要的隔离方法有：局部氧化(LOCOS)隔离和STI隔离两种。LOCOS隔离工艺有一系列的缺点：鸟嘴结构使场氧侵入器件的有源区；场注入在高温氧化过程中发生再分布；场氧在窄隔离区变薄；表面不平坦等等。随着器件尺寸的不断缩小，STI隔离将成为深亚微米工艺中主流隔离技术，因为STI隔离克服了LOCOS隔离的缺点，具有优异的器件隔离性能：表面平坦；隔离区可等比例缩小，几乎为零的场侵蚀；良好的抗锁定性能等等(深亚微米隔离技术——浅沟槽隔离工艺，王新柱，徐秋霞，钱鹤等，半导体学报，23(3)(2002)323-329)。目前，在半导体制造工艺中，SOI材料的制备和器件的制造是前后分离的，都是在商品化的SOI材料上进行器件的制造。

发明内容

鉴于SIMOX技术制备的图形化SOI材料中存在着大量应力导致的缺陷，以及图形化SOI材料的制备和器件制造工艺相分离的缺点，本发明的目的是提供一种同时形成图形化埋氧和器件STI隔离的方法，消除体硅与埋氧之间过渡区的应力以获得高质量的图形化SOI材料；同时减少了总的工艺步骤。本发明所提供的方法最重要的特征是将图形化SOI材料的制备和器件的STI隔离工艺结合起来，在实现器件STI隔离的同时完成图形化SOI材料的制备。二者的结合，一方面减少了工艺步骤；另一方面提高了二者的质量。

用SIMOX技术制备图形化SOI材料需要的工艺步骤主要是在体硅区域光刻形成掩模；氧离子注入；高温退火(退火气氛中含有适量的氧气)。STI隔离工艺中主要的步骤是沟槽隔离区Si₃N₄掩模的形成；沟槽的反应离子刻蚀(RIE)；高温氧化使沟槽顶角圆滑以抑制STI边缘漏电；沟槽的填充；化学机械抛光(CMP)平坦化；湿法腐蚀Si₃N₄掩模。

可以看出，制备图形化SOI材料的掩模可以使用STI中的掩模来阻挡离子注入；而STI工艺中的沟槽顶角圆滑氧化可以在图形化SOI材料制备工艺中的高温退火过程中同时完成。所以二者结合使工艺步骤减少。由于在制备图形化SOI材料时，注入的区域被沟槽所隔离，不存在体硅与埋氧之间的过渡区问题，避免了应力的产生，从而大大提高了SOI材料的质量。另外，制备图形化SOI材料的高温退火过程中所生成的SiO₂也使STI工艺中沟槽顶角圆滑的质量有所改善。

具体而言，本发明的方法包括以下各步骤：

(a)光刻出将形成的SOI区域及其四周的沟槽；

(b)离子注入；

(c)高温退火；

(d)填充沟槽，CMP抛光，腐蚀Si₃N₄掩模。

步骤(a)中，为了释放与硅衬底之间的应力，在沉积Si₃N₄薄膜之前要生长厚度为10～30nm的缓冲氧化层。Si₃N₄薄膜采用低压化学气相沉积(LPCVD)方法沉积，厚度为200～600nm以完全阻挡25～200keV氧离子的注入。沟槽隔离区的宽度为0.1～2μm；沟槽深度为0.2～1.5μm。沟槽的刻蚀采用反应离子刻蚀，刻蚀气体为Cl₂、HBr和O₂的混合气体。

步骤(b)中离子注入的能量为25～200keV，剂量为1×10¹⁷～2.0×10¹⁸cm^-2。注入时，衬底的温度为400～700℃。注入的离子除了O⁺以外还可以是O₂ ⁺、HO⁺、H₂O⁺、N⁺、N₂ ⁺等以形成掩埋的氧化硅和氮化硅绝缘层。

步骤(c)中退火温度为1200～1375℃；退火时间为1～24小时；退火气氛为氮气或氩气与氧气的混合气体，其中氧气的体积含量为0.5％～20％。

步骤(d)中的工艺是实现图形化埋氧之后继续完成STI隔离的后续工艺，沟槽的填充物为热分解的SiO₂(TEOS)或沉积的多晶硅；采用CMP工艺使衬底的表面平坦化；用热磷酸腐蚀除去Si₃N₄之后就可以继续进行常规的CMOS工艺流片，完成所设计的器件或电路。

本发明的方法在形成STI隔离工艺的过程中注入氧离子形成图形化SOI材料，充分利用了STI工艺中的步骤，就形成图形化SOI材料本身而言，在减少工艺步骤的同时提高了材料的质量。由于离子注入区域四周被沟槽隔离开，这样在高温退火工程中，退火气氛中的氧气可以更有效的扩散到硅片的内部。如果注入的剂量太低，外界的氧气扩散到离子注入的射程范围内，相当于起到了补充注入剂量的作用；这就使我们可以采用更低的注入剂量来形成图形化SOI材料。由于有更多的外界氧气扩散到硅片中起到内部热氧化(ITOX)的作用，这会提高图形化SOI材料的质量。S.Nakashima等人(S.Nakashima，T.Katayama，Y.Miyamura et al.，Thickness increment of buriedoxide in a SIMOX wafer by high-temperature oxidation，IEEE InternationalConference(1994)71-72)研究发现，内部热氧化可以使埋氧与顶层硅的界面更加平整，使界面处的埋氧的性质类似于热氧化生成的SiO₂。

附图说明

图1为已沉积和薄膜的原始硅片结构示意图。

图2为完成沟槽刻蚀以及光刻出将要离子注入区域后的结构示意图。

图3为完成离子注入和高温退火后的结构示意图。

图4为完成CMP抛光并腐蚀除去Si₃N₄后最终的图形化SOI衬底结构示意图。

图中，1为原始硅片；2为SiO₂；3为Si₃N₄；4为刻蚀出的沟槽；5为SOI区域的埋氧；6为SOI区域的顶层硅；7为STI隔离区；8为体硅区域。

具体实施方式

下面的具体实施例有助于理解本发明的特征和优点，但本发明的实施决不仅局限于此实施例。

实施例1

在4英寸p型(100)单晶硅片上1000℃，O₂+HCl气氛下热氧化生长30nm厚的SiO₂作为缓冲层；然后用LPCVD工艺沉积350nm厚的Si₃N₄薄膜；光刻出沟槽隔离区，沟槽的宽度为500nm。沟槽的刻蚀剂为80sccm的Cl₂、40sccm的HBr和2sccm的O₂，沟槽的深度为400nm。光刻出要注入氧离子形成SOI结构的区域，湿法腐蚀除去Si₃N₄和SiO₂露出硅表面。注入氧离子，注入的能量为100keV，剂量为3.5×10¹⁷cm^-2；注入时，衬底的温度为680℃。注入后的硅片在1320℃，Ar+1％O₂气氛中退火5小时。退后过程中热氧化生成的SiO₂正好使沟槽顶角圆滑，起到了抑制STI边缘漏电的作用。沟槽填充物为PECVD TEOS SiO₂。最后经CMP抛光平整化，热磷酸腐蚀除去Si₃N₄。这样，完成STI隔离工艺的图形化SOI材料就制备完成，接着可以进行常规的CMOS工艺流片，完成所设计的器件或电路。

Claims

1.一种同时形成图形化埋氧和器件浅沟槽隔离的方法，工艺步骤，其特征在于：图形化材料的制备和器件浅沟槽隔离工艺相结合，在实现浅沟槽隔离的同时完成图形化SOI材料的制备；具体工艺步骤是：

(a)光刻出要进行离子注入以形成SOI的区域，并在该区域的四周刻蚀出沟槽；

(b)离子注入，注入离子的能量为25～200keV，剂量为1×10¹⁷～2.0×10¹⁸cm^-2；注入时，衬底的温度为400～700℃；

(c)离子注入后进行高温退火，退火温度为1200～1375℃；退火时间为1～24小时；退火气氛为氮气或氩气与氧气的混合气体，其中氧气的含量为0.5％～20％；

(d)在沟槽中填充SiO₂或多晶硅，采用CMP工艺使衬底的表面平坦化；用热磷酸腐蚀除去Si₃N₄后接着进行常规的CMOS工艺流片，完成所设计的器件或电路。

2.按权利要求1所述的同时形成图形化埋氧和器件浅沟槽隔离的方法，其特征在于刻蚀沟槽的掩模为LPCVD沉积的Si₃N₄薄膜，厚度为200～600nm以完全阻挡所注入的离子。

3.按权利要求1所述的同时形成图形化埋氧和器件浅沟槽隔离的方法，其特征在于沟槽的刻蚀采用反应离子刻蚀，刻蚀气体为Cl₂、HBr和O₂的混合气体；沟槽深度为0.2～1.5μm；沟槽宽度为0.1～2μm。

4.按权利要求1所述的同时形成图形化埋氧和器件浅沟槽隔离的方法，其特征在于注入的离子为O⁺、O₂ ⁺、HO⁺、H₂O⁺、N⁺或N₂ ⁺，以形成掩埋的氧化硅和氮化硅绝缘层。

5.按权利要求1所述的同时形成图形化埋氧和器件浅沟槽隔离的方法，其特征在于高温退火形成掩埋绝缘层的同时圆滑了沟槽顶角，起到抑制STI边缘漏电的作用。