CN105206557B - 一种光刻对准标记的制备方法 - Google Patents

一种光刻对准标记的制备方法 Download PDF

Info

Publication number
CN105206557B
CN105206557B CN201510535381.8A CN201510535381A CN105206557B CN 105206557 B CN105206557 B CN 105206557B CN 201510535381 A CN201510535381 A CN 201510535381A CN 105206557 B CN105206557 B CN 105206557B
Authority
CN
China
Prior art keywords
alignment mark
photoetching
photoetching alignment
ontology
mark ontology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510535381.8A
Other languages
English (en)
Other versions
CN105206557A (zh
Inventor
陈辉
宋里千
程银华
郭可
刘鹏飞
岳金亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510535381.8A priority Critical patent/CN105206557B/zh
Publication of CN105206557A publication Critical patent/CN105206557A/zh
Application granted granted Critical
Publication of CN105206557B publication Critical patent/CN105206557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种光刻对准标记的制备方法,属于功率半导体器件技术领域,以解决在功率半导体器件制造过程中,光刻对准标记受到影响导致功率半导体器件后续制备工艺的精度下降的技术问题。该光刻对准标记的制备方法包括:通过第一次光刻工艺,形成光刻对准标记本体;在所述光刻对准标记本体上,形成绝缘层;通过第二次光刻工艺,对所述绝缘层进行刻蚀,形成覆盖所述光刻对准标记本体的保护膜,得到所需的光刻对准标记。

Description

一种光刻对准标记的制备方法
技术领域
本发明涉及功率半导体器件技术领域,具体地说,涉及一种光刻对准标记的制备方法。
背景技术
一个完整的功率半导体器件需要经过多次重复氧化、扩散、薄膜淀积、光刻和刻蚀等步骤才能制得。功率半导体器件制造过程中,光刻是一个重要的工艺流程,其通过涂胶和曝光将设计的图形通过光刻胶层复制到硅片上。
一般通过第一次光刻和刻蚀在硅片上形成功率半导体器件图形的同时也形成对准标记供后续光刻对准使用,从第二次光刻开始每次光刻需要与前层对准。而每经过一次工艺步骤,光刻对准标记都会受到影响,如对准标记尺寸改变、图形分辨率降低、台阶差减小、对比度降低、图形湮没甚至消失等。光刻对准标记受到影响,将降低功率半导体器件后续制备工艺的精度,提高功率半导体器件的废品率以及生产成本。
发明内容
本发明的目的在于提供一种光刻对准标记的制备方法,以解决在功率半导体器件制造过程中,光刻对准标记受到影响导致功率半导体器件后续制备工艺的精度下降的技术问题。
本发明提供了一种光刻对准标记的制备方法,该方法包括:
通过第一次光刻工艺,形成光刻对准标记本体;
在所述光刻对准标记本体上,形成绝缘层;
通过第二次光刻工艺,对所述绝缘层进行刻蚀,形成覆盖所述光刻对准标记本体的保护膜,得到所需的光刻对准标记。
可选的,所述光刻对准标记本体内形成有二氧化硅缓冲层。
可选的,通过第一次光刻工艺,形成光刻对准标记本体包括:
在硅衬底上形成光刻胶层;
利用曝光工艺,对光刻胶层进行构图,在光刻胶层上形成对应光刻对准标记本体的图案;
对所述硅衬底进行刻蚀处理,将光刻胶层上形成的对应光刻胶层对准标本体的图案转移到所述硅衬底上,形成所述光刻对准标记本体。
可选的,位于所述硅衬底上的光刻胶层对准标记本体的深度为500纳米至1微米。
可选的,在通过第一次光刻工艺,形成光刻对准标记本体之前,还包括:
在硅衬底表面形成二氧化硅薄膜。
可选的,通过第一次光刻工艺,形成光刻对准标记本体包括:
在所述二氧化硅薄膜上形成光刻胶层;
利用曝光工艺,对光刻胶层进行构图,在光刻胶层上形成对应光刻对准标记本体的图案;
对所述二氧化硅薄膜进行刻蚀处理,将光刻胶层上形成的对应光刻胶层对准标本体的图案转移到所述二氧化硅薄膜上,形成所述光刻对准标记本体。
可选的,通过第一次光刻工艺,形成光刻对准标记本体还包括:
在所述光刻对准标记本体内形成二氧化硅缓冲层。
可选的,所述二氧化硅薄膜的厚度为500纳米至1微米,所述光刻对准标记本体的深度与所述二氧化硅薄膜的厚度相等。
可选的,覆盖所述光刻对准标记本体的保护膜的厚度为100至300纳米。
可选的,所述绝缘层的材质为氮化硅。
本发明带来了以下有益效果:在本发明实施例的技术方案中,提供了一种光刻对准标记的制备方法,该方法在形成光刻对准标记本体之后,在光刻对准标记本体上覆盖一层保护膜。保护膜的设置能够有效地保护光刻对准标记本体,防止制备功率半导体器件的过程中,光刻对准标记本体失效,进而有利于提高功率半导体器件的制备良品率。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要的附图做简单的介绍:
图1是本发明实施例提供的光刻对准标记的制备方法的流程示意图;
图2至图7是本发明实施例提供的光刻对准标记的制备过程示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
本发明实施例提供了一种光刻对准标记的制备方法,如图1所示,该方法包括如下几个步骤:
步骤S101、通过第一次光刻工艺,形成光刻对准标记本体。
光刻对准标记一般都是通过光照和刻蚀工艺,将光刻对准标记制作在硅衬底1或硅衬底1生长的薄膜上。因此,本发明实施例中,若是光刻对准标记直接制作在硅衬底1上,需要经过如下过程:
首先,在硅衬底1上通过涂覆等方式形成光刻胶层3。光刻胶又称光致抗蚀剂,是由感光树脂、增感剂(见光谱增感染料)和溶剂三种主要成分组成的对光敏感的混合液体。由于光刻胶是一种混合液体,因此在涂覆上光刻胶之后,首先需要对光刻胶进行预烘烤、固化处理,以将液体的光刻胶转变为固体,形成本发明实施例所需的光刻胶层3,厚度可为1微米至3微米。
之后,利用曝光工艺,采用适合的掩膜版,对光刻胶层3进行构图,在光刻胶层3上形成对应光刻对准标记本体4的图案。曝光过程可采用波长200nm至450nm的紫外光,曝光时长需要视光刻胶的类型及厚度而定,可控制在20毫秒至180毫秒不等。
最后,对硅衬底1进行刻蚀处理。由于经过构图工艺的光刻胶层3仅部分覆盖硅衬底1,将硅衬底1的部分区域暴露在外。此时,利用对应硅衬底1的刻蚀液或刻蚀气体,刻蚀液或刻蚀气体会腐蚀硅衬底1未被光刻胶层3覆盖的区域,从而将光刻胶层3上形成的对应光刻对准标本体的图案转移到硅衬底1上,在硅衬底1上形成光刻对准标记本体4。
光刻对准标记本体4形成后,需要将硅衬底1表面上残留的光刻胶层3剥离。
或者,若是将光对准标记本体制作在硅衬底1生长的薄膜上,在进行第一次光刻工艺之前,首先需在该硅衬底1上形成薄膜。
以二氧化硅薄膜2为例,二氧化硅薄膜2具有良好的硬度、光学、介电性质及耐磨、抗蚀等特性,在光学、微电子等领域有着广泛的应用前景,是目前国际上广泛关注的功能材料。若需要在硅衬底1上形成二氧化硅薄膜2,可通过化学气相淀积法、物理气相淀积、热氧化法、溶胶凝胶法和液相沉积法等形成。
如图2所示,在硅衬底1上形成了二氧化硅薄膜2之后,可对二氧化硅薄膜2采用第一次光刻工艺,在二氧化硅薄膜2上形成光刻对准标记本体4。
与对硅衬底1采用第一次光刻工艺的过程类似的,在二氧化硅薄膜2上形成光刻胶层3之后,利用曝光工艺,采用合适的掩膜版,对光刻胶层3进行构图,如图3所示。最后,对二氧化硅薄膜2进行刻蚀工艺,将光刻胶层3上形成的图案转移到二氧化硅薄膜2上,形成光刻对准标记本体4,如图4所示。
光刻对准标记本体4通常位于划片道上,所谓划片道,即为在衬底上制备功率半导体器件制备时,预留下来的用于后续切割功率半导体器件使用的刀片行走路径。
由于光刻对准标记本体4位于划片道上,若不对其进行特定处理,将会在后续的氧化、光刻等工艺中,受到磨损。例如氧化尤其是厚膜氧化过程中,因光刻对准标记本体4各处的氧化速度存在差异,将导致光刻对准标记本体4的台阶差减小。光刻对准标记本体4的台阶差减小,将提高光刻机对光刻对准标记本体4的分辨难度。
进一步的,因氧化速度的差异及后续薄膜淀积过程等,在经过多次氧化、薄膜淀积工艺后,光刻对准标记本体4将越来越模糊,甚至消失。即使没有氧化工艺对光刻对准标记本体4的影响,在进行光刻工艺时,光刻对准标记本体4将会严重受刻蚀尤其是湿法腐蚀的破坏。
现有技术中,一种优化方式就是将原有的光刻对准标记本体4的台阶差加大,即:加厚二氧化硅薄膜2的厚度或加深硅槽刻蚀的深度。此优化方案存在一个很难解决的问题:厚氧化和深槽填充。厚氧化需要过高的氧化温度及过长氧化时间,长时间高温过程将会改变器件结构及特性;光刻工艺过程留在深槽内的光刻胶很难去除干净,残留的光刻胶将会给后续工艺带来沾污,影响功率半导体器件性能,严重时将导致器件失效。
而在本发明实施例中,则是通过其他方式,保持在整个功率半导体器件的制备过程中,光刻对准标记本体4的完整、清晰。具体如下文所述:
如图1所示,本发明实施例还包括:
步骤S102、在光刻对准标记本体上,形成绝缘层。
其中,氮化硅直接覆盖在光刻对准标记本体4上,如图5所示,绝缘层6的材料应与形成光刻对准标记本体4的二氧化硅或硅衬底1不同,以保证在刻蚀绝缘层6时,刻蚀绝缘层6的刻蚀气体或刻蚀液不会对二氧化硅或硅衬底1造成影响。
由于有着良好的绝缘性、致密性、稳定性和对杂质离子的掩蔽能力,氮化硅薄膜作为一种高效器件表面的钝化层被广泛应用在半导体工艺中。因此,本发明实施例中,绝缘膜优选利用氮化硅形成。
氮化硅薄膜的制备方法很多:直接氮化法,溅射法,热分解法。也可以在700~1000℃下由常压化学气相淀积法(Atmospheric-Pressure Chemical Vapor Deposition,简称APCVD)或者在750℃左右用低压化学气相淀积法(Low Pressure Chemical VaporDeposition,简称LPCVD)制得。但现在工业上和实验室一般使用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,简称PECVD)来生成氮化硅薄膜。这是因为这种方法淀积温度低,对多晶硅中少子寿命影响较小,而且生产时能耗较低;淀积速度较快,生产能力高;工艺重复性好,淀积薄膜均匀;并且薄膜缺陷密度较低。
需要说明的是,由于氮化硅的应力较大,严重时可导致光刻对准标记本体4内暴露出的硅衬底龟裂。因此为了防止制得的光刻对准标记变形,所以在氮化硅淀积之前,需在光刻对准标记本体4内形成二氧化硅缓冲层5。该位于光刻对准标记4本体内的二氧化硅缓冲层的厚度为50纳米至100纳米,作为应力缓冲层,有利于缓冲氮化硅的应力避免龟裂发生。
具体的,在本发明实施例中,若是光刻对准标记本体4是在硅衬底1上制成的,则需要在制得光刻对准标记本体4后,对硅衬底1进行氧化处理,以生成位于光刻对准标记本体4内的二氧化硅缓冲层5。
而对于制备在二氧化硅薄膜2中的光刻对准标记本体4而言,二氧化硅缓冲层5可在对二氧化硅薄膜2进行刻蚀时,不将二氧化硅薄膜2刻穿,剩余部分二氧化硅形成所需的二氧化硅缓冲层5。
由于基于二氧化硅薄膜2直接形成的二氧化硅缓冲层5的厚度无法精确控制,因此,本发明实施例中,也可在将二氧化硅薄膜2刻穿制得光刻对准标记本体4之后,对光刻对准标记本体4进行进一步的二次氧化,使得光刻对准标记本体4内形成有厚度理想的二氧化硅缓冲层5。
步骤S103、通过第二次光刻工艺,对绝缘层进行刻蚀,形成覆盖光刻对准标记本体的保护膜,得到所需的光刻对准标记。
在形成了绝缘层6之后,再次形成光刻胶层3。之后,利用适当的掩膜版对光刻胶层3进行构图工艺,在光刻胶层3上形成所要构建的保护膜7形状的图案,如图6所示。之后,通过刻蚀工艺,将光刻胶层3上的图案转移到绝缘层6上,形成覆盖光刻对准标记本体4的保护膜7,得到所需的光刻对准标记,如图7所示。
本发明实施例中,通过第二次光刻工艺,对绝缘层6进行刻蚀,将光刻对准标记本体4区域的绝缘层6保留,去除其他地方的绝缘层6,以形成覆盖光刻对准标记本体4的保护膜7。其中,保护膜7的形状可随意设置,只要保证保护膜7位于划片道,能够完全覆盖光刻对准标记,并且不会影响功率半导体器件各部分的制备过程即可。
另外,由于对保护膜7的形状的要求不高,因此,还有利于降低形成保护膜7的第二次光刻工艺的制备工艺要求,降低功率半导体器件的制备成本。
一般的,位于硅衬底1上的光刻对准标记本体的深度为500纳米至1微米。而制备过程中,在硅衬底1上形成的二氧化硅薄膜2的厚度也为500纳米至1微米,第一次光刻工艺会将所生成的二氧化硅薄膜2刻穿,因此二氧化硅薄膜2中的光刻胶层3对准标记本体的深度与二氧化硅薄膜2的厚度相等,也为500纳米至1微米。
若覆盖光刻对准标记的保护膜7的厚度过大,将导致划片道上局部介质过厚或局部深坑,在划片时容易引发芯片边缘崩边,降低功率半导体器件的良品率。因此,本发明实施例中的覆盖光刻对准标记本体4的保护膜7的厚度优选为100至300纳米。不仅保护膜7的制备成本较低,同时能够有效地保护光刻对准标记,防止制备功率半导体器件的过程中,光刻对准标记失效。
为了使得光刻机能够准确地分辨光刻对准标记本体4,本发明实施例中,光刻对准标记本体4优选为同时向两个方向延伸的十字形。另外,光刻对准标记本体4也可选为多个并排的条形,具体可根据实际情况进行设置,本发明实施例对此不进行限定。
综上,在本发明实施例的技术方案中,提供了一种光刻对准标记的制备方法,该方法在形成光刻对准标记本体4之后,在光刻对准标记本体4上覆盖一层保护膜7。保护膜7的设置能够有效地保护光刻对准标记本体4,防止制备功率半导体器件的过程中,光刻对准标记本体4失效,进而有利于提高功率半导体器件的制备良品率。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。

Claims (3)

1.一种光刻对准标记的制备方法,其特征在于,包括:
通过第一次光刻工艺,形成光刻对准标记本体,其中,所述光刻对准标记本体位于划片道上,所述划片道为在衬底上制备功率半导体器件制备时,预留下来的用于后续切割功率半导体器件使用的刀片行走路径;
在所述光刻对准标记本体上,形成绝缘层;
通过第二次光刻工艺,对所述绝缘层进行刻蚀,形成覆盖所述光刻对准标记本体的保护膜,得到所需的光刻对准标记;
其中,在通过第一次光刻工艺,形成光刻对准标记本体之前,还包括:
在硅衬底表面形成二氧化硅薄膜;
其中,所述光刻对准标记本体内形成有二氧化硅缓冲层,形成方法包括将所述二氧化硅薄膜刻穿制得所述光刻对准标记本体之后,对所述光刻对准标记本体进行进一步的二次氧化;
其中,通过第一次光刻工艺,形成光刻对准标记本体包括:
在所述二氧化硅薄膜上形成光刻胶层;
利用曝光工艺,对光刻胶层进行构图,在光刻胶层上形成对应光刻对准标记本体的图案;
对所述二氧化硅薄膜进行刻蚀处理,将光刻胶层上形成的对应光刻胶层对准标记 本体的图案转移到所述二氧化硅薄膜上,形成所述光刻对准标记本体;
其中,覆盖所述光刻对准标记本体的保护膜的厚度为100至300纳米;
所述光刻对准标记本体为同时向两个方向延伸的十字形。
2.根据权利要求1所述的制备方法,其特征在于,所述二氧化硅薄膜的厚度为500纳米至1微米,所述光刻对准标记本体的深度与所述二氧化硅薄膜的厚度相等。
3.根据权利要求1所述的制备方法,其特征在于,所述绝缘层的材质为氮化硅。
CN201510535381.8A 2015-08-28 2015-08-28 一种光刻对准标记的制备方法 Active CN105206557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510535381.8A CN105206557B (zh) 2015-08-28 2015-08-28 一种光刻对准标记的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510535381.8A CN105206557B (zh) 2015-08-28 2015-08-28 一种光刻对准标记的制备方法

Publications (2)

Publication Number Publication Date
CN105206557A CN105206557A (zh) 2015-12-30
CN105206557B true CN105206557B (zh) 2018-09-18

Family

ID=54954146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510535381.8A Active CN105206557B (zh) 2015-08-28 2015-08-28 一种光刻对准标记的制备方法

Country Status (1)

Country Link
CN (1) CN105206557B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025094B (zh) * 2016-05-04 2018-12-28 京东方科技集团股份有限公司 封装玻璃上的对位标记及其制造方法、oled及其生产方法
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
CN112825315B (zh) * 2019-11-20 2022-04-12 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207966B1 (en) * 1998-12-04 2001-03-27 Advanced Micro Devices, Inc Mark protection with transparent film
US6342426B1 (en) * 2001-02-08 2002-01-29 Mosel Vitelic Inc. Method for protecting stepper alignment marks
CN1431701A (zh) * 2003-02-14 2003-07-23 中国科学院上海微系统与信息技术研究所 一种同时形成图形化埋氧和器件浅沟槽隔离的方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227913B (en) * 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
JP4630778B2 (ja) * 2005-09-15 2011-02-09 シャープ株式会社 アライメントマークの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207966B1 (en) * 1998-12-04 2001-03-27 Advanced Micro Devices, Inc Mark protection with transparent film
US6342426B1 (en) * 2001-02-08 2002-01-29 Mosel Vitelic Inc. Method for protecting stepper alignment marks
CN1431701A (zh) * 2003-02-14 2003-07-23 中国科学院上海微系统与信息技术研究所 一种同时形成图形化埋氧和器件浅沟槽隔离的方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法

Also Published As

Publication number Publication date
CN105206557A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
KR101772993B1 (ko) 고 콘트라스트 정렬 마크를 갖는 주형
CN105206557B (zh) 一种光刻对准标记的制备方法
CN103576225B (zh) 位相掩膜光刻制备占空比可调的纳米周期光栅的方法
TW201719272A (zh) 製造隔膜總成之方法
US20200073230A1 (en) Pellicle for an euv lithography mask and a method of manufacturing thereof
CN104538348B (zh) 过孔和显示基板的制作方法
KR100655162B1 (ko) 발광 소자의 보호막 형성의 방법
US9529127B2 (en) Method for producing a refractive or diffractive optical device
CN105719955A (zh) 一种GaN基发光二极管芯片的制备方法
Lin et al. The application of the scallop nanostructure in deep silicon etching
CN106960784B (zh) 半导体器件及其制备方法
KR20180029384A (ko) 극자외선 리소그래피용 펠리클 및 그의 제조 방법
EP2857348B1 (en) Mems chip and manufacturing method therefor
CN100547762C (zh) 形成接触孔的方法
US20140225233A1 (en) Layer arrangement
TW201237545A (en) High resolution phase shift mask
CN104157553A (zh) 双重图形化形成方法
CN109449120A (zh) 一种优化划片质量的方法
CN106024720B (zh) 硅基薄膜晶体管及制备方法、有源矩阵装置及制备方法
CN103489829A (zh) 处理晶片的方法、晶片及制造半导体器件的方法
CN103258795A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
CN104282549A (zh) 一种背面结构的保护方法
US7824824B2 (en) Composite phase shifting lithography mask including etch stop layer
CN207012987U (zh) 一种基于聚合物中间层的微流控芯片
JP2003249484A (ja) デポジション中に下層の損傷を防止する保護層を持った半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201010

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.