CN109449120A - 一种优化划片质量的方法 - Google Patents

一种优化划片质量的方法 Download PDF

Info

Publication number
CN109449120A
CN109449120A CN201811149210.1A CN201811149210A CN109449120A CN 109449120 A CN109449120 A CN 109449120A CN 201811149210 A CN201811149210 A CN 201811149210A CN 109449120 A CN109449120 A CN 109449120A
Authority
CN
China
Prior art keywords
photoresist
scribing
etching
groove
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811149210.1A
Other languages
English (en)
Inventor
李海燕
邱国臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 11 Research Institute
Original Assignee
CETC 11 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 11 Research Institute filed Critical CETC 11 Research Institute
Priority to CN201811149210.1A priority Critical patent/CN109449120A/zh
Publication of CN109449120A publication Critical patent/CN109449120A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种优化划片质量的方法,本发明通过在划片之前,先在划边线位置挖一定深度和宽度的凹槽,然后在进行划片,由于本发明的划片是在预先挖好的凹槽中进行的,所以本发明可提高软脆性材料划片质量,减少器件正表面崩边、毛刺现象的出现几率,降低划切过程中应力对器件实际工作区域性能的影响,提高后续工艺操作可靠性。

Description

一种优化划片质量的方法
技术领域
本发明涉及器件工艺技术领域,特别是涉及一种优化划片质量的方法。
背景技术
随着半导体材料制备技术的不断进步,材料晶体尺寸不断扩大(以锑化铟材料为例,晶圆尺寸由2寸发展至3寸、6寸),大面积晶圆的生长为批量化器件芯片的制备及器件成本的整体降低奠定了基础。
半导体器件的制备流程简述如下:在半导体器件生产过程中,通过光刻工艺的重复性阵列化操作,在同一晶圆上实现多个器件的同时制备,在经历扩散、钝化、金属淀积等工艺流程后形成同一晶圆上多个具有独立性能的器件,经由划片工艺形成一个个独立的器件。
批量化器件生产制备过程中必要涉及划片工艺。在划片工艺中,通用的划片方式是采用划片机划片实现同一晶圆上独立器件的划切分离。其工作原理是将生长有器件的晶圆粘贴在划片膜或硅片等材料上,放置于承片台,将划片机刀具对准晶圆上划边线位置,在刀具高速旋转的同时,使刀具沿晶圆划边线方向做直线运动,通过强力磨削的物理作用切透晶圆,从而实现器件分离。划片工艺操作如图1所示。
从划片工艺原理及操作方式来看,刀具情况、刀具转速、刀具前进速度、冷却水情况等因素都会影响划片质量,由于划片工艺为纯物理性操作工艺,工艺实现过程中不可避免的存在刀具自身的应力变化、切割过程中晶圆的应力变化、反复使用后刀具的磨损等复杂情况,这为划片工艺的高质量、高重复性带来难度。即使经过工艺参数优化,仍不能避免操作过程中的物理受力对材料造成的崩边、裂角等情况的发生,而这些划片后器件侧壁残留的崩边、毛刺等形貌则有在后续工艺流程中成为应力集中点,引入芯片裂纹等情况发生的风险,降低了器件可靠性与成品率。
发明内容
本发明提供了一种工艺改进方法,以解决现有技术中划片易造成器件崩边崩角的问题。
一方面,本发明提供了一种划片方法,该方法包括:
在晶圆表面涂覆预定厚度的光刻胶,并使器件之间划边线位置进行光刻胶暴露,得到无胶区域,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度 h;
对所述无胶区域的划边线位置进行晶圆材料刻蚀,形成凹槽结构,所述凹槽深度N大于器件实际工作区域深度n;
刻蚀后去除光刻胶掩膜层,清洗晶圆;
再次在晶圆正面均匀涂覆一层光刻胶,将划片机刀具对准所述凹槽中线位置进行划片分离。
进一步地,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度h的尺寸,H的尺寸要考虑刀具划片过程中的误差因素。
进一步地,所述器件的材料包括以下中任一种:硅材料、锑化铟材料、碲镉汞材料等。
进一步地,所述预定厚度为6-12μm。
进一步地,在晶圆表面涂覆预定厚度的光刻胶,包括:
在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,以使其在刻蚀过程中保护器件区域。
进一步地,在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,包括:涂敷所述光刻胶为厚胶膜结构,同时对所述光刻胶进行低温长时间坚膜。
进一步地,对所述所述光刻胶进行坚膜的温度为65-75℃。
进一步地,对所述所述光刻胶进行坚膜的时间为0.8-1.2h。
进一步地,对所述无胶区域的划边线位置进行晶圆材料刻蚀,包括:通过干法刻蚀或化学腐蚀作用对所述无胶区域的划边线位置进行晶圆材料刻蚀。
本发明有益效果如下:
本发明通过在划片之前,先在划边线位置挖一定深度和宽度的凹槽,然后在进行划片,由于本发明的划片是在预先挖好的凹槽中进行的,所以本发明可提高软脆性材料划片质量,减少器件正表面崩边、毛刺现象的出现几率,降低划切过程中应力对器件实际工作区域性能的影响,提高后续工艺操作可靠性。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是现有的划片操作示意图;
图2是本发明实施例的光刻示意图;
图3是本发明实施例的刻蚀效果示意图;
图4是本发明实施例的器件减薄前后的效果示意图;
图5是本发明实施例的独立器件以及器件减薄后的处理工序示意图;
图6是本发明实施例的光刻示意图;
图7是本发明实施例的刻蚀后的凹槽示意图;
图8是本发明实施例的划片后的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明第一实施例提供了一种划片方法,参见图2和3,该方法包括:
在晶圆表面涂覆预定厚度的光刻胶,并使器件之间划边线位置进行光刻胶暴露,得到无胶区域,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度 h;
对所述无胶区域的划边线位置进行晶圆材料刻蚀,可以是干法刻蚀或湿法腐蚀,形成凹槽结构,所述凹槽深度N大于器件实际工作区域深度n;
刻蚀后去除光刻胶掩膜层,清洗晶圆;
再次在晶圆正面均匀涂覆一层光刻胶,将划片机刀具对准所述凹槽中线位置进行划片分离。
也就是说,本发明实施例通过在划片之前,先在划边线位置挖一定深度和宽度的凹槽,然后在进行划片,由于本发明的划片是在预先挖好的凹槽中进行的,因此划片分离后,器件正表面四侧边(即,图4中标识有l、r位置处的侧边)为干法刻蚀或湿法腐蚀工艺获得,刻蚀前后的效果如图6、7所示,器件正表面边缘光滑无毛刺,这种工艺改进方式有以下几种优势:
如图4所示以及图5a所示,器件正表面四周边窄,夹取芯片时镊子可夹取图4中标识有L、R位置处的侧边,避免镊子直接碰触正表面侧边造成伤害;
在一些器件工作的制备过程中,器件分离为独立器件后需进行背减薄工艺将器件减薄到一定厚度才能投入使用,这种情况下,最终剩余器件侧壁为干法刻蚀或湿法腐蚀而得(图5c所示),器件边缘光滑无毛刺,消除了毛刺、崩边等形貌在器件长期工作中引发其他问题的隐患,提高了器件的可靠性。
除上述两种优点,由于正表面侧边为干法刻蚀或湿法腐蚀技术而得,因此光滑无毛刺,提高器件初期的成品率(在原有划片工艺中,一部分器件因表面四周崩边崩角问题严重而被筛除,降低了成品率,该技术方法可有效提高该工艺环节的成品率)。
所以本发明可提高软脆性材料划片质量,减少崩边、毛刺现象的出现几率,同时降低划切过程中应力对器件实际工作区域性能的影响,提高后续工艺操作可靠性。
需要说明的是,本发明实施例中,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度h的尺寸,H的设计具体根据材料和不同刀具划片大数据统计计算得到,具体实施时,本发明实施例中H的尺寸要考虑刀具划片过程中的误差因素。
本发明实施例所述器件的材料包括硅、锑化铟、碲镉汞等半导体材料。
本发明实施例刻蚀凹槽所涂覆的光刻胶的预定厚度为:6-12μm,具体实施时,本领域的技术人员可以根据实际需要进行设定,本发明对此不作具体限定。
本发明实施例所述在晶圆表面涂覆预定厚度的光刻胶,包括:在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,以使其在刻蚀过程中保护器件区域。
具体实施时,本发明实施例所述在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,包括:涂敷所述光刻胶为厚胶膜结构,同时对所述光刻胶进行低温长时间坚膜。
本发明实施例通过低温使光刻胶膜表面缓慢固化,长时间保证光刻胶内部溶剂充分蒸发,使光刻胶膜能够在刻蚀过程中保持良好的掩蔽效果与保型性;使光刻胶不易变性,降低后期去除难度。
具体实施时,本发明实施例对所述所述光刻胶进行坚膜的温度为65-75℃,对所述所述光刻胶进行坚膜的时间为0.8-1.2h。
本发明实施例所述对所述无胶区域的划边线位置进行晶圆材料刻蚀,包括:
通过干法刻蚀或化学腐蚀作用对所述无胶区域的划边线位置进行晶圆材料刻蚀。
为了更好的对本发明进行说明,下面将结合图2-8对本发明实施例所述的方法进行详细的解释和说明:
本发明实施例通过在晶圆正面采用刻蚀工艺(干法刻蚀或湿法刻蚀,可由感应耦合等离子体刻蚀设备、等离子体刻蚀设备、离子铣等设备或腐蚀液实现),在划片之前于划边线位置挖一定深度一定宽度的凹槽,凹槽深度大于器件实际工作区域深度,其中,凹槽开口宽度宽于划片机刀具划片时的开槽宽度;将晶圆材料放置于划片机上,在刻蚀开槽的基础上采用正常划片工艺从晶圆正面在开槽位置对晶圆进行划片,注意在划片过程中刀具不触碰刻蚀凹槽侧壁。
步骤a、在晶圆表面涂覆一定厚度的光刻胶,设计光刻版图形,使光刻后效果如图2和6所示(斜纹区域涂覆有光刻胶,白色空白区域为曝光显影后暴露出来的晶圆区域,光刻后器件间划边线位置暴露,器件区域被光刻胶涂覆保护),其中,无胶区域的窗口宽度H大于划片机划片时刀具的开槽宽度h,具体如图5-6所示;
本发明实施例的刻蚀工艺采用物理化学作用或化学腐蚀作用开槽,凹槽侧壁光滑无毛刺,凹槽侧壁质量远高于划片侧壁质量,对器件工作区域无物理作用引入;
步骤b、对光刻后的晶圆采用刻蚀工艺进行工艺流片,将暴露的无光刻胶掩蔽的划边线位置区域的晶圆材料刻蚀掉,形成凹槽结构,凹槽深度N大于器件实际工作区域深度n。刻蚀后去除光刻胶掩膜层,清洗晶圆;
设定刻蚀凹槽宽度H大于划片开槽宽度h,刻蚀凹槽深度N大于器件实际工作区域深度n,划片过程中刀具不会触及刻蚀凹槽侧壁,即实际工作区域,减少划片过程中应力对器件电学性能的影响,同时器件实际工作区域侧壁光滑无毛刺。以红外探测器的制备为例,部分情况下划片后器件芯片可直接使用,如图5(a)所示,部分情况下需要针对器件进一步进行背减薄磨抛工艺,将器件芯片磨抛至一定厚度备用,如图5(b、c)所示。针对第一种情况,刻蚀凹槽的存在有利于在夹取转移芯片过程中,镊子不直接接触到器件正表面及表层侧壁,降低了人工操作造成器件正表面崩裂的风险。针对第二种情况,一方面降低人工操作夹取芯片芯片正表面崩裂的风险,另一方面磨抛工艺将器件厚度减至所需厚度n后,此时器件侧壁全部是由刻蚀工艺形成的侧壁,侧壁光滑,质量高,如图5(c)所示;磨抛过程中,当剩余器件厚度介于N和n之间时,此时磨抛侧壁为刻蚀侧壁,侧壁光滑无毛刺,在磨抛厚度接近n的减薄过程中进一步降低了因侧壁毛刺等表面样貌引入裂纹等问题的风险。
步骤c、晶圆正面均匀涂覆一层光刻胶,放置在划片机上,进行划片工艺。注意操作过程中将划片机刀具对准划边线位置,刀具正中对准刻蚀凹槽中线,使划片过程中刀头开槽时不触及刻蚀凹槽侧壁。
总体来说,本发明实施例是在已有的划片工艺的基础上进行优化,在划片工艺开始之前增加刻蚀工艺流程,使得划片是在预先挖好的凹槽中进行的,所以本发明可提高软脆性材料划片质量,减少器件正表面崩边、毛刺现象的出现几率,降低划切过程中应力对器件实际工作区域性能的影响,提高后续工艺操作可靠性。
(1)首先采用光刻工艺实现凹槽图形转移,光刻胶膜用于在刻蚀工艺过程中进行器件保护及刻蚀区域界定,具体如图6所示;
(2)采用干法刻蚀或湿法刻蚀工艺进行晶圆刻蚀,形成宽度H、深度N 的方形凹槽,具体如图7所示;
(3)在凹槽位置进行划片,划片时刀具对准刻蚀凹槽中线,使刻蚀过程中刀具不触及刻蚀凹槽,划片开槽宽度h,具体如图8所示。
下面将通过一个具体的例子对本发明实施例所述的方法进行说明:
步骤a、在晶圆表面涂覆一定厚度的光刻胶,进行凹槽图形光刻;
步骤b、对光刻后的晶圆采用刻蚀工艺进行工艺流片,将暴露的无光刻胶掩蔽的划边线位置区域的晶圆材料刻蚀掉,形成凹槽结构,凹槽深度N大于器件实际电学工作区域深度n;
步骤c、去除光刻胶掩膜层,清洗晶圆;
步骤d、晶圆正面均匀涂覆一层光刻胶,将晶圆放置在划片机上,进行划片工艺,操作过程中将划片机刀具正中对准刻蚀凹槽中线,使刀具开槽过程中不触及刻蚀凹槽侧壁。
尽管为示例目的,已经公开了本发明的优选实施例,本领域的技术人员将意识到各种改进、增加和取代也是可能的,因此,本发明的范围应当不限于上述实施例。

Claims (9)

1.一种优化划片质量的方法,其特征在于,包括:
在晶圆表面涂覆预定厚度的光刻胶,并使器件之间划边线位置进行光刻胶暴露,得到无胶区域,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度h;
对所述无胶区域的划边线位置进行晶圆材料刻蚀,形成凹槽结构,所述凹槽深度N大于器件实际工作区域深度n;
刻蚀后去除光刻胶掩膜层,清洗晶圆;
再次在晶圆正面均匀涂覆一层光刻胶,将划片机刀具对准所述凹槽中线位置进行划片分离。
2.根据权利要求1所述的方法,其特征在于,所述无胶区域的宽度H大于划片机划片刀具的开槽宽度h的尺寸。
3.根据权利要求1所述的方法,其特征在于,
所述器件的材料包括以下中任一种:硅材料、锑化铟材料、碲镉汞材料。
4.根据权利要求1所述的方法,其特征在于,
所述预定厚度为6-12μm。
5.根据权利要求1所述的方法,其特征在于,在晶圆表面涂覆预定厚度的光刻胶,包括:
在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,以使其在刻蚀过程中保护器件区域。
6.根据权利要求1所述的方法,其特征在于,在晶圆表面涂覆预定厚度的光刻胶,并对所述光刻胶进行坚膜,包括:
涂敷所述光刻胶为厚胶膜结构,同时对所述光刻胶进行低温长时间坚膜。
7.根据权利要求6所述的方法,其特征在于,
对所述所述光刻胶进行坚膜的温度为65-75℃。
8.根据权利要求6所述的方法,其特征在于,
对所述所述光刻胶进行坚膜的时间为0.8-1.2h。
9.根据权利要求1所述的方法,其特征在于,对所述无胶区域的划边线位置进行晶圆材料刻蚀,包括:
通过干法刻蚀或化学腐蚀作用对所述无胶区域的划边线位置进行晶圆材料刻蚀。
CN201811149210.1A 2018-09-29 2018-09-29 一种优化划片质量的方法 Pending CN109449120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811149210.1A CN109449120A (zh) 2018-09-29 2018-09-29 一种优化划片质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811149210.1A CN109449120A (zh) 2018-09-29 2018-09-29 一种优化划片质量的方法

Publications (1)

Publication Number Publication Date
CN109449120A true CN109449120A (zh) 2019-03-08

Family

ID=65544588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811149210.1A Pending CN109449120A (zh) 2018-09-29 2018-09-29 一种优化划片质量的方法

Country Status (1)

Country Link
CN (1) CN109449120A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208905A (zh) * 2019-05-24 2019-09-06 宁波东立创芯光电科技有限公司 用于改善光芯片切割质量的划片刻蚀及光芯片的生产方法及光芯片
CN113036002A (zh) * 2021-03-04 2021-06-25 苏州联诺太阳能科技有限公司 太阳能电池制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124140A1 (en) * 2003-12-04 2005-06-09 Rose Mulligan Pre-fabrication scribing
CN1666332A (zh) * 2001-11-28 2005-09-07 英特尔公司 在划片格线中形成缺陷预防沟槽
CN101621025A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 分离晶片基材上表层的多个半导体元件裸片方法
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法
CN102110746A (zh) * 2009-12-29 2011-06-29 比亚迪股份有限公司 一种led晶片的分割方法
CN102637640A (zh) * 2011-02-09 2012-08-15 达尔萨公司 最小化芯片边缘缺陷的方法及系统
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN104617043A (zh) * 2007-05-14 2015-05-13 台湾积体电路制造股份有限公司 元件的制造方法
CN106601671A (zh) * 2015-10-19 2017-04-26 中国科学院微电子研究所 高压igbt芯片及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1666332A (zh) * 2001-11-28 2005-09-07 英特尔公司 在划片格线中形成缺陷预防沟槽
US20050124140A1 (en) * 2003-12-04 2005-06-09 Rose Mulligan Pre-fabrication scribing
CN104617043A (zh) * 2007-05-14 2015-05-13 台湾积体电路制造股份有限公司 元件的制造方法
CN101621025A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 分离晶片基材上表层的多个半导体元件裸片方法
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法
CN102110746A (zh) * 2009-12-29 2011-06-29 比亚迪股份有限公司 一种led晶片的分割方法
CN102637640A (zh) * 2011-02-09 2012-08-15 达尔萨公司 最小化芯片边缘缺陷的方法及系统
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN106601671A (zh) * 2015-10-19 2017-04-26 中国科学院微电子研究所 高压igbt芯片及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208905A (zh) * 2019-05-24 2019-09-06 宁波东立创芯光电科技有限公司 用于改善光芯片切割质量的划片刻蚀及光芯片的生产方法及光芯片
CN113036002A (zh) * 2021-03-04 2021-06-25 苏州联诺太阳能科技有限公司 太阳能电池制备方法
CN113036002B (zh) * 2021-03-04 2023-04-07 苏州联诺太阳能科技有限公司 太阳能电池制备方法

Similar Documents

Publication Publication Date Title
US6803247B2 (en) Method for dividing semiconductor wafer
CN105359256B (zh) 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
JP5650257B2 (ja) 極薄ダイおよびその製造方法
JP2005167190A (ja) 半導体ウェハのダイシング方法
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
CN103021962B (zh) 半导体晶片及其处理方法
JP2004095952A (ja) 半導体チップ製造方法及び半導体チップ
CN105589131B (zh) 一种用于光波导的硅片沟槽刻蚀方法
JP7170860B2 (ja) 角度付き構造を形成するための技術
CN109449120A (zh) 一种优化划片质量的方法
CN109786325A (zh) 小直径晶片的制造方法
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
JP3875047B2 (ja) 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置
EP2461359B1 (en) Method for forming substrate with insulating buried layer
US11402649B2 (en) System and method for optimally forming gratings of diffracted optical elements
CN104282549B (zh) 一种背面结构的保护方法
CN110473799A (zh) 浅沟道隔离结构中的孔洞缺陷的检测方法
US6872630B1 (en) Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
JPH0467650A (ja) 半導体装置の製造方法
JPH021901A (ja) 位置合わせマークの形成方法
JP2004363517A (ja) 半導体ウェハのチップ化方法
TWI836230B (zh) 用於雷射切割之自動化切口偏移映射及校正系統
CN103094092B (zh) 解决保护环刻蚀后残留的方法
JP2007129083A (ja) 半導体光デバイスの製造方法
JP2002318178A (ja) 半導体結晶の欠陥評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308