JP2005167190A - 半導体ウェハのダイシング方法 - Google Patents
半導体ウェハのダイシング方法 Download PDFInfo
- Publication number
- JP2005167190A JP2005167190A JP2004217629A JP2004217629A JP2005167190A JP 2005167190 A JP2005167190 A JP 2005167190A JP 2004217629 A JP2004217629 A JP 2004217629A JP 2004217629 A JP2004217629 A JP 2004217629A JP 2005167190 A JP2005167190 A JP 2005167190A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing
- semiconductor wafer
- recess
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
Abstract
【課題】 ウェハを自然劈開方向からオフセット方向でダイシングすることができる半導体ウェハのダイシング方法を提供する。
【解決手段】 研磨処理をまず実施し、ウェハ300の所定部分を後面側から研磨する。そして、ダイアモンド構造の自然劈開方向306から所定のオフセット角度310の方向に沿った少なくとも一つのラインによりウェハ300をダイシングする。オフセット角度310は、ウェハ基材の自然劈開方向を基にして決定される。
【選択図】 図3
【解決手段】 研磨処理をまず実施し、ウェハ300の所定部分を後面側から研磨する。そして、ダイアモンド構造の自然劈開方向306から所定のオフセット角度310の方向に沿った少なくとも一つのラインによりウェハ300をダイシングする。オフセット角度310は、ウェハ基材の自然劈開方向を基にして決定される。
【選択図】 図3
Description
本発明は、半導体デバイスの製造に関し、特にウェハのダイシング方法の改良に関する。
今日の集積回路の製造においては、n型デバイス(NMOS)およびp型デバイス(PMOS)を含む相補形金属−酸化物−半導体(CMOS)集積回路が広く採用されている。ウェハ基板上である工程ステップが完了し、パッケージされていない形態の半導体デバイスはダイと言われる。そのウェハは次にダイシングされ、それぞれのダイは互いに分離されるため、更なる使用のために必要なデバイスユニットへのパッケージに提供することができる。
ダイを製造するウェハ材料の多くは、その上にミクロレベルのダイアモンド結晶構造を有する。そして例えば、SiGeタイプやGaAsタイプのウェハだけでなく、シリコン系のウェハも製造に使用されていた。このダイアモンド結晶構造のため、ウェハの基材は特定の自然劈開方向に沿って容易に割れる傾向があった。ウェハ上で処理されるダイは、一般に自然劈開方向に揃うため、ウェハがダイシングされても不適当な方向にウェハが割れる可能性は小さかった。つまり、ダイのほとんどは矩形状であり、四つの境界中の少なくとも一つの境界は、ウェハの自然劈開方向に垂直であるということである。
技術の発展とともに、半導体ウェハは次第に薄くなり、ダイシング中にウェハが割れる可能性は増大した。また、新たな技術により、自然劈開方向からオフセット角度の境界においてウェハ上でダイが処理されても、ダイシング工程中にウェハが割れてしまう可能性があった。
本発明の目的は、ウェハを自然劈開方向からオフセット方向でダイシングすることができる半導体ウェハのダイシング方法を提供することにある。
上述の目的を達成するために、本発明は、ダイアモンド構造の基材を有するウェハをダイシングする方法を提供する。ウェハに先ず研磨工程を施し、所定部分を後面側から研磨除去する。ダイアモンド構造の自然劈開方向から所定のオフセット角度の方向に沿う少なくとも一つのダイシングラインでウェハをダイシングする。
本発明の半導体ウェハのダイシング方法を応用することにより、ウェハを自然劈開方向からオフセット方向でダイシングすることができる。
以上その他の目的およびその他の長所は、開示の原則による実施例が示すように、添付の図面と合わせて、下記の詳細な説明から明らかになる。
ウェハのダイシング方法を開示する。ウェハはダイアモンド構造の基材を有する。ウェハ上で複数のダイが処理された後、そのウェハは基材の自然劈開方向からオフセットされた一つ以上のダイシングラインに沿ってダイシングされる。シリコン(Si)は、今日の電子工業において最も重要な半導体であるため、次に説明する本実施例ではシリコンウェハを使用する。またウェハは、自然劈開方向を有するSiGeまたはGaAsなどの基材を有する他のタイプにより形成されてもよい。
シリコンウェハを形成するシリコン材料は、単結晶シリコンからなる。結晶シリコンにおいて、固体材料を構成する原子は等間隔に配列される。結晶中において原子が等間隔に配列されたものを格子と呼ぶ。シリコンは、二つの貫入する面心立方格子として表されるダイアモンド立方格子構造(または簡単にダイアモンド構造という)を有する。
図1Aから図1Cは、シリコンの三つの結晶面方位を示す。結晶面を説明するためにXYZ座標系を使用する。結晶面は、結晶軸に対するシリコン原子の結晶面方位を示す。図1Aに示すように、シリコンの結晶面102は1でX軸と交差するが、Y軸やZ軸とは交差しない。従って、このタイプの結晶シリコンは(100)である。同様に、図1Bは(110)の結晶シリコンを示し、図1Cは(111)のシリコンを示す。(111)および(100)の配向は、商業用に使われる主な二つのウェハ配向である。ここで述べていることは、シリコン結晶の様々な面、特に(100)、(110)および(111)の面を参照する。ここで注意しなければならないことは、立方結晶中のどの面にも他に五つの等価面があることである。従って、結晶の基本単位セルを構成する立体の六面全ては(100)面と考えることができる。そのため、表記(XYZ)は等価面の六面全てを参照することができる。また、結晶面に直交する結晶方位も参照することができる。例えば、結晶方位〈100〉は、(100)面に対して直交する。
図2に示すのは、通常(100)シリコンと言われる半導体ウェハ200の平面図であり、それは今日よく使用されている半導体ウェハの形態である。大部分のMOSトランジスタ202は、ゲートを有する(100)シリコン上に製作されるため、電流は〈110〉の方向と平行に流れる。そして、電子デバイス(ダイとして知られる)の大量生産には、キャリアユニットとしてウェハが使用されるため、各ウェハ上に製作される複数のダイ204がある。図2に示すように、ウェハ上の全てのダイ204は従来、空間ギャップ206を有して縦列と横列に配列される。ダイをそれぞれ分離するために、縦列間或いは横列間の空間ギャップ中に位置する一つ以上のダイシングライン208に沿ってウェハ200をダイシングする。そのため、複数のダイシング処理が行われると、ダイは最終的に分離されてパッケージの準備がなされる。
ウェハ上には、基材のダイアモンド構造による自然劈開方向がある。劈開方向とは、ウェハに圧力が加えられたときに亀裂あるいは割れが発生しやすい方向のことである。例えば、ウェハが点でパンチされたとき、或いは小さい切断力が特定点に施されたとき、特定方向に沿ってウェハに亀裂が発生し始める可能性があった。この特定方向は自然劈開方向と呼ばれる。例えば、(100)ウェハの自然劈開方向は〈110〉方向である。このウェハの性質により、ダイは横列および縦列に配列されるため、ダイシングラインは基材の自然劈開方向に合致する。ここで注意しなければならないことは、上述した結晶方位のような劈開方向は、単数で記述されているが、面上における一つだけの方向に限定されるわけではないということである。つまり、ウェハを横列間または縦列間でダイシングするとき、ダイシングラインは全て自然劈開方向に合致することが好ましい。ここで注意しなければならないことは、ダイシングラインはウェハ上の物理的マーキングではなく仮想ラインであることである。ダイシングラインとは、切断がおこなわれる箇所であり、ダイシングがおこなわれるラインあたりに切断ツールが導入されるのであれば、物理的マーキングは必要がない。
ウェハダイシング工程は、通常ウェハの前側および後側に欠けや意図しない亀裂を誘発させたが、それはウェハダイシング工程における歩留り率の低下を招いた。厚いウェハの場合、長いダイシング時間が必要なため、亀裂が増大し、ウェハへさらに大きなダメージを与えることとなった。ウェハダイシング中の生産ロスを最小限に抑えるために、この理想的でない効果は減らさなければならなかった。デバイスが小さくなるに従い、特に電流の流れ方向をシリコン配向へ合致させずに、デバイスをウェハ上に設ける必要があるときは、ダイの境界がウェハ基材の自然劈開方向と合致しないために、ウェハダイシングは非常に困難となり、そのために好適でない亀裂が容易に発生した。
図3は(100)ウェハ300を示すが、それは〈110〉方向である自然劈開方向306ではなく、境界線または縁部304でその上のダイ302が処理される。ダイシングライン308は、実質上オフセット角度310により自然劈開角度306からオフセットされる。オフセット角度310は、30〜60度である。この実施例において、〈100〉と〈110〉との間の角度は45度である。そしてオフセット角度があるとき、ウェハのダイシングは上述したように困難であり、理想的でない亀裂を制御することは難しかった。
本発明の好適な一実施例によると、オフセット角度310は、先ずウェハ基材の自然劈開方向を基にして決定される。これはどの種類の基材が使用され、どんな配向性でデバイスがウェハ上で処理されるかにより実施される。(100)シリコンウェハが使用される場合、ダイが形成された後にウェハの後側を研磨処理する。ウェハが薄くなるほど、亀裂の生成、成長および伝播の可能性は低くなる。後側の研磨中、ツールなどによる機械力の使用により、ウェハの所定部分が研磨または研磨除去されるため、ウェハは好適な厚さにまで薄くなる。例えば、研磨された(100)シリコンウェハが35mmよりも薄くなると、ウェハダイシング工程中の(100)シリコンウェハの後面および前面のチッピング効果は改善される。そして、厚さが25mmよりも小さくなると、減少したチッピング効果はさらに明らかになる。
ウェハの厚さが減少した後、一枚または二枚のブレードダイシング処理をダイシングラインに沿ってウェハ上に適用する。亀裂が発生する可能性をさらに下げるため、一枚のブレードダイシング処理は10〜160μm内に制御される。二枚のブレードダイシング処理が使用されると、第1の切断幅は10〜160μm内に制御され、ウェハ全体を切断しない広い凹みを形成する。第2のブレードを使用してウェハを深く切断すると、第2の切断幅は第1の切断幅よりも小さくなるように制御される。例えば、それは5〜80μmなどのように第1の切断幅の半分である。そのため、第2の切断のブレードはウェハ全体を切断することがない。ダイシングラインが形成され、所定の圧力が加わると、ウェハはダイシングラインに沿ってダイシングされる。さらに、ブレードを挿入してウェハ表面に接触する角度も考慮する必要がある。例えば、(100)シリコンウェハにとり、ブレードをウェハの表面に対して垂直に当てるよりも、45度にした方が良い。切断角度は、次の数式により数学的に決定される。
ArcCos[(n2)/sqrt(n2+k2+l2)]、または
ArcCos[(k2)/sqrt(n2+k2+l2)]、または
ArcCos[(l2)/sqrt(n2+k2+l2)]
ArcCos[(k2)/sqrt(n2+k2+l2)]、または
ArcCos[(l2)/sqrt(n2+k2+l2)]
n/kおよびlは整数であり、0≦(n/k/1) ≦4の範囲である。この計算方法によると、数種類のサンプル切断角度は、77、56、48または37度前後或いはそれよりも小さいものより選択する。さらに注意しなければならないことは、異なる切断角度は異なるダイシング方向に用いられるということである。例えば、48度よりも小さい切断角度はX方向に使用され、37度よりも小さいもう一つの切断角度はY方向に使用される。
さらに、ウェハをダイシングするとき、ブレードは常に連続した切断ラインを切断する必要はない。例えば、複数の凹みが形成され、ダイシングラインに沿って間隔が開けられる。必要なそれら凹みの数は、ダイシングの結果を基にして決定される。あるいは、ダイシング処理が行われる前に、長い凹みラインを先ず、後側研磨の前か後に形成してもよい。
ブレードやダイアモンド切断ブレードなどのように、機械的にウェハをダイシングする以外に、液体ビームを使用してもよい。例えば、水ジェットを使用して、ウェハをダイシングラインに沿ってダイシングしてもよい。使用される液体ビームは、ウェハ上へ圧力を加えるために、ビームを維持する十分な表面エネルギを有さなければならない。また、十分なエネルギを有するレーザビームなどの非機械的な力を使用してウェハをダイシングすることもできる。非機械的な力を使用する場合は、連続した切断ラインは必要ない。例えば、レーザビームによりダイシングラインに沿って孔が形成されて、所定の圧力が加えられると、ウェハにはそのラインに沿って亀裂が発生する。ウェハをダイシングするとき、ウェハの後側はブルーテープと言われる特別なテープに粘着されるが、(100)ウェハはUVテープの使用により、良好なダイシング結果を得ることができる。
他のダイシングパラメータも、ウェハチッピングを制御するために考慮しなければならない要素である。それらのパラメータには、切断速度、装着速度および流量率が含まれる。例えば、速い切断速度は、亀裂の生成、成長および伝播が発生する可能性を下げるため、(100)ウェハダイシング中のクラック形成を減らすことができる。(100)ウェハの切断速度は、20000RPM以上が好ましい。第二に(100)ウェハ基板ダイシング工程において、UVテープや青テープを使用しても、ウェハに振動や回転が発生した。遅い装着速度は、ウェハに振動や回転などを発生させる処理工程を減らすことができる。本実施例によると、(100)ウェハへ適用する送り速度は約200mm/秒より遅いのが好ましい。さらに流量率は、ウェハダイシング工程により発生する切断粒子量を制御することもできる。一般に、この流体や液体材料は水、DI水などである。切断粒子は、ウェハダイシング工程における亀裂の生成や成長のソースである。特に(100)ウェハ基板上において、高い流量率は、低い流量率よりも効果的にその粒子を除去することができる。流量率を0.1リットル/分よりも高く制御すると、ウェハの不良率を最小にすることができる。
亀裂をさらに減らすため、防護素子をウェハ上に加える。図4は、複数の防護素子402をダイシングライン404に沿って有するウェハ400の一部を示す平面図である。防護素子402は、無意図的にダイが割られることから護るために配列される。それらは金属素子、誘電体素子或いは凹みである。短い凹み以外に、比較的長くて連続した溝を形成することもできる。さらに防護素子402は、ダイの周辺に一つ以上配列することができる。例えば、ダイ周辺上の防護素子402はダイのコア回路406に接続していない。ある実施例では、ダイシング工程において最良の防護効果を提供する特定形状を有する。ある防護素子は、望ましくない亀裂がダイに向かって伝播することがないように、ローカル材料強度を強化することができる。凹みなどである防護素子は、加えられた圧力を吸収することができる。
図5は、ダイシングライン部分のウェハ500の一部を示す断面図である。二つのダイ502、504に示すように、ウェハは仮想ダイシングライン506に沿う二つのダイ間でダイシングされる。複数の防護素子508は異なる垂直方向高さに位置する。例えば、ダイが複数層を有すると、防護素子508は異なる層上に形成される。それらは金属などの純金属であるが、それら周辺領域の金属強度を強化する化合物でもよい。さらに、それらは上面へ互いに重ねられ、望まれない亀裂を防止するために、防護素子が設けられる間、それらは互いにオフセットされる。さらに、防護凹み510などのその他の形態の防護素子を、ウェハ基板中に形成してダイシング工程を改良することもできる。防護素子508および防護凹み510は、組合せて又は個別に使用することができる。図示するように、凹みはダイの位置よりも下でダイの縁部に近い箇所に形成することができる。あるいは、実質上ダイと同じレベルにしてもよい(図示しない)。それらにはダイシング工程により発生する圧力を吸収するための有機材料が充填され、望ましくない亀裂がダイに発生することを防止する。
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変動や潤色を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
102 結晶面、200、300、400、500 ウェハ、202 MOSトランジスタ、204、302、502、504 ダイ、206 空間ギャップ、208 ダイシングライン、304 縁部、306 自然劈開方向、308、404 ダイシングライン、310 オフセット角度、402、508 防護素子、406 コア回路、506 仮想ダイシングライン、510 防護凹み
Claims (20)
- ダイアモンド構造の基材を有するウェハのダイシング方法であって、
前記ウェハの所定部分を後面側から研磨するステップと、
前記ダイアモンド構造の自然劈開方向から所定のオフセット角度の方向に沿う少なくとも一つのラインにより前記ウェハをダイシングするステップと、を含むことを特徴とする半導体ウェハのダイシング方法。 - 前記ウェハの厚さは、研磨した後に35mmより小さくなることを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記ウェハの厚さは、研磨した後に25mmより小さくなることを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記オフセット角度は、30〜60度であることを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記オフセット角度は、約45度であることを特徴とする請求項4記載の半導体ウェハのダイシング方法。
- 第1のダイシングにより、前記ウェハ上に第1のダイシング凹みを形成するステップと、
第2のダイシングにより、前記第1のダイシング凹み中に、前記第1のダイシング凹みよりも幅が狭い第2のダイシング凹みを形成するステップと、を含むことを特徴とする請求項1記載の半導体ウェハのダイシング方法。 - ウェハの表面に対応して所定角度でウェハ上へダイシングツールを挿入するステップを含むことを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記所定角度は、77度より小さいことを特徴とする請求項7記載の半導体ウェハのダイシング方法。
- 前記ウェハをダイシングするために、流体ビームまたはレーザビームを使用することを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記ダイシングラインに沿って一つ以上の凹みが形成されることを特徴とする請求項1記載の半導体ウェハのダイシング方法。
- 前記凹みが形成されている領域は接続されて、一つ以上の凹溝を形成することを特徴とする請求項10記載の半導体ウェハのダイシング方法。
- 前記凹みは、ウェハ上に形成されたダイよりも低い位置にあることを特徴とする請求項10記載の半導体ウェハのダイシング方法。
- 前記凹みは、ウェハ上に形成されたダイの上表面と実質的に等しい高さにあることを特徴とする請求項10記載の半導体ウェハのダイシング方法。
- 前記凹みは、ダイシング中に発生する圧力を吸収するために一つ以上の有機物が充填されることを特徴とする請求項13記載の半導体ウェハのダイシング方法。
- ダイヤモンド構造の基材を有するウェハにおいて、前記ウェハのダイアモンド構造の自然劈開方向からオフセット角度で少なくとも一つ形成される縁部を有する一つ以上のダイと、
少なくとも一つのダイシングラインに設置され、前記ウェハがダイシングラインに沿ってダイシングされるときに、前記ダイに好ましくないクラックが発生することを防ぐ防護素子と、
を備えることを特徴とする半導体ウェハ。 - 前記防護素子は、ウェハ上の金属素子および誘電体素子からなるグループから選択されることを特徴とする請求項15記載の半導体ウェハ。
- 前記防護素子は、前記ウェハ中に一つ以上形成されることを特徴とする請求項15記載の半導体ウェハ。
- ウェハ上に形成されたダイよりも低い位置に凹みがあることを特徴とする請求項17記載の半導体ウェハ。
- ウェハ上に形成されたダイの上表面と実質的に等しい高さに凹みがあることを特徴とする請求項17記載の半導体ウェハ。
- 前記凹みは、ダイシング中に発生する圧力を吸収するために一つ以上の有機物が充填されることを特徴とする請求項19記載の半導体ウェハ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/725,697 US7183137B2 (en) | 2003-12-01 | 2003-12-01 | Method for dicing semiconductor wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167190A true JP2005167190A (ja) | 2005-06-23 |
Family
ID=34620321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004217629A Pending JP2005167190A (ja) | 2003-12-01 | 2004-07-26 | 半導体ウェハのダイシング方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7183137B2 (ja) |
JP (1) | JP2005167190A (ja) |
CN (1) | CN1324661C (ja) |
TW (1) | TWI239885B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235521A (ja) * | 2007-03-20 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
JP2012084921A (ja) * | 2012-01-18 | 2012-04-26 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
JP2018088474A (ja) * | 2016-11-29 | 2018-06-07 | 株式会社ディスコ | ウェーハの加工方法 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
US7153186B2 (en) * | 2002-09-13 | 2006-12-26 | Towa Intercon Technology, Inc. | Jet singulation |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
TW200729361A (en) * | 2006-01-16 | 2007-08-01 | Advanced Semiconductor Eng | Package structure and method for fabricating the same |
JP4743661B2 (ja) * | 2006-03-07 | 2011-08-10 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
US7670928B2 (en) * | 2006-06-14 | 2010-03-02 | Intel Corporation | Ultra-thin oxide bonding for S1 to S1 dual orientation bonding |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
KR100868758B1 (ko) * | 2007-01-15 | 2008-11-13 | 삼성전기주식회사 | 압저항 센서를 구비한 회전형 mems 디바이스 |
JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
US8053279B2 (en) * | 2007-06-19 | 2011-11-08 | Micron Technology, Inc. | Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces |
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8278737B2 (en) * | 2009-04-02 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for improving die saw quality |
KR101627815B1 (ko) * | 2015-04-21 | 2016-06-08 | 인천대학교 산학협력단 | 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법 |
DE102015006514B4 (de) * | 2015-05-26 | 2016-12-15 | Condias Gmbh | Verfahren zum Herstellen einer Diamant-Elektrode und Diamant-Elektrode |
KR20170122185A (ko) * | 2015-11-09 | 2017-11-03 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프 |
US10256149B2 (en) | 2017-02-28 | 2019-04-09 | Infineon Technologies Austria Ag | Semiconductor wafer dicing crack prevention using chip peripheral trenches |
US11701739B2 (en) * | 2019-04-12 | 2023-07-18 | Skyworks Solutions, Inc. | Method of optimizing laser cutting of wafers for producing integrated circuit dies |
TWI702646B (zh) * | 2020-01-09 | 2020-08-21 | 美商微相科技股份有限公司 | 晶圓切割微粒移除方法 |
CN111564367B (zh) * | 2020-05-21 | 2021-05-25 | 合肥新汇成微电子股份有限公司 | 一种晶圆研磨前裂片异常的处理方法 |
CN112326707B (zh) * | 2020-09-27 | 2024-06-25 | 威科赛乐微电子股份有限公司 | 一种GaAs基晶圆斜切角度的快速表征方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4941953B1 (ja) * | 1969-09-19 | 1974-11-12 | ||
JPS5542304U (ja) * | 1978-09-12 | 1980-03-18 | ||
JPS59152638A (ja) * | 1983-02-21 | 1984-08-31 | Sanyo Electric Co Ltd | 化合物半導体の切断方法 |
JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
JPH0499607A (ja) * | 1990-08-20 | 1992-03-31 | Disco Abrasive Syst Ltd | 精密切削装置におけるブレードの位置調整方法 |
JPH0722353A (ja) * | 1993-06-15 | 1995-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH11177137A (ja) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52101967A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
JPS62105446A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体装置の製造方法 |
JPH03218050A (ja) * | 1990-01-23 | 1991-09-25 | Matsushita Electric Ind Co Ltd | ガリウムヒ素ダイオード |
CN1076516C (zh) * | 1994-01-22 | 2001-12-19 | 德克萨斯仪器股份有限公司 | 集总的局部锯切工艺方法 |
KR0125307B1 (ko) * | 1994-06-27 | 1997-12-10 | 김주용 | 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법 |
US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
EP1130629A1 (en) * | 1999-07-30 | 2001-09-05 | Nippon Sheet Glass Co., Ltd. | Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area |
JP4409014B2 (ja) * | 1999-11-30 | 2010-02-03 | リンテック株式会社 | 半導体装置の製造方法 |
JP2002043356A (ja) * | 2000-07-31 | 2002-02-08 | Nec Corp | 半導体ウェーハ、半導体装置及びその製造方法 |
CN1163948C (zh) * | 2000-11-27 | 2004-08-25 | 矽品精密工业股份有限公司 | 晶片切割研磨制作方法 |
US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
JP2007134454A (ja) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
-
2003
- 2003-12-01 US US10/725,697 patent/US7183137B2/en not_active Expired - Lifetime
-
2004
- 2004-05-17 TW TW093113880A patent/TWI239885B/zh active
- 2004-06-14 CN CNB2004100429988A patent/CN1324661C/zh not_active Expired - Lifetime
- 2004-07-26 JP JP2004217629A patent/JP2005167190A/ja active Pending
-
2007
- 2007-01-18 US US11/655,008 patent/US8288842B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4941953B1 (ja) * | 1969-09-19 | 1974-11-12 | ||
JPS5542304U (ja) * | 1978-09-12 | 1980-03-18 | ||
JPS59152638A (ja) * | 1983-02-21 | 1984-08-31 | Sanyo Electric Co Ltd | 化合物半導体の切断方法 |
JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
JPH0499607A (ja) * | 1990-08-20 | 1992-03-31 | Disco Abrasive Syst Ltd | 精密切削装置におけるブレードの位置調整方法 |
JPH0722353A (ja) * | 1993-06-15 | 1995-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH11177137A (ja) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235521A (ja) * | 2007-03-20 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
US8389320B2 (en) | 2007-03-20 | 2013-03-05 | Sanyo Electric Co., Ltd. | Method for fracturing semiconductor substrate, method for fracturing solar cell, and the solar cell |
US8513047B2 (en) | 2007-03-20 | 2013-08-20 | Sanyo Electric Co., Ltd. | Method for fracturing semiconductor substrate, method for fracturing solar cell, and the solar cell |
JP2012084921A (ja) * | 2012-01-18 | 2012-04-26 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
JP2018088474A (ja) * | 2016-11-29 | 2018-06-07 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US7183137B2 (en) | 2007-02-27 |
US20050118790A1 (en) | 2005-06-02 |
CN1624877A (zh) | 2005-06-08 |
CN1324661C (zh) | 2007-07-04 |
US8288842B2 (en) | 2012-10-16 |
TW200518902A (en) | 2005-06-16 |
US20070117352A1 (en) | 2007-05-24 |
TWI239885B (en) | 2005-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
US6642127B2 (en) | Method for dicing a semiconductor wafer | |
CN105405806B (zh) | 等离子蚀刻和隐形切片激光工艺 | |
US8198705B2 (en) | Ultra-thin die and method of fabricating same | |
US7897485B2 (en) | Wafer processing including forming trench rows and columns at least one of which has a different width | |
US6521513B1 (en) | Silicon wafer configuration and method for forming same | |
KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
US6864534B2 (en) | Semiconductor wafer | |
US7485547B2 (en) | Method of fabricating semiconductor device | |
US7999348B2 (en) | Technique for stable processing of thin/fragile substrates | |
US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
JP2004095952A (ja) | 半導体チップ製造方法及び半導体チップ | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP2002319554A (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
US11942327B2 (en) | Singulation of silicon carbide semiconductor wafers | |
US7179720B2 (en) | Pre-fabrication scribing | |
Matsubara et al. | Plasma dicing technology | |
CN108346564B (zh) | 电子元件及其制法 | |
CN109449120A (zh) | 一种优化划片质量的方法 | |
CN115870641A (zh) | 一种芯片及其制造方法、封装结构 | |
JP2007250745A (ja) | 半導体チップの製造方法 | |
JPS63253641A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070815 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080130 |