CN1324661C - 切割半导体晶片的方法 - Google Patents
切割半导体晶片的方法 Download PDFInfo
- Publication number
- CN1324661C CN1324661C CNB2004100429988A CN200410042998A CN1324661C CN 1324661 C CN1324661 C CN 1324661C CN B2004100429988 A CNB2004100429988 A CN B2004100429988A CN 200410042998 A CN200410042998 A CN 200410042998A CN 1324661 C CN1324661 C CN 1324661C
- Authority
- CN
- China
- Prior art keywords
- wafer
- cut
- cutting
- basic material
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
一种切割晶片的方法,其中此晶片具有钻石结构的基础材料。晶片先经过一个研磨过程,而从晶片的背面将晶片的预设部分予以磨除。接着,经由至少一条线来切割晶片,其中此线系沿着从钻石结构的天然裂缝方向偏移一个预设偏移角的方向。
Description
技术领域
本发明涉及半导体组件的制造,特别是有关于一种切割晶片的改进方法。
背景技术
互补型金属氧化物半导晶体管(CMOS)集成电路包括N型组件(例如N型金属氧化物半导晶体管)以及P型组件(例如P型金属氧化物半导晶体管),而应用于目前大多数集成电路制造中。当晶片基材上完成某些处理步骤时,未封装型式的半导体组件已知为芯片。接下来,切割晶片以使每个芯片与其它芯片分开,如此一来,芯片可封装在所需组件单元中,以供进一步地使用。许多用以制作芯片于其上的晶片材料在微观上具有钻石结晶结构。例如,硅质晶片以及其它型式的晶片,例如硅锗或砷化镓型,都是作为制造用途。由于这样的钻石结晶结构,晶片的基础材料有易于沿天然的裂缝方向碎裂的倾向。于是,晶片上所处理的芯片通常沿着晶片的天然裂缝方向排列,如此一来,当切割晶片时,可降低晶片沿不希望的方向破裂的可能性。换句话说,大多数的芯片为矩形时,这些芯片的四个边中的至少一边与晶片的天然裂缝方向垂直。
随着技术的进步,半导体晶片也变的越来越薄,于是在晶片切割时,晶片破裂的可能性已逐渐上升。另外,当新的技术允许芯片在其边界与晶片的天然裂缝方向有偏移角的晶片上处理时,晶片在切割加工过程中更加可能产生破裂。
因此,亟需一种改进方法与系统,以期能沿偏离晶片的裂缝方向来进行晶片的切割。
发明内容
本发明揭示了一种切割晶片的方法,其中此晶片具有钻石结构的基础材料。晶片先经过研磨处理,以将晶片的一预先设定的部分从晶片的背面磨除。接着,经由至少一条切割线并沿着从钻石结构的天然裂缝方向偏移一个预设偏离角的方向切割晶片。
本发明将通过优选的实施例结合附图加以说明。
附图说明
图1A至图1C所绘表示晶片所使用的硅质材料的三种结晶方向的示意图。
图2所绘是硅晶片的俯视图,其中此硅晶片上的芯片沿着硅晶片的天然裂缝方向排列。
图3所绘是硅晶片的俯视图,其中制作于此硅晶片上的芯片的至少一条边界线从硅质材料的天然裂缝方向偏离。
图4所绘表示依照本发明实施例的晶片的俯视图,其中此晶片上设有保护元素。
图5所绘表示依照本发明实施例的具有保护元素的晶片的俯视图。组件代表符号简单说明
102:结晶平面
200:晶片
202:金属氧化物半导晶体管
204:芯片
206:空间间隙
208:切割线
300:晶片
302:芯片
304:边
306:天然裂缝方向
308:切割线
310:偏移角
400:晶片
402:保护组件
404:切割线
406:核心电路系统
500:晶片
502:芯片
504:芯片
506:虚拟切割线
508:保护组件
510:保护凹槽
具体实施方式
本发明揭示出一种切割晶片的方法。此晶片具有钻石结构的基础材料。在晶片上处理多个芯片后,沿着一或多条切割线切割晶片,其中这些切割线偏离基础材料的天然裂缝方向。由于硅是目前电子工业中最重要的半导体,因此本发明将以硅晶片为例在下面加以说明。应该了解的一点是,晶片也可由其它型具有天然裂缝方向的基础材料,例如硅锗或砷化镓,所制成。
用以制作硅晶片的硅材料系利用单晶硅所制成。在结晶硅中,组成固体材料的原子是周期排列的。在结晶体中,原子的周期排列称为晶格。硅具有钻石立方晶格结构(或可简称为“钻石结构”),其中此钻石立方晶格结构可表示为两个互相贯穿的面心立方晶格。
图1A至图1C表示出硅结晶平面的三种方向,其中使用{xyz}坐标系统来描述结晶平面。结晶平面描写有关主要结晶轴的硅原子的平面方向。在图1A中,硅的结晶平面102与x轴相交于1,且与y轴或z轴不相交。因此,这种结晶硅的方向为{100}。同样地,图1B所绘表示{110}方向的结晶硅,图1C所绘表示{111}方向的结晶硅。方向{111}与{100}在商业使用中为两种主要的晶片方向。在此说明中,将提到硅结晶的各种平面,特别是{100}、{110}与{111}方向的平面。应该注意的一点是,在立方结晶中的任一给定平面具有其它五个等效的平面。因此,至少包括结晶的基本单元晶胞的立方体的六面均可视为{100}平面。因此,标记{xyz}均意指六个等效平面。本发明也将提及垂直于此结晶平面的结晶方向。例如,结晶方向<100>系位于垂直{100}平面的方向。
图2所绘表示半导体的晶片200的俯视图,此半导体的晶片200通常是指“{100}硅”,为目前使用的半导体晶片的主要型式。大多数的金属氧化物半导晶体管202制作在{100}硅上,其中金属氧化物半导晶体管202的栅极朝向<110>方向,如此一来电流方向平行(或垂直)于方向<110>。另外,由于电子组件(或者已知为芯片)的大量制造系使用晶片作为载送单元,因此许多芯片204制作在每一晶片上。如图2所示,传统上,晶片200上的所有芯片204为以行列方式排列,而行与行之间以及列与列之间具有空间间隙206。为了将每个芯片204与其它芯片204分开,而沿着一或多条位于介于行与行之间或列与列之间的空间间隙206中的切割线208来切割晶片200。于是,在进行多次的切割加工后,这些芯片204最终会分开,以供封装。
由于基础材料的钻石结构,因此晶片上具有天然裂缝方向。裂缝方向系指沿着晶片在应力下可能破裂或碎裂的方向。例如,当用力击打晶片的某一点时,或当少量的剪力施加在晶片的特别的一点时,晶片可能会开始沿着一特殊方向破裂。这一特殊方向即属天然碎裂方向。例如,对于{100}晶片,其天然裂缝方向为方向<110>。由于晶片的这种天然特性,芯片以行列的方式进行排列,如此一来切割线会与基础材料的天然裂缝方向一致。值得注意的一点是,裂缝方向,如上所述的结晶方向,并非限定在平面的唯一方向,虽然裂缝方向可为单一型。简单的说,于晶片的行之间或列之间切割晶片时,每条切割线最好与天然裂缝方向对齐。值得注意的一点是,切割线可为虚拟线而无须在晶片上制作任何具体标记。切割线为进行切割的地方,且只要能告知切割工具切割进行的路线,即无须具体标记。
晶片切割加工过程通常会引发晶片的正面与背面产生碎裂或非预料的破裂,进而在晶片切割过程中造成晶片成品率的损失。厚晶片需要较长的切割时间,因而导致碎裂成长,进而对晶片造成更多的损伤。这样不期望的效应需予以缩减,以在晶片切割期间确保最小的产品损失。随着芯片尺寸的愈做愈小,特别是有需要将晶片上的组件排列成使电流流动方向与硅方位不对齐时,晶片的切割变得非常困难,因为这些芯片的边界不再与晶片的基础材料的天然裂缝方向对齐。这样一来,将容易造成不希望的碎裂。
图3所绘表示{100}晶片300,在此晶片300上,芯片302的边界线或边304并未与呈<110>方向的天然裂缝方向306一致。实际上,切割线308从天然裂缝方向306偏移一个偏移角310。偏移角310可介于30度与60度角之间。在此实施例中,方向<100>与方向<110>之间的角度为45度。当具有偏移角时,如上所述,晶片的切割变困难,而难以控制不想要的碎裂。
根据本发明的例子,先根据晶片的基础材料的天然裂缝方向来测定偏移角310。上述测定的偏移角310的动作可根据所使用的基础材料的种类以及组件在晶片上所处的方位来进行。若使用{100}硅晶片,则在芯片形成后再进行晶片背面研磨加工过程。晶片越薄,在晶片切割期间,碎裂形成、成长与传播的可能性越低。在背面研磨期间,可使用机械力,例如使用工具来研磨或磨除晶片的预设部分,以将晶片缩减至所需厚度。在一个例子中,当{100}硅晶片已研磨至厚度小于35密耳(mil)时,可晶片切割期间改善{100}硅晶片的背面与正面的碎裂效应。在另一例子中,当厚度降低至小于25密耳时,碎裂效应降低更为明显。在降低晶片厚度后,可沿着切割线而在晶片上进行单刀片或双刀片切割工序。为了进一步降低碎裂的可能性,可将单刀片切割工序的切割宽度控制在10微米至160微米之间。使用双刀片切割加工时,第一次切割宽度控制在10微米至160微米之间,以形成相对宽度凹槽,而并未完全切穿晶片。再使用第二只刀片更深入地切入晶片,其中第二次切割宽度控制在小于第一次切割宽度。例如,第二次切割宽度可为第一次切割宽度的一半,例如5微米至80微米之间。第二道切割时仍可使刀片不切穿晶片。由于切割线已形成,当一个预设应力施加于晶片时,会沿着切割线将晶片切开。此外,也须考虑刀片与晶片表面接触的嵌入角度。例如,对{100}硅晶片而言,较好的切割角度可能为45度,而非刀片与晶片表面垂直。切割角度可以数学方式并利用下列公式来决定:
ArcCos[(n2)/sqrt(n2+k2+l2)]、或
ArcCos[(k2)/sqrt(n2+k2+l2)]、或
ArcCos[(l2)/sqrt(n2+k2+l2)]
其中,n、k与l为整数,且n、k与l之范围均为0≤(n,k,l)≤4。 根据此计算方式,多个切割角度样本的选择可约为或小于77度、56度、48度、或37度。例如,可在X方向使用小于48度的切割角,并可在Y方向使用小于37度的另一切割角。
此外,在切割晶片时,并非总是需要利用刀片切割出连续性的切割线。例如,可形成许多个沿着切割线的分开凹槽。凹槽所需数量取决于切割结果。在切割过程进行前,也可在背面磨薄之前或者之后先形成长凹槽线。除了以机械方式切割晶片外,可使用液体束来取代刀片或钻石切割片。例如,可使用喷射水沿着切割线切割晶片。使用液体束时必须具有足够的表面能来使液体维持成束状,藉以在晶片上施加一应力。也可使用具有足够能量的非机械力,例如激光束,来切割晶片。使用非机械力时可能不需连续的切割线。例如,激光束可沿着切割线烧灼出一连串的“洞”,然后藉由施加预设应力,而可使晶片沿着这些线碎裂。当晶片切割时,晶片的背面贴合在已知的“蓝带”的特殊胶带上。然而,对{100}晶片而言,使用紫外线胶带可达到更好的切割结果。
其它切割参数也可视为控制晶片碎裂的重要因素。这些参数可能包括切割速度、设备速度以及液体流速。例如,快速的切割速度可在{100}晶片切割期间降低碎裂的形成,因为较快速的晶片切割速度可降低碎裂形成、成长或蔓延的可能性。切割速度高于每分钟20000转(RPM)可适用于{100}晶片。其次,不论是使用紫外线胶带或蓝带,{100}晶片基材的切割过程通常会发生晶片摆动与旋转。缓慢且适当的速度可降低加工过程所产生的影响,例如晶片摆动或旋转。根据本发明的例子,施加在{100}晶片上的输送速度小于约200毫米/秒为佳。再者,流体的流量也可控制晶切割制程中所产生的切割微粒的数量。一般,流体或液体的材料通常为水或去离子水等。切割微粒为晶片切割加工过程期间碎裂产生或成长的根源,尤其是{100}晶片基材,较高的流体流量在移除微粒上比较慢液体流来的有效率。例如,若液体流量可控制在高于0.1公升/分钟,对晶片成品率损失最小化也有帮助。
为了进一步降低碎裂,可在晶片上增设保护组件。图4所绘表示晶片400一部分的俯视图,其中晶片400具有沿着切割线404的多个保护组件402。排列保护组件402,用于保护芯片使其不致产生非预期的碎裂。这些保护组件402可能是金属元件、介电元素或凹槽。除了短凹槽外,亦可形成较长且连续的沟槽。此外,保护组件402也可安排在环绕芯片周围的一或多个位置上。在一例子中,位于芯片周围上的保护组件402不与芯片的核心电路系统406相连。在某些例子中,保护组件可为特殊形状,而在切割过程中提供最佳的保护效果。某些保护组件可提升区域材料强度,如此一来不期望的碎裂将不会朝芯片传播。某些保护组件,例如凹槽,则可帮助吸收所施加的应力。
图5所绘表示沿切割线的部分晶片500的剖面图。在图5中,表示出两个芯片502与芯片504,并且是沿着位于这两个芯片之间的虚拟切割线506来进行晶片的切割。数个保护组件508可置于不同的垂直高度。例如,当芯片具有多层结构时,保护组件508可形成于不同层上。这些保护组件508的材质可为纯金属,例如银,但也可为增加保护组件508周围区域的材料强度的复合物。此外,保护组件508可堆叠在其它保护组件508上,但保护组件508也可偏离其它保护组件508,只要保护组件508的设置可防止不想要的碎裂。再者,其它型式的保护组件,例如形成于晶片基材中的保护凹槽510,也有助于切割加工过程的改进。已经知道的一点是,保护组件508以及保护凹槽510可一起使用或单独使用。如第5图所示,这些保护凹槽510可形成于芯片层的下方并接近芯片的边缘。替代性地,这些保护凹槽510实质上也可与芯片位于同一高度(未画出)。这些保护凹槽510可填充有机材料,以吸收切割加工过程中所产生的应力,进而保护芯片使其不会产生非预期的碎裂。
上面所述,提供了许多不同的实施例或例子来实施本发明的不同特征。成分与工艺的特定例子的描述,可使本发明更为清楚。当然,这些描述仅是本发明的实施例,本发明的范围仅由权利要求所界定。
Claims (19)
1.一种切割晶片的方法,该晶片具有钻石结构的基础材料,且该切割晶片的方法至少包括:
从该晶片的背面磨除该晶片的一个预设部分;以及
通过至少一条线切割该晶片,其中该线沿着从该钻石结构的天然裂缝方向偏移一个预设偏移角的方向,且该预设偏移角介于30度至60度之间。
2.如权利要求1所述的切割晶片的方法,其特征在于经磨除后,该晶片的厚度小于35密耳。
3.如权利要求1所述的切割晶片的方法,其特征在于该基础材料为选自于由硅质材料、砷化镓、以及硅锗所组成的一组材料中的一种。
4.如权利要求1所述的切割晶片的方法,其特征在于切割该晶片的步骤包括:
进行第一次切割,以在该晶片上形成一道第一次切割凹槽;以及
在该第一次切割凹槽内进行第二次切割,以形成宽度小于该第一次切割凹槽宽度的第二次切割凹槽。
5.如权利要求1所述的切割晶片的方法,其特征在于切割该晶片的步骤包括相对于该晶片表面的一个预设角度,在该晶片上嵌入一切割工具。
6.如权利要求5所述的切割晶片的方法,其特征在于该预设角度小于77度。
7.如权利要求1所述的切割晶片的方法,其特征在于切割该晶片的步骤进一步包括沿着切割的该线形成一或多个凹槽。
8.一种晶片,至少包括:
一基础材料层;
一或多个芯片形成于该基础材料层上,其中这些芯片的至少一边从该基础材料层的钻石结构的天然裂缝方向偏移一个偏移角;以及
至少一切割线设于该基础材料上且具有一或多个保护组件,以在后续沿着该切割线切割该晶圆时避免这些芯片不会产生不期望的碎裂,其中该切割线沿着从该钻石结构的天然裂缝方向偏移一个预设偏移角的方向,且该预设偏移角介于30度至60度之间。
9.如权利要求8所述的晶片,其特征在于这些芯片形成于该切割线的两侧。
10.如权利要求8所述的晶片,其特征在于这些保护组件为形成于该晶片上的多个金属质组件。
11.如权利要求8所述的晶片,其特征在于这些保护组件为形成于该基础材料层上的多个介电质组件。
12.如权利要求8所述的晶片,其特征在于这些保护组件为形成于该基础材料层中的一或多个凹槽。
13.如权利要求12所述的晶片,其特征在于这些凹槽位于形成于该基础材料层上芯片的下层。
14.如权利要求12所述的晶片,其特征在于这些凹槽实质上与形成于该基础材料层上芯片的一个上表面位于同一高度。
15.如权利要求14所述的晶片,其特征在于这些凹槽填充有一或多个有机材料,以吸收在切割该晶片期间所产生的应力。
16.如权利要求8所述的晶片,其特征在于这些保护组件位于这些芯片周围的一或多个预设位置。
17.如权利要求16所述的晶片,其特征在于这些保护组件位于这些芯片的周围且不与这些芯片的核心电路系统相连。
18.如权利要求8所述的晶片,其特征在于该晶片为{110}晶片,且该天然裂缝方向为<100>方向。
19.如权利要求8所述的晶片,其特征在于该晶片为{100}晶片,且该天然裂缝方向为<110>方向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/725,697 | 2003-12-01 | ||
US10/725,697 US7183137B2 (en) | 2003-12-01 | 2003-12-01 | Method for dicing semiconductor wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1624877A CN1624877A (zh) | 2005-06-08 |
CN1324661C true CN1324661C (zh) | 2007-07-04 |
Family
ID=34620321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100429988A Active CN1324661C (zh) | 2003-12-01 | 2004-06-14 | 切割半导体晶片的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7183137B2 (zh) |
JP (1) | JP2005167190A (zh) |
CN (1) | CN1324661C (zh) |
TW (1) | TWI239885B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107949661A (zh) * | 2015-05-26 | 2018-04-20 | 康迪亚斯有限责任公司 | 用于制造金刚石电极的方法和金刚石电极 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
US7153186B2 (en) * | 2002-09-13 | 2006-12-26 | Towa Intercon Technology, Inc. | Jet singulation |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
TW200729361A (en) * | 2006-01-16 | 2007-08-01 | Advanced Semiconductor Eng | Package structure and method for fabricating the same |
JP4743661B2 (ja) * | 2006-03-07 | 2011-08-10 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
US7670928B2 (en) * | 2006-06-14 | 2010-03-02 | Intel Corporation | Ultra-thin oxide bonding for S1 to S1 dual orientation bonding |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
KR100868758B1 (ko) * | 2007-01-15 | 2008-11-13 | 삼성전기주식회사 | 압저항 센서를 구비한 회전형 mems 디바이스 |
JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
JP2008235521A (ja) * | 2007-03-20 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
US8053279B2 (en) * | 2007-06-19 | 2011-11-08 | Micron Technology, Inc. | Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces |
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8278737B2 (en) * | 2009-04-02 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for improving die saw quality |
JP2012084921A (ja) * | 2012-01-18 | 2012-04-26 | Sanyo Electric Co Ltd | 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池 |
KR101627815B1 (ko) * | 2015-04-21 | 2016-06-08 | 인천대학교 산학협력단 | 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법 |
KR20170122185A (ko) * | 2015-11-09 | 2017-11-03 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프 |
JP6824577B2 (ja) * | 2016-11-29 | 2021-02-03 | 株式会社ディスコ | ウェーハの加工方法 |
US10256149B2 (en) | 2017-02-28 | 2019-04-09 | Infineon Technologies Austria Ag | Semiconductor wafer dicing crack prevention using chip peripheral trenches |
US11701739B2 (en) * | 2019-04-12 | 2023-07-18 | Skyworks Solutions, Inc. | Method of optimizing laser cutting of wafers for producing integrated circuit dies |
TWI702646B (zh) * | 2020-01-09 | 2020-08-21 | 美商微相科技股份有限公司 | 晶圓切割微粒移除方法 |
CN111564367B (zh) * | 2020-05-21 | 2021-05-25 | 合肥新汇成微电子股份有限公司 | 一种晶圆研磨前裂片异常的处理方法 |
CN112326707A (zh) * | 2020-09-27 | 2021-02-05 | 威科赛乐微电子股份有限公司 | 一种GaAs基晶圆斜切角度的快速表征方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105446A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体装置の製造方法 |
CN1105781A (zh) * | 1994-01-22 | 1995-07-26 | 德克萨斯仪器股份有限公司 | 集总的局部锯切工艺方法 |
CN1127934A (zh) * | 1994-06-27 | 1996-07-31 | 现代电子产业株式会社 | 防止绝缘层破裂的虚设图形的形成方法 |
CN1298204A (zh) * | 1999-11-30 | 2001-06-06 | 琳得科株式会社 | 用于生产半导体器件的工艺 |
CN1318206A (zh) * | 1999-07-30 | 2001-10-17 | 日本板硝子株式会社 | 从半导体晶片切割芯片的方法及切割区中设置的槽的结构 |
CN1336687A (zh) * | 2000-07-31 | 2002-02-20 | 日本电气株式会社 | 半导体晶片、半导体器件及其制造方法 |
CN1355553A (zh) * | 2000-11-27 | 2002-06-26 | 矽品精密工业股份有限公司 | 晶片切割研磨制作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4941953B1 (zh) * | 1969-09-19 | 1974-11-12 | ||
JPS52101967A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
JPS5542304U (zh) * | 1978-09-12 | 1980-03-18 | ||
JPS59152638A (ja) * | 1983-02-21 | 1984-08-31 | Sanyo Electric Co Ltd | 化合物半導体の切断方法 |
JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
JPH03218050A (ja) * | 1990-01-23 | 1991-09-25 | Matsushita Electric Ind Co Ltd | ガリウムヒ素ダイオード |
JP2892459B2 (ja) * | 1990-08-20 | 1999-05-17 | 株式会社ディスコ | 精密切削装置におけるブレードの位置調整方法 |
JP3500169B2 (ja) * | 1993-06-15 | 2004-02-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
JP3604550B2 (ja) * | 1997-12-16 | 2004-12-22 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
JP2007134454A (ja) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
-
2003
- 2003-12-01 US US10/725,697 patent/US7183137B2/en not_active Expired - Lifetime
-
2004
- 2004-05-17 TW TW093113880A patent/TWI239885B/zh active
- 2004-06-14 CN CNB2004100429988A patent/CN1324661C/zh active Active
- 2004-07-26 JP JP2004217629A patent/JP2005167190A/ja active Pending
-
2007
- 2007-01-18 US US11/655,008 patent/US8288842B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105446A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体装置の製造方法 |
CN1105781A (zh) * | 1994-01-22 | 1995-07-26 | 德克萨斯仪器股份有限公司 | 集总的局部锯切工艺方法 |
CN1127934A (zh) * | 1994-06-27 | 1996-07-31 | 现代电子产业株式会社 | 防止绝缘层破裂的虚设图形的形成方法 |
CN1318206A (zh) * | 1999-07-30 | 2001-10-17 | 日本板硝子株式会社 | 从半导体晶片切割芯片的方法及切割区中设置的槽的结构 |
CN1298204A (zh) * | 1999-11-30 | 2001-06-06 | 琳得科株式会社 | 用于生产半导体器件的工艺 |
CN1336687A (zh) * | 2000-07-31 | 2002-02-20 | 日本电气株式会社 | 半导体晶片、半导体器件及其制造方法 |
CN1355553A (zh) * | 2000-11-27 | 2002-06-26 | 矽品精密工业股份有限公司 | 晶片切割研磨制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107949661A (zh) * | 2015-05-26 | 2018-04-20 | 康迪亚斯有限责任公司 | 用于制造金刚石电极的方法和金刚石电极 |
US10662538B2 (en) | 2015-05-26 | 2020-05-26 | Condias Gmbh | Method for producing a diamond electrode and diamond electrode |
Also Published As
Publication number | Publication date |
---|---|
TWI239885B (en) | 2005-09-21 |
JP2005167190A (ja) | 2005-06-23 |
US7183137B2 (en) | 2007-02-27 |
US20050118790A1 (en) | 2005-06-02 |
TW200518902A (en) | 2005-06-16 |
US8288842B2 (en) | 2012-10-16 |
US20070117352A1 (en) | 2007-05-24 |
CN1624877A (zh) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1324661C (zh) | 切割半导体晶片的方法 | |
US7964475B2 (en) | Semiconductor wafer, method of manufacturing the same and semiconductor device | |
KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
EP2178129B1 (en) | Method for manufacturing a gallium nitride compound semiconductor light emitting element | |
KR101209089B1 (ko) | (110)실리콘 웨이퍼의 제조방법 | |
JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
CN100454494C (zh) | 半导体芯片的制造方法以及半导体芯片 | |
JP2910811B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
CN100415948C (zh) | 二硼化物单晶衬底与使用它的半导体装置及其制造方法 | |
US8299580B2 (en) | Semiconductor wafer and a method of separating the same | |
JPH05166923A (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
CN112757509B (zh) | 拼接硅材的金刚线切割方法 | |
EP4269669A1 (en) | Method for processing gallium oxide substrate | |
KR101016317B1 (ko) | 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 | |
CN1200447C (zh) | 半导体元件及其制造方法 | |
CN117727694B (zh) | 晶圆切割方法 | |
KR102654022B1 (ko) | 반도체 장치, 및, 반도체 장치의 제조 방법 | |
US20230290684A1 (en) | Structures and methods for dicing semiconductor devices | |
JPS6189012A (ja) | 基板切断方法 | |
SU1735023A1 (ru) | Резец дл разделени полупроводниковых пластин на кристаллы | |
CN114347282A (zh) | 硅片制备方法 | |
JP2003078164A (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |