KR101016317B1 - 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 - Google Patents

반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 Download PDF

Info

Publication number
KR101016317B1
KR101016317B1 KR1020080120524A KR20080120524A KR101016317B1 KR 101016317 B1 KR101016317 B1 KR 101016317B1 KR 1020080120524 A KR1020080120524 A KR 1020080120524A KR 20080120524 A KR20080120524 A KR 20080120524A KR 101016317 B1 KR101016317 B1 KR 101016317B1
Authority
KR
South Korea
Prior art keywords
wafer
flat
scribe line
natural
chip
Prior art date
Application number
KR1020080120524A
Other languages
English (en)
Other versions
KR20100062091A (ko
Inventor
여환국
최성철
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020080120524A priority Critical patent/KR101016317B1/ko
Publication of KR20100062091A publication Critical patent/KR20100062091A/ko
Application granted granted Critical
Publication of KR101016317B1 publication Critical patent/KR101016317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)

Abstract

다이싱(dicing) 공정시 칩 손실을 감소시킬 수 있도록 웨이퍼에 칩을 배치하는 방법이 포함된 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼를 제공한다. 본 발명에 따른 칩 제조 방법에서는 서로 직교하는 제1 방향과 제2 방향으로 연장되어 웨이퍼를 다수의 칩으로 한정하는 스크라이브 라인을 형성하되, 상기 제1 방향은 상기 웨이퍼의 인접하는 두 자연벽개면 사이의 방향으로 형성한다. 본 발명에 따르면, 자연벽개면과의 간섭을 최소화할 수 있는 위치에 스크라이브 라인을 형성함에 따라 자연벽개면과 스크라이브 라인이 서로 간섭하여 원하지 않는 방향으로 다이싱되는 것을 방지한다. 따라서, 다이싱 공정의 안정성을 확보할 수 있고 이에 따라 칩의 수율을 향상시킬 수 있다.

Description

반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 {Method for fabricating semiconductor device chip and wafer for being used to perform the method}
본 발명은 반도체 소자 제조 방법 및 그 방법에 사용되는 웨이퍼에 관한 것으로, 특히 다이싱(dicing)에 의해 웨이퍼를 개별적인 반도체 칩(chip)으로 분할할 때에 고수율로 칩을 얻을 수 있도록 웨이퍼에 칩을 배치하는 방법 및 그 방법에 사용하는 웨이퍼에 관한 것이다.
웨이퍼는 웨이퍼 표면 위에 반도체 소자가 형성되는 칩 영역과 아무런 유닛이나 회로가 없는 지역으로서 웨이퍼를 개개의 칩으로 나누기 위해 절단하는 영역인 스크라이브 라인(scribe line) 영역으로 크게 구분할 수 있고, 그 이외에도 웨이퍼의 결정 구조를 알려주기 위한 플랫(flat) 등으로 구분된다. 웨이퍼의 플랫은 웨이퍼 외주를 원형으로만 형성하면 육안으로 웨이퍼의 결정 구조가 식별 불가능하기 때문에 특정한 결정면을 따라 웨이퍼 외주 일부를 잘라 평평하게 표시한 부분을 가리키며, 통상 스크라이브 라인 중의 일부는 플랫 방향(플랫 면의 법선 방향을 가리킴)에 평행이 되고 나머지 일부는 플랫 방향에 수직이 되도록 형성되어야 하는 것이다.
이하에서, 종래 웨이퍼에 구성된 칩과 스크라이브 라인을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 종래 웨이퍼 상에서의 사각형 칩 레이아웃도이다.
사각형의 칩(2)이 웨이퍼(1)에 수평 및 수직 방향으로 동일한 형태로 반복적으로 배치되어 있는데, 칩(2)을 구획하는 스크라이브 라인(3) 중의 일부(3a)는 플랫(4) 방향에 평행이며 다른 일부(3b)는 플랫(4) 방향에 수직이다.
종래에는 다음과 같이 반도체 소자의 칩이 제조되어 왔다. 먼저, 웨이퍼(1) 상에 공정을 수행하여 다수의 칩(2)들을 형성한다. 그런 다음, 웨이퍼(1)를 얇게 가공하고 칩(2)으로 된 영역들 사이의 스크라이브 라인(3)을 따라 다이아몬드 팁을 구비한 다이싱 소우(dicing saw) 또는 스크라이버(scriber)로 알려진 절단기로 벽개될 가이드라인을 형성하는 스크라이빙(scribing) 공정을 실시한다. 이후 칩(2)별로 절단하는 브레이킹(breaking) 공정을 실시한다. 이것을 통틀어 다이싱 공정이라고 한다.
최근에는 반도체 소자의 칩이 현저히 소형화되었다. 칩에서의 소형화는 하나의 웨이퍼로부터 얻어지는 반도체 소자의 수를 증가시킨다. 그러나, 스크라이브 라인이 종래의 웨이퍼에서의 스크라이브 라인과 동일한 폭을 가지면 웨이퍼 상의 영역에서 스크라이브 라인의 비율이 증가된다. 따라서, 하나의 웨이퍼에서 얻어지는 칩의 수를 더 증가시키기 위해서는 스크라이브 라인의 폭이 감소되어야 한다.
그러나, 스크라이브 라인이 종래의 웨이퍼에서보다 더 좁은 폭을 가지면, 스 크라이빙 중에 칩핑(chipping)이 일어나 반도체 칩에 손상을 야기시킬 수 있다. 또한 절단기에 의한 스크라이빙 방법은 기계적 힘에 의해서 원하지 않는 반도체층의 박리현상도 야기할 수 있다.
이러한 문제는, 청색 발광다이오드(LED)를 제조하기 위한 다이싱 공정에서 보다 심각하게 대두된다. 즉, 청색 발광다이오드의 반도체층은 GaN, InGaN, GaAlN 등의 GaN계 화합물 반도체 물질이 사용되며, 이러한 반도체 물질을 성장시키기 위해, 웨이퍼로서 사파이어 기판이 주로 이용된다. 사파이어 기판과 GaN계 화합물 반도체 물질은 결정 성질상 상이하여 박리현상이 발생되기 쉽다. 또한, 사파이어 및 GaN계 화합물 반도체의 모스 경도는 약 ９ 정도로 매우 견고하므로 다이아몬드 팁을 갖는 스크라이버를 이용하더라도 그 공정에 상당히 많은 시간이 소요되며, 통상 스크라이빙 공정에 소요되는 시간은 전체 제조 공정 시간 중 70%를 차지하게 된다.
이를 해결하기 위해서, 최근에는 기계적 가공없이 레이저 빔을 주사하여 스크라이빙하는 방법이 적용되고 있다. 레이저 빔을 이용할 경우에는 웨이퍼 상에 비교적 용이하게 스크라이브 라인을 따라 그릴 수 있으므로, 공정 시간을 효과적으로 단축시킬 수 있을 뿐만 아니라, 기계적 가공보다 반도체층의 결정에 미치는 영향을 감소시킬 수 있다.
그런데, 최근 GaN계 화합물 반도체 물질의 경우 광 추출(lighting extraction) 효율 증가를 위해 칩 두께를 120㎛ 이상으로 증가시키는 경향이 있으며, 이와 같은 두꺼운 웨이퍼의 경우에는 스크라이브 라인을 따라 스크라이빙한다 고 하여도 브레이킹할 때에 스크라이브 라인과는 다른 방향으로 절단되면서 칩이 손실될 우려가 크다.
본 발명은 상술한 문제점을 해결하기 위해 착상된 것으로서, 본 발명이 해결하고자 하는 과제는 다이싱 공정시 칩 손실을 감소시킬 수 있도록 웨이퍼에 칩을 배치하는 방법 및 그 방법에 적용할 웨이퍼를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 칩 제조 방법에서는 서로 직교하는 제1 방향과 제2 방향으로 연장되어 웨이퍼를 다수의 칩으로 한정하는 스크라이브 라인을 형성하되, 상기 제1 방향은 상기 웨이퍼의 인접하는 두 자연벽개면 사이의 방향으로 형성한다.
바람직한 실시예에 있어서, 상기 제1 방향은 상기 인접하는 두 자연벽개면이 이루는 각도의 중간을 지나게 형성한다. 예를 들어, 상기 웨이퍼가 (0002) 사파이어 기판인 경우 상기 제1 방향은
Figure 112008082777362-pat00001
방향에 대해 15° 회전된 방향이 되게 한다. 그리고, 상기 웨이퍼가
Figure 112008082777362-pat00002
사파이어 기판인 경우 상기 제1 방향은 <0002> 방향에 대해 45° 회전된 방향이 되게 한다.
상기와 같은 스크라이브 라인을 형성함에 있어서, 상기 웨이퍼가 상기 자연벽개면 방향과 평행한 방향을 가진 플랫을 포함하는 경우에는, 상기 플랫 방향에 대해 상기 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 포토마스크를 제작하여 이용하도록 한다. 상기 웨이퍼가 상기 자연벽개면 방향에 대해 상기 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 방향을 갖는 플랫을 가진 경우에는 기존의 포토마스크를 그대로 이용할 수 있다.
본 발명에 따른 웨이퍼는 서로 직교하는 제1 방향과 제2 방향으로 연장되어 웨이퍼를 다수의 칩으로 한정하는 스크라이브 라인을 포함하며, 상기 제1 방향은 상기 웨이퍼의 인접하는 두 자연벽개면 사이의 방향이 된다.
본 발명에 따른 다른 웨이퍼는 적어도 두 개의 자연벽개면을 포함하고, 상기 자연벽개면 방향에 대해 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 방향을 갖는 플랫을 포함하게 된다.
상기 웨이퍼가 (0002) 사파이어 기판인 경우 이 때의 플랫은
Figure 112008082777362-pat00003
방향에 대해 15° 회전된 방향을 갖게 되고, 상기 웨이퍼가
Figure 112008082777362-pat00004
사파이어 기판인 경우 상기 플랫은 <0002> 방향에 대해 45° 회전된 방향을 갖게 된다.
본 발명에 따르면, 자연벽개면과의 간섭을 최소화할 수 있는 위치에 스크라이브 라인을 형성함에 따라 자연벽개면과 스크라이브 라인이 서로 간섭하여 원하지 않는 방향으로 다이싱되는 것을 방지한다. 따라서, 다이싱 공정의 안정성을 확보할 수 있고 이에 따라 칩의 수율을 향상시키는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
먼저 도 2는 웨이퍼 재료로 이용되는 사파이어의 결정면과 방향을 보여주는 도면이다.
도 2를 참조하면, 사파이어의 c-면은 (0001)면이며 m-면은
Figure 112008082777362-pat00005
면이 된다. c-면은 [0100], [0010], [1000] 방향으로 3축 대칭성을 갖고 있으며 m-면은 격자의 대칭성이 없다.
다음에 도 3은 (0002) 사파이어 기판의 자연벽개면과 본 발명에서 새로운 칩 배치를 위해 제안하는 스크라이브 라인 방향을 설명하기 위한 도면이고, 도 4는 그에 따른 본 발명의 칩 레이아웃에 대한 도면이다.
사파이어 기판에 형성된 소자, 예컨대 GaN계 화합물 반도체 물질로 이루어진 발광다이오드의 경우, 주 기판인 사파이어의 자연벽개면에 의존하여 벽개된다. c-면인 (0002) 사파이어 기판의 경우 웨이퍼(11) 하단의 플랫(14) 방향이
Figure 112008082777362-pat00006
이고, 이에 수직인 방향이
Figure 112008082777362-pat00007
방향이다. 이 방향에 수직인 면은 로우 인덱스면(low index plane)이므로,
Figure 112008082777362-pat00008
면이 주된 자연벽개면(15)이며
Figure 112008082777362-pat00009
면 또한 자연벽개면(16)이 된다.
또한, 도 2에서 본 바와 같이 c-면은 3축 대칭성을 갖고 있으므로, 주된 자연벽개면(15)에 대해서 30° 회전된 면마다 자연벽개면(17, 18)이 되어, 도 3에 도시한 바와 같이 플랫(14) 방향인
Figure 112008082777362-pat00010
에 대해 30° 회전된 위치마다 자연벽개면(16, 17, 18)이 존재하게 된다.
이 때 기존에는 스크라이브 라인을 자연벽개면(15, 16)에 두었으나, 이처럼 스크라이브 라인을 자연벽개면(15, 16) 가까운 곳에 두게 되면 자연벽개면(15, 16)과 인공적인 가이드라인인 스크라이브 라인이 서로 간섭하여 원하지 않는 방향으로 다이싱이 될 수 있다. 이것은 특히 레이저를 이용한 스크라이빙을 실시할 때 문제가 된다.
따라서, 본 발명에서는 칩을 구획하는 스크라이브 라인 중의 일부를 인접하는 두 자연벽개면 사이의 방향, 바람직하게는 인접하여 있는 두 자연벽개면으로부터 최대한 멀리 있는 방향(인접하는 두 자연벽개면이 이루는 각도의 중간을 지나게 됨)으로 형성하고 다른 일부는 그에 수직이 되도록 형성하여 칩을 배치하고 이 새로운 스크라이브 라인을 따라 다이싱할 것을 제안한다.
예를 들어, 도 3에 도시한 바와 같이, 인접하여 있는 두 자연벽개면(16, 18)으로부터 같은 거리에 있는 가상의 면(19) 방향을 스크라이브 라인의 제1 방향(20)으로 정의하고 그에 수직인 방향을 스크라이브 라인의 제2 방향(21)으로 정의하여 칩을 분할하도록 배치하는 것이다. 이 때 제1 방향(20)은
Figure 112008082777362-pat00011
방향에 대해 15 ° 회전된 방향이 되고 제2 방향(21)은
Figure 112008082777362-pat00012
방향에 대해 15° 회전된 방향이 된다.
도 4는 그에 따른 칩 레이아웃이다.
사각형의 칩(12)이 웨이퍼(11)에 수평 및 수직 방향으로 동일한 형태로 반복적으로 형성되어 있는데, 칩(12)을 구획하는 스크라이브 라인(13)은 서로 직교하는 제1 방향(20)과 제2 방향(21)으로 연장되어 있다.
스크라이브 라인(13) 중의 일부(13a)는
Figure 112008082777362-pat00013
방향에 대해 15° 회전된 제1 방향(20)에 평행하며 다른 일부(13b)는 그에 수직인 제2 방향(21)에 평행하다. 스크라이브 라인의 일부가 플랫 방향에 평행이고 다른 일부는 플랫 방향에 수직인 종래와 달리, 본 발명에 따를 경우 스크라이브 라인(13)의 일부(13a)는 자연벽개면 방향이자 플랫(14) 방향인
Figure 112008082777362-pat00014
에 대해 15° 회전되어 오프 앵글(off angle)되어 있으며 다른 일부(13b)는 그것에 수직인 형태가 되면서 역시 자연벽개면 방향인
Figure 112008082777362-pat00015
에 대해 15° 오프 앵글되어 있는 것이다.
도 4에 자세히 도시한 바와 같이 이렇게 소정 자연벽개면(그 중엔 플랫에 평행인 면도 포함됨)에 대해 인접하는 두 자연벽개면 사이 각도의 중간값으로 오프 앵글을 주어 스크라이브 라인(13)을 형성하게 되면 자연벽개면과의 간섭이 줄어들어 의도한 방향의 다이싱 에러(error)율이 감소된다.
도 5는
Figure 112008082777362-pat00016
사파이어 기판의 자연벽개면과 본 발명에서 새로운 칩 배치를 위해 제안하는 스크라이브 라인 방향을 설명하기 위한 도면이고, 도 6은 그에 따른 본 발명의 칩 레이아웃에 대한 도면이다.
m-면인
Figure 112008082777362-pat00017
사파이어 기판의 경우 웨이퍼(31) 하단의 플랫(34) 방향이 <0002>이고, 이에 수직인 방향이 <0010> 방향이 된다. 이 때 (0002)면이 주된 자연벽개면(36)이며 (0010)면 또한 자연벽개면(35)이다.
이 때 m-면에서 본 격자의 대칭성이 없으므로, 도 5와 같이 자연벽개면(36)의 방향인 <0002> 방향에 대해 90°마다 자연벽개면(35)이 존재하게 된다. 이 때 스크라이브 라인을 자연벽개면(35, 36) 가까운 곳에 두게 되면 자연벽개면(35, 36)과 인공적인 가이드라인인 스크라이브 라인이 서로 간섭하여 원하지 않는 방향으로 다이싱이 될 수 있다.
따라서, 본 발명에서는 칩을 구획하는 스크라이브 라인 중의 일부를 자연벽개면 사이의 방향, 바람직하게는 인접하여 있는 두 자연벽개면으로부터 같은 거리에 있는 방향과 평행하게 형성하고 다른 일부는 그에 수직이 되도록 형성하여 다이싱할 것을 제안한다.
예를 들어 도 5에 도시한 바와 같이, 인접하여 있는 두 자연벽개면(35, 36)으로부터 같은 거리에 있는 면(39)의 방향과 평행한 방향을 스크라이브 라인의 제1 방향(40)으로 정의하고 그에 수직인 방향을 스크라이브 라인의 제2 방향(41)으로 정의하여 칩을 분할하도록 배치하는 것이다. 이 때 제1 방향(40)은 <0002> 방향에 대해 45° 회전된 방향이 되고 제2 방향(41)은 <0010> 방향에 대해 45° 회전된 방향이 된다.
도 6은 그에 따른 칩 레이아웃이다.
사각형의 칩(32)이 웨이퍼(31)에 수직 및 평행방향으로 동일한 형태로 반복적으로 형성되어 있는데, 칩(32)을 구획하는 스크라이브 라인(33) 중의 일부(33a)는 <0002> 방향에 대해 45°에 회전된 제1 방향(40)에 평행하며 다른 일부(33b)는 그에 수직인 제2 방향(41)에 평행하다. 스크라이브 라인의 일부가 플랫 방향에 평행하고 다른 일부는 플랫 방향에 수직인 종래와 달리, 본 발명에 따를 경우 스크라이브 라인(33)의 일부(33a)는 자연벽개면 방향이자 플랫(34) 방향인 <0002>에 대해 45° 오프 앵글되어 있으며 다른 일부(33b)는 그것에 수직인 형태가 되어 자연벽개면 방향인 <0010>에 대해서도 45° 오프 앵글되어 있는 것이다.
도 6에 자세히 도시한 바와 같이 이렇게 자연벽개면에 대해 인접하는 자연벽개면 사이 각도의 중간값으로 오프 앵글을 주어 스크라이브 라인(33)을 형성하게 되면 의도한 방향의 다이싱 에러율이 줄어든다.
한편, 웨이퍼 상에 칩 제조를 위한 공정시 노광을 위한 포토마스크와 웨이퍼의 방향을 맞추는 정렬 과정이 필요한데 기존의 정렬 방식은 웨이퍼의 플랫 방향을 기준으로 한다. 따라서, 도 3에 도시한 것과 같은 (0002) 사파이어 기판인 웨이퍼(11)의 경우에 기존에는
Figure 112008082777362-pat00018
방향인 플랫(14)에 맞추어 스크라이브 라인을 정의하도록 제작된 포토마스크가 마련되어 이용되고, 도 5에 도시한 것과 같은
Figure 112008082777362-pat00019
사파이어 기판인 웨이퍼(31)의 경우에 기존에는 <0002> 방향인 플랫(34)에 맞추어 스크라이브 라인을 정의하도록 제작된 포토마스크가 마련되어 이용된다.
이에, 본 발명에서 제안하는 바와 같이 스크라이브 라인에 오프 앵글을 주어 형성하려면 그 오프 앵글값만큼 기존의 포토마스크에도 오프 앵글을 주어 신규로 제작해서 이용하는 방법이 가능하다. 따라서, 도 4에 도시한 바와 같이 (0002) 사파이어 기판인 웨이퍼(11)에 기존 대비 15° 오프 앵글을 주어 스크라이브 라인(13)을 형성하는 경우에는 플랫(14) 방향인
Figure 112008082777362-pat00020
방향에 대해 15° 오프 앵글을 갖도록 신규의 포토마스크를 제작하여 이용하고, 도 6에 도시한 바와 같이
Figure 112008082777362-pat00021
사파이어 기판인 웨이퍼(31)에 기존 대비 45° 오프 앵글을 주어 스크라이브 라인(33)을 형성하는 경우에는 플랫(34) 방향인 <0002> 방향에 대해 45° 오프 앵글을 갖도록 신규의 포토마스크를 제작하여 이용한다.
이렇게
Figure 112008082777362-pat00022
방향의 플랫(14)을 갖도록 제작된 기존 (0002) 사파이어 기판인 웨이퍼(11)와 <0002> 방향의 플랫(34)을 갖도록 제작된 기존
Figure 112008082777362-pat00023
사파이어 기판인 웨이퍼(31)를 그대로 사용하면서 스크라이브 라인에 오프 앵글을 주기 위해, 오프 앵글로 제작된 신규의 포토마스크를 이용하여 칩 제조 공정을 진행하는 방법 대신에 다음과 같이 웨이퍼의 플랫을 기존과 다르게 제작한 신규의 웨이퍼를 사용하여 기존의 포토마스크를 그대로 사용하는 방법도 물론 가능하다.
도 7과 도 8은 본 발명에 따른 웨이퍼들을 도시한다.
먼저 도 7에 도시한 웨이퍼(111)는 (0002) 사파이어 기판으로서 플랫(114)은 기존 (0002) 사파이어 기판의 자연벽개면 방향이자 플랫 방향인
Figure 112008082777362-pat00024
방향에 대해 15°(인접하는 자연벽개면 사이 각도의 중간값) 회전된 방향을 갖도록 제작한 것이다. 이러한 신규의 웨이퍼(111) 상에 도 4에서와 같은 방향을 그대로 따라 스크라이브 라인(13)을 형성해 칩(12)을 정의하면, 이 때에는 스크라이브 라인(13)의 일부(13a)가 플랫(114) 방향에 평행이고 다른 일부(13b)는 플랫(114) 방향에 수직이 되므로 기존 포토마스크의 변경없이 칩 제조 공정을 수행할 수 있다.
그리고 도 8에 도시한 웨이퍼(131)는
Figure 112008082777362-pat00025
사파이어 기판으로서 플랫(134)은 기존
Figure 112008082777362-pat00026
사파이어 기판의 자연벽개면 방향이자 플랫 방향인 <0002> 방향에 대해 45°(인접하는 자연벽개면 사이 각도의 중간값) 회전된 방향을 갖도록 제작한 것이다. 이러한 신규의 웨이퍼(131) 상에 도 6에서와 같은 방향을 그대로 따라 스크라이브 라인(33)을 형성해 칩(32)을 정의하면, 이 때에도 스크라이브 라인(33)의 일부(33a)가 플랫(134) 방향에 평행이 되고 다른 일부(33b)는 플랫(134) 방향에 수직이 되므로 기존 포토마스크의 변경없이 칩 제조 공정을 수행할 수 있다.
즉, 웨이퍼의 플랫을 형성할 때에 기존 플랫 방향(자연벽개면 방향)에 대해 오프 앵글값(인접하는 자연벽개면 사이 각도의 중간값)만큼 회전된 방향을 가지도록 플랫의 위치를 변경하여 신규의 웨이퍼를 제작하여 사용하면, 웨이퍼의 플랫 방향을 기준으로 포토마스크와 웨이퍼의 방향을 맞추는 기존의 정렬 방식을 그대로 이용할 수가 있는 것이다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 예를 들어, 상기 실시예에서는 사파이어 기판 위주로 설명하였으나 통상의 반도체 웨이퍼로 흔히 사용되는 실리콘 기판의 경우에도 본 발명에서 제안하는 바와 같이 인접하는 자연벽개면 사이 각도의 중간값만큼 자연벽개면에 대해 회전시킨 새로운 스크라이브 라인을 갖도록 칩을 배치하거나 인접하는 자연벽개면 사이 각도의 중간값만큼 기존의 플랫을 회전시켜 신규로 제작한 웨이퍼를 사용할 수가 있다.
그리고, GaN 기판과 같은 기판은 일반적인 단결정 육성법에 의해 제조된 잉곳으로부터 제작하기가 매우 어려우므로 사파이어 기판 위에 두껍게 GaN층을 형성한 후 이를 사파이어 기판으로부터 분리하여 프리 스탠딩(free standing) 기판으로 사용하고 있는데, 예를 들어 사파이어 기판으로서 (0002) 사파이어 기판을 사용한다면 그로부터 제조되는 GaN 기판은 사파이어의 결정 구조를 그대로 따르지 않고 소정 각도, 예컨대 30°만큼 틀어진 결정 구조를 갖게 되는데, 이 때에도 인접하는 자연벽개면 사이 각도의 중간값만큼 자연벽개면에 대해 회전시킨 새로운 스크라이브 라인을 갖도록 칩을 배치하거나 인접하는 자연벽개면 사이 각도의 중간값만큼 기존의 플랫을 회전시켜 신규로 제작한 웨이퍼를 사용할 수가 있는 것이다.
이처럼 본 발명의 실시예는 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
도 1은 종래 웨이퍼 상에서의 사각형 칩 레이아웃도이다.
도 2는 웨이퍼 재료로 이용되는 사파이어의 결정면과 방향을 보여주는 도면이다.
도 3은 (0002) 사파이어 기판의 자연벽개면과 본 발명에서 새로운 칩 배치를 위해 제안하는 스크라이브 라인 방향을 설명하기 위한 도면이고, 도 4는 그에 따른 본 발명의 칩 레이아웃에 대한 도면이다.
도 5는
Figure 112008082777362-pat00033
사파이어 기판의 자연벽개면과 본 발명에서 새로운 칩 배치를 위해 제안하는 스크라이브 라인 방향을 설명하기 위한 도면이고, 도 6은 그에 따른 본 발명의 칩 레이아웃에 대한 도면이다.
도 7과 도 8은 본 발명에 따른 웨이퍼들을 도시한다.
<도면의 주요부분에 대한 부호의 설명>
11, 31, 111, 131...웨이퍼
12, 32...칩
13, 33...스크라이브 라인
14, 34, 114, 134...플랫
15, 16, 17, 18, 35, 36...자연벽개면
20, 40...스크라이브 라인의 제1 방향
21, 41...스크라이브 라인의 제2 방향

Claims (15)

  1. 삭제
  2. 서로 직교하는 제1 방향과 제2 방향으로 연장되어 웨이퍼를 다수의 칩으로 한정하는 스크라이브 라인을 형성하되,
    상기 제1 방향은 상기 웨이퍼의 인접하는 두 자연벽개면이 이루는 각도의 중간을 지나게 형성하는 것을 특징으로 하는 칩 제조 방법.
  3. 제2항에 있어서,
    상기 웨이퍼는 (0002) 사파이어 기판이고 상기 제1 방향은
    Figure 112008082777362-pat00027
    방향에 대해 15° 회전된 방향인 것을 특징으로 하는 칩 제조 방법.
  4. 제2항에 있어서,
    상기 웨이퍼는
    Figure 112008082777362-pat00028
    사파이어 기판이고 상기 제1 방향은 <0002> 방향에 대해 45° 회전된 방향인 것을 특징으로 하는 칩 제조 방법.
  5. 제2항에 있어서,
    상기 웨이퍼는 상기 자연벽개면 방향과 평행한 방향을 가진 플랫을 포함하고, 상기 플랫 방향에 대해 상기 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 포토마스크를 제작하여 상기 스크라이브 라인을 형성하는 것을 특징으로 하는 칩 제조 방법.
  6. 제2항에 있어서,
    상기 웨이퍼는 상기 자연벽개면 방향에 대해 상기 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 방향을 갖는 플랫을 가진 것을 특징으로 하는 칩 제조 방법.
  7. 삭제
  8. 서로 직교하는 제1 방향과 제2 방향으로 연장되어 웨이퍼를 다수의 칩으로 한정하는 스크라이브 라인을 포함하며,
    상기 제1 방향은 상기 웨이퍼의 인접하는 두 자연벽개면이 이루는 각도의 중간을 지나는 것을 특징으로 하는 웨이퍼.
  9. 제8항에 있어서,
    상기 웨이퍼는 (0002) 사파이어 기판이고 상기 제1 방향은
    Figure 112008082777362-pat00029
    방향에 대해 15° 회전된 방향인 것을 특징으로 하는 웨이퍼.
  10. 제8항에 있어서,
    상기 웨이퍼는
    Figure 112008082777362-pat00030
    사파이어 기판이고 상기 제1 방향은 <0002> 방향에 대해 45° 회전된 방향인 것을 특징으로 하는 웨이퍼.
  11. 제8항에 있어서,
    상기 웨이퍼는 상기 자연벽개면 방향과 평행한 방향을 가진 플랫을 더 포함하는 것을 특징으로 하는 웨이퍼.
  12. 제8항에 있어서,
    상기 웨이퍼는 상기 자연벽개면 방향에 대해 상기 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 방향을 갖는 플랫을 더 포함하는 것을 특징으로 하는 웨이퍼.
  13. 적어도 두 개의 자연벽개면을 포함하고, 상기 자연벽개면 방향에 대해 인접하는 두 자연벽개면이 이루는 각도의 중간만큼 회전된 방향을 갖는 플랫을 포함하 는 것을 특징으로 하는 웨이퍼.
  14. 제13항에 있어서,
    상기 웨이퍼는 (0002) 사파이어 기판이고 상기 플랫은
    Figure 112008082777362-pat00031
    방향에 대해 15° 회전된 방향을 갖는 것을 특징으로 하는 웨이퍼.
  15. 제13항에 있어서,
    상기 웨이퍼는
    Figure 112008082777362-pat00032
    사파이어 기판이고 상기 플랫은 <0002> 방향에 대해 45° 회전된 방향을 갖는 것을 특징으로 하는 웨이퍼.
KR1020080120524A 2008-12-01 2008-12-01 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼 KR101016317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080120524A KR101016317B1 (ko) 2008-12-01 2008-12-01 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120524A KR101016317B1 (ko) 2008-12-01 2008-12-01 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼

Publications (2)

Publication Number Publication Date
KR20100062091A KR20100062091A (ko) 2010-06-10
KR101016317B1 true KR101016317B1 (ko) 2011-02-18

Family

ID=42362425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120524A KR101016317B1 (ko) 2008-12-01 2008-12-01 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼

Country Status (1)

Country Link
KR (1) KR101016317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102459337B1 (ko) * 2020-12-21 2022-10-28 주식회사 에타맥스 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219560A (ja) * 1995-12-04 1997-08-19 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
KR20030007047A (ko) * 2001-07-09 2003-01-23 산요 덴키 가부시키가이샤 화합물 반도체 장치의 제조 방법
JP2007294804A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219560A (ja) * 1995-12-04 1997-08-19 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
KR20030007047A (ko) * 2001-07-09 2003-01-23 산요 덴키 가부시키가이샤 화합물 반도체 장치의 제조 방법
JP2007294804A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ

Also Published As

Publication number Publication date
KR20100062091A (ko) 2010-06-10

Similar Documents

Publication Publication Date Title
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
CN102714152B (zh) 功能元件及其制造方法
KR101509834B1 (ko) 반도체 발광 소자 및 그 제조 방법
US5627109A (en) Method of manufacturing a semiconductor device that uses a sapphire substrate
JP5179068B2 (ja) 化合物半導体素子の製造方法
TWI427827B (zh) Manufacturing method of semiconductor light emitting element
CN101207174B (zh) 氮化物半导体衬底及其制造方法
US7498184B2 (en) Production method for semiconductor device
JP4385746B2 (ja) 窒化物系半導体素子の製造方法
JP2008078440A (ja) 発光素子及びその製造方法
JP2011071180A (ja) 窒化物半導体基板、半導体装置およびそれらの製造方法
CN102668132A (zh) 发光二极管(led)晶圆的前端划线以及结果器件
CN105849916B (zh) 分离发光器件的晶片
CN102244168A (zh) 发光二极管及其制造方法
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
US7863711B2 (en) Semiconductor wafer and method for cutting the same
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
JP2016134427A (ja) 半導体ウエハおよびその製造方法
KR101016317B1 (ko) 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼
CN105874614A (zh) 分离发光器件的晶片
JP2005252245A (ja) 窒化ガリウム系化合物半導体ウェハー
KR101311749B1 (ko) 사파이어 잉곳의 플랫 가공방법
US20050003632A1 (en) Method for cutting a sapphire substrate for a semiconductor device
JP2009184860A (ja) 基板およびエピタキシャルウェハ
KR100335796B1 (ko) 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee