KR101509834B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101509834B1
KR101509834B1 KR1020107004669A KR20107004669A KR101509834B1 KR 101509834 B1 KR101509834 B1 KR 101509834B1 KR 1020107004669 A KR1020107004669 A KR 1020107004669A KR 20107004669 A KR20107004669 A KR 20107004669A KR 101509834 B1 KR101509834 B1 KR 101509834B1
Authority
KR
South Korea
Prior art keywords
sapphire substrate
main surface
groove
convex portion
angle
Prior art date
Application number
KR1020107004669A
Other languages
English (en)
Other versions
KR20100065312A (ko
Inventor
다까시 이찌하라
히로후미 요시다
다까오 야마다
요헤이 와까이
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20100065312A publication Critical patent/KR20100065312A/ko
Application granted granted Critical
Publication of KR101509834B1 publication Critical patent/KR101509834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

사파이어 웨이퍼를 칩화할 때, 매우 높은 수율로 정확하게 칩화할 수 있는 반도체 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다. 오리엔테이션 플랫면을 갖는 사파이어 기판 위에 질화 갈륨계 화합물 반도체를 적층한 웨이퍼로부터 반도체 발광 소자를 제조하는 방법으로서, 상기 오리엔테이션 플랫면에 평행한 방향 Xo에 오프각 θ를 갖는 사파이어 기판의 제1 주면 위에 반도체층을 적층하고, 상기 반도체층측에, 상기 방향 Xo에 대하여 대략 수직한 방향 Y로 연장되는 제1 파단홈을 형성하고, 상기 사파이어 기판의 내부에, 상기 제1 파단홈에 평행하게, 또한 오프각 θ의 기울기에 대응하여 제1 파단홈 내의 분할 예정선으로부터 ±Xo 방향으로 소정 거리 시프트시켜, 제2 파단선을 형성하고, 상기 제1 및/또는 제2 파단선을 따라서 웨이퍼를 분할하는 공정을 포함하는 반도체 발광 소자의 제조 방법.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 웨이퍼 내부에 웨이퍼를 투과하는 광을 조사하여, 웨이퍼를 칩화하는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
종래부터, 반도체층이 적층된 웨이퍼는, 다이서, 스크라이버, 레이저 스크라이버 등에 의해 칩화되어 있다.
그러나, 질화물 반도체층은, 통상적으로, 사파이어 기판으로 이루어지는 웨이퍼 위에 적층되고, 사파이어 기판은 오리엔테이션 플랫(대부분은 A면, C면)에 대한 평행 방향에서 벽개성을 갖고 있지 않기 때문에, 스크라이버 등으로 분할하는 것은 곤란하였다.
또한, 질화물 반도체층을 다이서로 분할하는 경우에는, 지석에 의해 손상을 입었을 때에, 크랙, 치핑 등이 발생하기 쉽다고 하는 문제가 있었다.
또한, 레이저 스크라이버를 이용하여 홈을 형성하고, 그 홈을 이용하여 브레이킹하는 경우에서도, 벽개성이 없는 사파이어 기판은 막 두께 방향으로 비스듬하게, 즉, 경사지도록 균열이 생겨, 소자로서 기능하는 반도체층의 일부에까지 균열이 들어가, 불량품으로 되는 경우가 있었다.
이와 같은 균열을 회피하기 위해서, 질화 갈륨계 화합물 반도체층측으로부터 제1 분할홈을 형성하고, 이 제1 분할홈의 중앙선과 오버랩하지 않는 위치에, 사파이어 기판측으로부터 제2 분할홈을 형성하고, 경사 방향으로의 균열을 유효하게 이용하여 칩을 제조하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1).
또한, 다른 방법으로서, 반도체층의 표면에 제1 분할홈을 형성하고, 이 제1 분할홈측으로부터, 레이저를 사파이어 기판 내부에 조사하여 제2 분할홈을 형성하고, 칩화하는 방법이 제안되어 있다(예를 들면, 특허 문헌 2).
또한, 사파이어 기판의 이면으로부터 레이저에 의해 내부 가공을 하고, 또한 사파이어 기판 이면에 스크라이빙이나 레이저 조사에 의해 표면을 가공하고, 칩화하는 방법이 제안되어 있다(예를 들면, 특허 문헌 3).
또한, 사파이어 기판 내부에 레이저를 조사할 때, 미리 경사 방향으로 분리 예정면을 설정하고, 사파이어 기판의 이면으로부터, 그 분리 예정면을 따르도록, 레이저 조사를 다단 또한 단속적으로 행하여, 강제적으로 경사 방향으로 칩을 분할하는 방법도 제안되어 있다(예를 들면, 특허 문헌 4).
특허 문헌 1 : 일본 특개 2005-191551호 공보
특허 문헌 2 : 일본 특개 2003-338468호 공보
특허 문헌 3 : 일본 특개 2005-109432호 공보
특허 문헌 4 : 일본 특개 2006-245043호 공보
그러나, 제1 분할홈과 제2 분할홈의 위치를 조정하여, 경사 방향으로의 균열을 유효하게 이용하는 경우에서도, 사파이어 기판의 두께에 따라서는, 의도하는 경사 방향으로의 균열을 반드시 실현할 수 있는 것은 아니어서, 상기 과제가 남는다. 게다가, 반도체 소자를 제작하는 기판마다, 미리 그 기판의 균열 방향을 시험 분할할 필요가 있어, 제조 공정이 번잡하게 된다고 하는 과제가 있다.
또한, 간단히, 레이저를 사파이어 기판 내부에 조사하여, 기판 내부에 분할홈을 형성하여도, 역시, 의도하는 바와 같이 사파이어 기판이 수직으로 벽개하지 않아, 경사 방향으로의 균열이 여전히 출현한다고 하는 과제가 있다.
또한, 미리 설정한 분리 예정면을 따라서 레이저 조사를 행하여 경사 방향으로 웨이퍼를 분할하는 방법에서는, 사파이어 기판의 두께 방향의 거의 전체에 걸치는 다단 또한 단속적인 레이저 조사는, 막 두께 방향과 면내 방향에서의 복수의 레이저 조사의 제어가 필요로 되어, 시간이 걸림과 함께, 제조 공정이 번잡하게 된다. 게다가, 사파이어 기판의 두께 방향 전체에 걸치는 레이저 조사에 의한 변질부에 의해, 반도체 소자로부터 조사되는 광이 흡수되기 쉬워져, 반도체 소자의 발광 효율의 저하를 초래한다고 하는 과제도 있다.
본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 사파이어 기판 위에 질화 갈륨계 화합물 반도체가 적층된 웨이퍼를 칩화할 때에, 사파이어 기판의 두께에 상관없이, 칩 강도를 확보한 채로, 매우 높은 수율로 정확하게 칩화할 수 있는 반도체 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다.
발명자들은, 웨이퍼를 칩화할 때의 사파이어 기판의 경사 방향과, 사파이어 기판 표면의 오프각 사이에 관련이 있는 것을 밝혀내고, 뜻밖에도, 오프각의 방향에 대응시켜 웨이퍼를 칩화하는 분할면을 제어할 수 있는 것을 발견하고, 본 발명의 완성에 이르렀다.
또한, 반도체층이 적층된 사파이어 기판의 벽개성에 대하여 예의 연구를 행하는 한편, 반도체층을 적층시키기 전에, 사파이어 기판 표면에 볼록부를 복수 형성하고, 이 볼록부에 의한 광의 산란 및 회절 효과를 이용하여 반도체 발광 소자의 발광 효율을 향상시키는 방법을 모색하는 과정에서, 웨이퍼를 칩화할 때의 사파이어 기판의 분할면의 경사 방향과, 볼록부의 배치 또는 형상 사이에 규칙성이 있는 것을 밝혀내고, 뜻밖에도, 볼록부의 형상에 대응시켜, 웨이퍼를 칩화할 때의 분할면을 제어할 수 있는 것을 발견하고, 본 발명의 완성에 이르렀다.
본 발명은,
오리엔테이션 플랫면을 갖는 사파이어 기판 위에 질화 갈륨계 화합물 반도체를 적층한 웨이퍼로부터 반도체 발광 소자를 제조하는 방법으로서,
상기 오리엔테이션 플랫면에 평행한 방향 Xo에 오프각 θ를 갖는 사파이어 기판의 제1 주면 위에 반도체층을 적층하고,
상기 반도체층측에, 상기 방향 Xo에 대하여 대략 수직한 방향 Y로 연장되는 제1 파단홈을 형성하고,
상기 사파이어 기판의 내부에, 상기 제1 파단홈에 평행하게, 또한 오프각 θ의 기울기에 대응하여 제1 파단홈 내의 분할 예정선으로부터 ±Xo 방향으로 소정 거리 시프트시켜, 제2 파단선을 형성하고,
상기 제1 파단홈 및 제2 파단선 중 적어도 하나를 따라서 웨이퍼를 분할하는 공정을 포함하는 것을 특징의 하나로 한다.
또한, 본 발명은,
사파이어 기판 위에 질화 갈륨계 화합물 반도체를 적층한 웨이퍼로부터 반도체 발광 소자를 제조하는 방법으로서,
상기 사파이어 기판의 제1 주면에, 에칭에 의해 저면 형상이 다각형인 볼록부를 형성하고,
상기 사파이어 기판의 제1 주면에 반도체층을 적층하고,
상기 사파이어 기판의 제1 주면측으로부터의 평면시에서, 상기 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대하여 대략 수직한 방향 Y로 연장되는 제1 파단홈을, 상기 반도체층측에 형성하고,
상기 사파이어 기판의 내부에, 상기 제1 파단홈에 평행하게, 또한 그 제1 파단홈 내의 분할 예정선으로부터 -X 방향으로 소정 거리 시프트시켜, 제2 파단선을 형성하고,
상기 제1 파단홈 및 제2 파단선 중 적어도 하나를 따라서 웨이퍼를 분할하는 공정을 포함하는 것을 특징의 하나로 한다.
또한, 본 발명은,
사파이어 기판과,
상기 기판의 제1 주면에 적층된 질화 갈륨계 화합물 반도체층을 구비하는 대략 사각 형상의 반도체 발광 소자로서,
상기 반도체 발광 소자의 대향하는 1조의 측면은, 상기 사파이어 기판의 제1 주면에 대하여 대략 수직하고,
다른 1조의 측면은, 상기 사파이어 기판의 제1 주면측에, 그 제1 주면에 대하여 경사진 면과, 상기 사파이어 기판의 제2 주면측에, 그 제2 주면에 대하여 대략 수직한 면을 갖는 것을 특징의 하나로 한다.
또한, 본 발명은,
사파이어 기판과,
상기 기판의 제1 주면에 적층된 질화 갈륨계 화합물 반도체층을 갖는 대략 사각 형상의 반도체 발광 소자로서,
상기 사파이어 기판의 제1 주면에, 저면 형상이 다각형인 볼록부를 갖고, 또한,
상기 사파이어 기판의 제1 주면측으로부터의 평면시에서, 상기 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대하여 대략 수직한 방향 Y로 연장되는, 상기 반도체 발광 소자의 대향하는 1조의 측면은, 상기 사파이어 기판의 제1 주면측에, 그 제1 주면에 대하여 경사진 면과, 상기 사파이어 기판의 제2 주면측에, 그 제2 주면에 대하여 대략 수직한 면을 갖고,
다른 1조의 측면은, 상기 사파이어 기판의 제1 주면에 대하여 대략 수직한 것을 특징의 하나로 한다.
본 발명의 반도체 발광 소자의 제조 방법에 따르면, 사파이어 기판 표면의 오프각에 대응하여, 또는 사파이어 기판 표면에 형성한 볼록부의 형상에 대응하여, 사파이어 기판 이면으로부터의 레이저 조사 위치를 적소에 설정할 수 있다. 이에 의해, 사파이어 기판을 의도하는 분할면에서 분할할 수 있어, 수율을 비약적으로 향상시키는 것이 가능하게 된다. 그 결과, 미리 분할면을 시험 분할에 의해 확인할 필요가 없고, 또한, 사파이어 기판의 전체 두께 방향에서, 면내 방향으로 시프트시키는 다단의 레이저 조사를 행하지 않아, 제조 코스트의 저감을 도모하는 것이 가능하게 된다.
또한, 칩화 시에, 사파이어 기판의 두께에 상관없이, 어느 정도 두꺼운 기판에서도, 분할면의 제어가 가능하여, 칩 강도를 확보하는 것이 가능하게 되어, 그 전후의 공정에서의 핸들링성을 향상시킬 수 있다.
또한, 분할면의 확실한 제어에 의해, 의도하지 않은 분할 등을 예측한 마진 영역을 설정할 필요가 없어, 1매의 웨이퍼로부터 얻어지는 칩수를 최대한으로 하여, 생산 효율의 향상을 도모할 수 있다.
도 1A는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 볼록부 형상을 도시하는 평면도.
도 1B는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 다른 볼록부 형상을 도시하는 평면도.
도 2A는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 또 다른 볼록부 형상을 도시하는 평면도.
도 2B는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 또 다른 볼록부 형상을 도시하는 평면도.
도 3은 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 제1 파단홈 및 제2 파단선의 위치 관계를 도시하는 개략 단면도.
도 4는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 다른 제1 파단홈 및 제2 파단선의 위치 관계를 도시하는 개략 단면도.
도 5는 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 또 다른 제1 파단홈 및 제2 파단선의 위치 관계를 도시하는 개략 단면도.
도 6은 본 발명의 반도체 발광 소자의 제조 방법에서의 하나의 공정에서 형성되는 또 다른 제1 파단홈 및 제2 파단선의 위치 관계를 도시하는 개략 단면도.
도 7은 본 발명의 반도체 발광 소자의 제조 방법에서 이용하는 사파이어 기판의 오프각을 설명하기 위한 도면.
본 발명의 반도체 발광 소자의 제조 방법에서는, 우선, 사파이어 기판을 준비한다.
사파이어 기판은, 통상적으로, 웨이퍼로서, 대략 원반 형상으로 오리엔테이션 플랫(OF)을 갖고 있다. 사파이어 기판은, 예를 들면, 육방정의 Al2O3로 이루어지는 기판, C면, A면, R면, M면 중 어느 하나를 주면으로 하는 사파이어에 의한 기판, a축에 대하여 r축이 직교하는 기판일 수 있다. 오리엔테이션 플랫면은, A면 또는 C면인 것이 바람직하다. 그 중에서도, C면(0001)을 주면으로 하고, 오리엔테이션 플랫면을 A면(11-20)으로 하는 사파이어 기판인 것이 보다 바람직하다.
사파이어 기판의 두께는 특별히 한정되지 않지만, 반도체층의 적층, 후술하는 볼록부의 형성 등에서의 강도를 고려하면, 200㎛∼2㎜ 정도인 것이 적합하다.
사파이어 기판은, 후술하는 바와 같이, 제1 주면에 볼록부를 형성하는 경우에는, 반드시 오프각을 갖고 있지 않아도 되지만, 예를 들면, 제1 주면 및/또는 제2 주면에 0∼±10° 정도의 오프각을 갖고 있는 것이 바람직하고, 0∼±5° 정도, 0∼±2° 정도, 0∼±0.5° 정도, 0∼±0.25° 정도, 0∼±0.15° 정도의 오프각을 갖고 있는 것이 보다 바람직하다. 오프각은 스텝 형상으로 형성되어 있어도 된다.
이에 의해, 이 위에 형성되는 반도체층을 결정성 좋게 성장시킬 수 있다.
또한, 후술하는 제1 파단홈 및 제2 파단선을 최적의 위치에 형성하기 위해서, 사파이어 기판의 제1 주면 및/또는 제2 주면의 오프각을 유효하게 이용할 수 있다.
여기서 오프각이란, 사파이어 기판의 제1 주면 및/또는 제2 주면, 바람직하게는 제1 주면을 구성하는 소정의 기준 결정면에 대한 경사각, 예를 들면, C면(0001) 등에 대한 경사각을 의미한다. 오프각의 방향은 특별히 한정되는 것이 아니라, 오리엔테이션 플랫면에 평행, 수직, 경사 방향 중 어느 것이어도 되지만, 적어도 오리엔테이션 플랫면에 평행한 방향으로 갖고 있는 것이 바람직하다.
통상적으로, 도 7의 (a) 및 (b)에 도시한 바와 같이, 사파이어 기판(10)의 결정 방위를 나타내기 위해서 소정의 결정 방위를 나타내는 오리엔테이션 플랫면(OF)(예를 들면, A면(11-20))이 형성되어 있다.
오프각은, 이 오리엔테이션 플랫면에 대하여 평행한 방향 Xo(도 7의 (b) 중, 화살표 Xo)에서의 경사각 θ를 가리킨다.
본 명세서에서는, 특별히 언급하지 않는 한, 오리엔테이션 플랫면을 바로 앞에 배치한 사파이어 기판의 제1 주면측으로부터의 평면시에서, 우측을 향하는 방향을 Xo(+Xo), 좌측을 향하는 방향을 -Xo라고 한다. 또한, 이 오리엔테이션 플랫면을 바로 앞에 배치하여(실선으로 나타냄), 도 7의 (b)에 도시한 바와 같이, 이들 도면을 향하여 우측이 내려가는 경우(파선으로 나타냄), 즉, Xo 방향으로 내려가는 경우를 -θ라고 정의한다. 도 7의 (a)에 도시한 바와 같이, 우측이 올라가는 경우, 즉, Xo 방향으로 올라가는 경우를 θ 또는 +θ라고 나타낸다(도 5의 (a) 및 (b) 참조).
특히, 오프각이 오리엔테이션 플랫면에 평행한 방향으로, ±0.25° 정도 이하, 또한 ±0.15° 정도 이하로 형성되어 있는 경우에는, 오프각에 의한 기판 분할의 경사와의 관련이 높거나, 혹은, 오프각과 후술하는 볼록부의 형상에 의한 기판 분할의 경사와의 관련이 높은 경향이 있어, 기판 분할의 경사를 제어하는 것이 가능하게 된다.
오프각에 대한 기판 분할의 경사 방향의 관계는 상당히 정밀도가 높은 것인 것이 확인되었다. 즉, 전술한 바와 같이, C면을 주면으로 하고, A면을 오리엔테이션 플랫면으로 한 웨이퍼를 이용하면, 대략 오리엔테이션 플랫면에 평행한 방향 이외의 오프각 θ의 유무, 오프각 θ의 정도, 사파이어 기판의 표면 거칠기 등의 다양한 요인과의 상호 관계에 의한 영향이 생각되지만, 소정 방향으로의 오프각 θ의 각도 및 방향에 의해, 사파이어 기판 분할의 경사(예를 들면, r축의 방향성)를 결정하고, 그에 따라서 분할할 수 있는 것을 발견하였다. 이에 의해, 사파이어 기판 표면의 오프각을 측정한다고 하는 매우 간편한 방법을 이용함으로써, 사파이어 기판의 분할을 제어하는 것이 가능하게 되어, 수율을 비약적으로 향상시킬 수 있다.
또한, 사파이어 기판은, 그 표면에 오프각을 가질뿐만 아니라, 제1 주면 및/또는 제2 주면에 볼록부를 형성하여도 된다. 여기서의 볼록부의 형상, 크기 등은 특별히 한정되지 않고, 예를 들면, 일본 특개 2003-318441호 공보에 기재되어 있는 바와 같은 것을 들 수 있다. 이에 의해, 볼록부에 의한 광의 산란 및 회절 효과를 이용하여 반도체 발광 소자의 발광 효율을 향상시키는 것이 가능하게 된다.
또한, 이 볼록부는, 특히 제2 주면에 형성되는 경우에는, 제조 공정 사이에 드라이 에칭 또는 웨트 에칭, 연마 등에 의해, 볼록부를 부분적으로 또는 완전하게 제거하여도 된다.
특히, 사파이어 기판의 제1 주면에 볼록부를 형성하는 것이 바람직하다.
형성하는 볼록부의 형상 및 크기는 특별히 한정되지 않지만, 예를 들면, 볼록부의 사파이어 기판의 제1 주면측으로부터 본 평면 형상(가장 제1 주면에 가까운 부분의 형상 : 저면 형상)이, 다각형인 것이 적합하다. 특히, 삼각형 또는 육각형을 들 수 있다. 이 경우의 육각형은, 예를 들면, 예각과 둔각이 교대로 배치된 변형 형상의 육각형이 예시된다. 또한, 본원 명세서에서는, 다각형 등의 형상 표현은, 기하학적으로 완전한 다각형 등의 형상을 가리킬 뿐만 아니라, 가공상 등의 이유로부터, 각에 라운딩을 띠고 있는 것 등, 근사하는 형상, 약간의 변형 형상도 포함한다.
볼록부의 평면 형상(저면 형상)의 사이즈, 즉, 볼록부의 구성변으로 되는 1변의 길이는, λ/4 이상(λ는 발광 파장)인 것이 적합하다. 구체적으로는, 0.1㎛∼5㎛ 정도를 들 수 있다. 또한, 볼록부의 상호의 간격은, λ/4 이상인 것이 적합하다. 또한, 100㎛ 정도 이하, 20㎛ 정도 이하를 들수 있다. 여기서의 상호의 간격은, 기판 표면(볼록부 저면)에서, 인접하는 볼록부끼리의 최소의 거리를 가리킨다.
볼록부의 세로 단면 형상은, 삼각형, 사각형, 사다리꼴, 반원 등의 어떠한 형상이어도 되고, 그 중에서도 삼각형, 사다리꼴, 반원 등은, 기판의 주면에 대하여 경사진 면이나 곡면을 가짐으로써, 광의 산란 및 회절 효율을 높일 수 있으므로 바람직하다. 특히 사다리꼴인 것이 바람직하다. 즉, 볼록부의 상부 형상은, 뿔의 형상이어도 되고, 원형(예를 들면, 도 1A 및 도 1B), 삼각형(도 2A 및 도 2B) 등의 상면을 갖는 형상이어도 된다. 또한, 볼록부의 상부 형상에 상관없이, 볼록부의 저면 형상에 따라, 후술하는 제2 파단선의 시프트 방향을 결정할 수 있다. 테이퍼각은, 볼록부의 저면과 측면이 이루는 각을 가리키고, 예를 들면, 90°이하, 75°이하, 65°이하, 또한, 20°이상, 30°이상, 40°이상을 들 수 있다. 산란 또는 회절의 효율의 향상을 확보하고, 또한, 반도체층의 피트의 발생을 방지하기 위해서이다.
볼록부의 높이는, 예를 들면, 5㎚ 이상인 것이 적합하고, 또한, 기판 위에 적층하는 반도체층의 총 두께 이하인 것이 적합하다. 또한, 발광 파장을 λ로 하였을 때, 높이가 λ/4 이상인 것이 바람직하다. 광을 충분히 산란 또는 회절할 수 있음과 함께, 적층된 반도체층의 가로 방향에서의 전류의 흐름을 양호하게 유지하여, 발광 효율을 확보하기 위해서이다.
사파이어 기판의 제1 주면에 볼록부를 형성하는 방법은, 특별히 한정되지 않고, 해당 분야에서 공지의 방법에 의해 형성할 수 있다. 예를 들면, 적절한 형상의 마스크 패턴을 이용하여, 후술하는 바와 같은 드라이 에칭 또는 웨트 에칭 등의에칭을 행하는 방법을 들 수 있다. 그 중에서도, 웨트 에칭이 바람직하다. 이 경우의 에천트는, 예를 들면, 황산과 인산의 혼합산, KOH, NaOH, 인산, 피로황산칼륨 등을 들 수 있다.
저면 형상이 다각형인 볼록부는, 예를 들면, 이용하는 마스크 패턴의 형상,에칭 방법 및 조건을 적절히 조정하여 제어할 수 있다. 이 때의 마스크 패턴의 재료 및 형상은, 예를 들면, 절연막(레지스트, SiO2 등)에 의해 형성할 수 있고, 원형, 타원형, 삼각형 또는 사각형 등의 다각형 형상의 반복 패턴 등을 들 수 있다. 이와 같은 마스크 패턴의 형성은, 포토리소그래피 및 에칭 공정 등의 공지의 방법에 의해 실현할 수 있다.
마스크 패턴의 형성을 위한 에칭 방법은, 예를 들면, 드라이 에칭 및 웨트 에칭 등, 해당 분야에서 공지의 방법을 이용할 수 있다. 예를 들면, 드라이 에칭으로서는, 반응성 이온 에칭, 반응성 이온 빔 에칭, 이온 밀링, 집속 빔 에칭, ECR 에칭 등을 들 수 있다. 웨트 에칭의 에천트는, 전술한 것과 마찬가지의 것이 예시된다.
본 발명자들은, 볼록부의 형상이 사파이어 기판 분할의 경사에 대하여 규칙성을 갖고 있는 것을 발견함과 함께, 또한 사파이어 기판 분할의 경사와 사파이어 기판의 표면의 오프각 사이에도, 규칙성의 경향이 인지되는 것을 발견하였다.
즉, 전술한 바와 같이, C면을 주면으로 하고, A면을 오리엔테이션 플랫면으로 한 웨이퍼를 이용하면, 마스크 패턴의 형상, 에칭 조건(에천트의 종류, 에칭 시간 등)에 의해, 사파이어 기판의 제1 주면측으로부터의 평면시에서, 저면이 삼각형 또는 육각형 등의 다각형인 볼록부를 형성할 수 있다. 이 볼록부 저면에서의 그 1개의 예각의 방향이, 오리엔테이션 플랫면에 대하여 평행한 방향(예를 들면, 이 방향을 Xo 방향으로 함)과 일치하는 경향이 있고, 또한, 사파이어 기판의 오프각 θ의 ±에 대응하여, 형성되는 볼록부의 하나의 예각이 ±X 방향을 향하는 경향이 있는 것을 발견하였다.
또한, 본 명세서에서는, 특별히 언급하지 않는 한, 방향 X(+X)는, 볼록부의 무게 중심으로부터 1개 예각 형상의 정점(도 1A 및 도 2A의 참조 부호 11b 참조)을 향하는 방향을 가리키고, 그것과는 반대의 방향을 -X 방향이라고 칭한다.
이에 의해, 사파이어 기판의 표면이 오프각을 갖고 있는 경우에는, 오프각의 정부에 의해, 후술하는 제1 파단홈 및 제2 파단선 중 적어도 하나의 위치를 결정할 수 있어, 높은 확률로 수율을 향상시킬 수 있다.
또한, 사파이어 기판의 표면이 오프각을 갖고 있지 않은 경우, 즉, 오프각이0°인 경우라도, 웨트 에칭에 의해 볼록부를 형성함으로써, 볼록부에서의 저면 형상에 의해 오프각에 의한 결정보다도 더욱 정밀도 좋게, 제1 및 제2 파단선의 위치를 결정하고, 사파이어 기판의 분할을 제어할 수 있다. 따라서, 보다 높은 확률로 수율을 향상시키는 것이 가능하게 된다.
특히, 볼록부의 형상에 의한 기판 분할의 경사는, 전술한 오프각에 대한 기판 분할의 경사 방향의 관계보다도, 더욱 높은 정밀도로 사파이어 기판을 제어할 수 있는 것이 확인되었다.
다음으로, 사파이어 기판의 제1 주면 위에, 반도체층을 적층한다. 반도체층은, 질화 갈륨계 화합물 반도체층이며, 예를 들면, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되는 것을 들 수 있다. 이 외에, Ⅲ족 원소로서 B를 일부에 가질 수도 있다. 또한 Ⅴ족 원소로서 N의 일부를 P, As로 치환할 수도 있다.
반도체층은, 통상적으로, 사파이어 기판측으로부터, 제1 도전형 반도체층, 발광층, 제2 도전형 반도체층이 이 순서로 적층되어 있고, 제1 또는 제2 도전형으로서, n형 불순물인 Si, Ge, Sn, S, O, Ti, Zr, Cd 등의 Ⅳ족 원소, 혹은 Ⅵ족 원소 등 중 어느 1개 이상을 함유하거나, p형 불순물인 Mg, Zn, Be, Mn, Ca, Sr 등을 함유하고 있어도 된다. 불순물의 농도는 5×1016/㎤ 이상 5×1021/㎤ 이하인 것이 바람직하다.
이들 반도체층의 성장 방법으로서는, 특별히 한정되지 않지만, MOVPE(유기 금속 기상 성장법), MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 에피탁시법) 등, 반도체의 성장 방법으로서 알려져 있는 모든 방법을 바람직하게 이용할 수 있다. 특히, MOCVD는 결정성 좋게 성장시킬 수 있으므로 바람직하다.
또한, 반도체층은, 통상적으로, 볼록부가 형성된 사파이어 기판의 제1 주면에 형성하는 것이 바람직하지만, 사파이어 기판의 제1 주면에 웨트 에칭으로 볼록부를 형성하고, 그 저면 형상에 의해 제1 파단홈 및 제2 파단선의 최적 위치를 결정한 후, 다시 드라이 또는 웨트 에칭, 연마 등에 의해, 볼록부를 부분적으로 또는 완전하게 제거하여, 제1 주면을 평탄화한 후, 그 위에 반도체층을 적층하여도 된다. 이에 의해, 최종적인 반도체 발광 소자에서의 볼록부의 유무에 상관없이, 반도체 발광 소자를 수율 좋게 제조하는 것이 가능하게 된다.
또한, 볼록부는, 사파이어 기판의 제2 주면에만 또는 제2 주면에도 형성하여도 되고, 전술한 바와 같이, 일단 형성한 후, 제1 파단홈 및 제2 파단선의 최적 위치를 결정하고, 볼록부를 부분적으로 또는 완전하게 제거하여도 된다. 이와 같이, 제2 주면에 볼록부를 형성함으로써, 광 취출 효율을 향상시킬 수 있음과 함께, 볼록부를 제거함으로써, 사파이어 기판을 최종적으로 박막화하는 것이 가능하게 된다.
또한, 사파이어 기판은, 전술한 바와 같이, 제1 주면에 볼록부, 제2 주면에 오프각을 형성하여도 되고, 제1 주면에 오프각, 제2 주면에 볼록부를 형성하여도 된다. 혹은, 그 제1 주면에 오프각만이 형성된 것이어도 된다.
계속해서, 반도체층측에 제1 파단홈을 형성한다. 제1 파단홈은, 에칭, 다이싱, 펄스 레이저, 스크라이브 등, 다양한 방법으로 형성할 수 있다.
그 폭은 특별히 한정되지 않지만, 예를 들면, 10∼50㎛ 정도를 들 수 있다. 그 깊이는, 전술한 바와 같이, 반도체층이 제1 도전형층, 발광층 및 제2 도전형층의 순으로 적층되어 있는 경우에는, 제1 도전형층이 노출될 정도로 설정하는 것이 적합하다. 또한, 반도체층의 구성에 상관없이, 사파이어 기판이 노출될 정도로 설정하는 것이 바람직하다.
제1 파단홈은, 사파이어 기판의 오리엔테이션 플랫면에 평행한 방향 Xo에 대하여, 적어도, 대략 수직한 방향 Y로 연장되도록 형성한다.
혹은, 제1 파단홈은, 사파이어 기판의 제1 주면측으로부터의 평면시에서, 도 1A 및 도 2A에 도시한 바와 같이, 앞의 공정에서 형성한 사파이어 기판(10)에서의 볼록부(11)의 저면(11a)의 삼각형의 무게 중심 G로부터 1개의 예각 형상의 정점(11b)을 향하는 방향 X에 대하여 적어도, 대략 수직한 방향 Y로 연장되도록 형성한다.
이 경우의 피치는, 얻고자 하는 반도체 발광 소자의 크기에 따라서 적절히 조정할 수 있다. 예를 들면, 80㎛∼2000㎛ 정도를 들 수 있다.
제1 파단홈은, 방향 X로도 연장되도록 형성하는 것이 바람직하다. 반도체 발광 소자를 사각형 형상으로 용이하게 칩화하기 위해서이다.
또한, 사파이어 기판의 제1 주면측으로부터의 평면시에서, 볼록부의 형상이, 예를 들면, 도 1B 및 도 2B에 도시한 바와 같이, 대략 육각형의 형상인 경우에는, 볼록부(21)의 저면(21a)의 육각형의 무게 중심 G로부터 1개의 예각 형상의 정점(21b)을 향하는 방향 X에 대하여 대략 수직한 방향 Y로 연장되도록 형성한다.
제1 파단홈을 형성하는 전후 또는 동시로서, 후술하는 제2 파단선을 형성하기 전에, 예를 들면, 사파이어 기판에 가까운 반도체층, 구체적으로는, 제1 도전형의 반도체층을, 전기적인 접속을 얻기 위한 제1 전극 형성 영역으로서 노출시키는 것이 바람직하다.
또한, 사파이어 기판 내부에 제2 파단선을 형성한다. 제2 파단선은, 제1 파단홈과 마찬가지의 방법으로 형성할 수 있지만, 레이저광을 조사함으로써 형성하는 것이 적합하다.
특히, 사파이어 기판에 대하여 투과하는 레이저광의 조사에 의해 형성하는 것이 바람직하다. 여기서 투과한다란, 레이저광을 사파이어 기판에 조사한 직후, 즉, 사파이어가 변질되어 있지 않은 상태에서 투과율이 70% 이상인 것, 또한 80% 이상, 90% 이상인 것을 의미한다.
또한, 레이저광의 조사는, 반도체층측으로부터 행하여도 되지만, 반도체층에서의 흡수를 고려하여, 제2 주면측으로부터 행하는 것이 바람직하다. 반도체층, 특히 발광층으로의 레이저광의 조사를 회피함으로써, 발광 효율의 저하를 최소한으로 제한하기 위해서이다.
레이저광은, 펄스 레이저를 발생하는 레이저, 다광자 흡수를 일으키게 할 수 있는 연속파 레이저 등, 다양한 것을 이용할 수 있다. 그 중에서도, 펨토초 레이저, 피코초 레이저, 나노초 레이저 등의 펄스 레이저를 발생시키는 것이 바람직하다. 또한, 그 파장은 특별히 한정되는 것이 아니라, 예를 들면, Nd : YAG 레이저, Nd : YVO4 레이저, Nd : YLF 레이저, 티탄 사파이어 레이저 등에 의한 다양한 것을 이용할 수 있다.
또한, 제2 파단선을 형성하기 전에, 사파이어 기판의 두께는, 50∼400㎛, 80∼160㎛ 정도로 해 두는 것이 바람직하다. 이에 의해, 후술하는 레이저광의 다단조사를 최소한으로 할 수 있음과 함께, 의도하는 방향으로 용이하게 분할하는 것이 가능하게 된다.
제2 파단선은, 사파이어 기판의 두께, 이용하는 레이저광의 종류, 레이저 파워 등에 따라서, 사파이어 기판의 두께 방향으로 다단으로 레이저광을 조사하는 것이 바람직하다. 여기서 다단이란, 2단∼8단 정도, 바람직하게는 2단∼4단 정도를 들 수 있다. 또한, 다른 관점에서, 후술하는 바와 같이, 소정의 깊이를 벌 수 있을 정도의 복수단인 것이 바람직하다. 예를 들면, 이용하는 레이저광의 종류, 레이저 파워 등에 따라서 상이하지만, 사파이어 기판의 두께가 50∼90㎛ 정도인 경우에는 1단 가공으로 하고, 90∼100㎛ 정도인 경우에는 1단 또는 2단 가공, 100∼120㎛ 정도의 경우에는 2단 또는 3단 가공, 120∼160㎛의 경우에는 3단 또는 4단 가공이 예시된다. 이에 의해, 사파이어 기판이 어느 정도 두꺼워도, 분할면의 경사를 제어하는 것이 용이해진다. 또한, 다단 가공 시, 면내 방향으로 시프트시켜도 되지만, 시프트시키지 않아도 된다.
제2 파단선의 폭은 특별히 한정되지 않고, 이 제2 파단선의 형성 수단, 예를 들면, 레이저광을 이용하는 경우에는, 레이저광의 조리개의 크기 등에 따라서 적절히 조정할 수 있고, 예를 들면, 1㎛ 정도 이상이면 된다.
또한, 그 깊이는, 사파이어 기판의 두께의 4분의 1 정도 이상으로 하는 것이 적합하다. 더욱 바람직하게는, 사파이어 기판의 두께의 30% 정도 이상, 70% 정도 이하, 60% 정도 이하, 50% 정도 이하를 들 수 있다. 구체적으로는, 10∼60㎛ 정도를 들 수 있다. 이에 의해, 사파이어 기판의 두께에 상관없이, 분할면의 경사를 제어하는 것이 용이해진다. 또한, 불필요한 사파이어의 변질을 수반하지 않고, 변질 부분에서의 광의 흡수를 최소한으로 제한하여, 발광 효율의 저하를 억제하는 것이 가능하게 된다.
사파이어 기판의 제1 주면의 오프각을 이용하는 경우에는, 제2 파단선은, 제1 파단홈에 평행하게 형성하는 것이 바람직하고, 또한, 제1 파단홈의 분할 예정선(예를 들면, 중앙선)으로부터, 오프각에 의해, 소정 거리 시프트시켜 형성하는 것이 적합하다.
구체적으로는, 도 5의 (a)와 같이, 오프각이 -θ인 경우, 즉, 사파이어 기판의 오리엔테이션 플랫면을 바로 앞에 배치하였을 때에 좌측으로부터 우측으로 내려가 있는 경우에는, 올라가 있는(-Xo) 방향으로 제2 파단선을 소정 거리 시프트시키는 것이 바람직하다. 또한, 도 5의 (b)와 같이, 오프각이 +θ인 경우, 즉, 사파이어 기판의 오리엔테이션 플랫면을 바로 앞에 배치하였을 때에 좌측으로부터 우측으로 올라가 있는 경우에는, 올라가 있는(Xo) 방향으로 제2 파단선을 소정 거리 시프트시키는 것이 바람직하다.
혹은, 제2 파단선은, 제1 파단홈에 평행하게 형성하는 것이 바람직하고, 또한, 제1 파단홈의 분할 예정선으로부터, -X 방향으로 소정 거리 시프트시켜 형성하는 것이 바람직하다. 여기서의 소정 거리는, 사파이어 기판의 두께, 레이저광의 조사의 깊이 등에 의해 적절히 조정할 수 있다. 예를 들면, 제2 파단선을 형성할 때의 사파이어 기판의 두께가 전술한 범위인 경우에는, 사파이어 기판의 제1 주면에서의 평면시에서, 제1 파단홈으로부터 2∼12㎛ 정도, 바람직하게는 6∼8㎛ 정도 시프트시킨 위치에 형성하는 것이 바람직하다. 이에 의해, 분할면의 경사의 정도를 용이하게 제어하는 것이 가능하게 되어, 반도체층측에서 소정의 위치에서 분할할 수 있다.
또한, 시프트시키는 방향은, 사파이어 기판에 형성된 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대한 역방향인 -X 방향이다. 이에 의해, 분할면의 경사의 정도를 용이하게 제어하여, 소자로서 기능하는 반도체층 내의 영역으로의 경사 방향의 분할을 회피할 수 있다. 이 방향은, 예를 들면, 도 1A 또는 도 2A에 도시한 볼록부가 형성된 경우에는, 도 3의 (a) 및 (b) 또는 도 3의 (a) 및 (c)에 도시한 바와 같이, 볼록부의 1개의 예각 형상의 정점 위치를 기준으로 하여, -X 방향이며, 도 1B 또는 도 2B에 도시한 볼록부가 형성된 경우에는, 도 4의 (a) 및 (b)에 도시한 바와 같이, 볼록부의 1개의 예각 형상의 정점 위치를 기준으로 하여, -X 방향이다.
또한, 오프각 θ의 ±는, 오리엔테이션 플랫면에 평행한 방향을 향하는 사파이어 기판 표면의 볼록부 저면의 다각형의 하나의 예각의 방향에 대응하는 경향이 있는 것을 발견하였다. 즉, 오프각이 -θ인 경우에는, 도 5의 (a)에 도시한 바와 같이, 볼록부 저면에서의 하나의 예각은, 화살표 Xo의 방향을 향하고 있는 경향이 있다(도 3의 (a)∼(c) 참조). 오프각이 +θ인 경우에는, 도 5의 (b)에 도시한 바와 같이, 볼록부 저면에서의 하나의 예각은, 화살표 -Xo의 방향을 향하고 있는 경향이 있다(도 4의 (a) 및 (b)에서는 X 방향). 또한, 도 5의 (a) 및 (b) 편의상, 사파이어 기판 표면의 명확한 볼록부의 표시를 생략하여, 표면의 각도를 명확하게 나타내는 양태를 나타내고 있다.
제1 파단홈 및 제2 파단선은, 어느 것을 먼저 형성하여도 된다.
그 후, 제1 파단홈 및 제2 파단선 중 적어도 하나를 따라서 웨이퍼를 분할한다. 분할 방법 자체는, 해당 분야에서 공지의 방법에 의해 행할 수 있다. 이에 의해, 제1 파단홈으로부터 제2 파단선에 이르는 분할면을 사파이어 기판의 제1 주면에 대한 법선 방향으로부터 의도하는 대로 경사시킬 수 있다. 이 경사 각도 α는, 예를 들면, 8°±5° 정도를 들 수 있다(도 3의 (a), 도 4 및 도 6 내, α).
본 발명의 반도체 발광 소자의 제조 방법에 의해 얻어진 발광 소자는, 특별히 그 형상은 한정되지 않고, 삼각형, 마름모꼴, 사다리꼴 등의 다각형 또는 대략 다각형 등이어도 되지만, 통상적으로, 사각형 또는 대략 사각형의 형상이다.
반도체 발광 소자의 일 실시 형태에서는, 반도체 발광 소자가 사각형인 경우, 소자의 한쌍의 측면, 즉, 오리엔테이션 플랫에 대략 평행한 방향으로 서로 대향하는 측면은 경사져 있고, 다른 한쌍의 측면, 즉, 오리엔테이션 플랫에 대략 수직한 방향으로 서로 대향하는 측면은 막 두께 방향에 대략 수직이다. 이와 같은 측면 형상에 의해, 광의 분산 및/또는 회절을 최대한으로 발휘시킬 수 있어, 광 취출율을 향상시킬 수 있다.
반도체 발광 소자의 다른 실시 형태에서는, 반도체 발광 소자의 대향하는 1조의 측면은, 사파이어 기판의 제1 주면에 대하여 대략 수직이다. 또한, 다른 1조의 측면은, 사파이어 기판의 제1 주면측에, 제1 주면에 대하여 경사진 면과, 사파이어 기판의 제2 주면측에, 제2 주면에 대하여 대략 수직한 면을 갖는다. 또한, 경사진 면 및 대략 수직한 면은, 어느 것에서도 서로 평행한 것이 바람직하다.
이와 같이, 사파이어 기판의 측면에서, 한쪽의 대향하는 측면이 균일하게 수직한 면을 갖고, 다른 쪽의 대향하는 측면이 제1 주면측에 경사진 면과 제2 주면측에 수직한 면을 가짐(수직면과 경사면을 혼재하여 가짐)으로써, 외부로의 광 취출 효율을 향상시킬 수 있음과 함께, 사파이어 기판측을 실장하도록 하는, 제2 주면을 실장면으로 하는 형태에서, 실장 시 또한 실장된 발광 장치에서의 반도체 발광 소자의 무게 중심 안정성을 확보할 수 있다.
반도체 발광 소자의 또 다른 실시 형태에서는, 사파이어 기판의 제1 주면은, 저면 형상이 다각형인 볼록부를 갖고 있다. 동시에, 사파이어 기판의 제1 주면측으로부터의 평면시에서, 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대하여 대략 수직한 방향 Y로 연장되는, 반도체 발광 소자의 대향하는 1조의 측면은, 사파이어 기판의 제1 주면측에, 제1 주면에 대하여 경사진 면과, 사파이어 기판의 제2 주면측에, 제2 주면에 대하여 대략 수직한 면을 갖고 있다. 또한, 다른 1조의 측면은, 상기 사파이어 기판의 제1 주면에 대하여 대략 수직이다. 이와 같이, 사파이어 기판의 측면에서, 수직면과 경사면이 혼재됨으로써, 상기와 마찬가지로, 광 취출 효율을 향상시켜, 반도체 발광 소자의 무게 중심 안정성을 확보할 수 있다.
이와 같은 사파이어 기판은, X 방향으로 오프각 θ를 갖는 것이 바람직하다.
또한, 볼록부가, 사파이어 기판의 제1 주면에 대하여, 경사진 측면, 특히, 2단계로 경사진 측면을 갖는 것이 바람직하다. 또한, 볼록부는, 저면에서, X 방향으로 상기 예각 형상의 정점을 갖고 있음과 함께, X와 반대의 방향인 -X 방향으로 만곡 형상의 돌출부, 예를 들면, 도 1A 및 도 1B, 도 2A 및 도 2B의 m을 갖는 것이 바람직하다. 이와 같이, 만곡 형상의 돌출부가 사파이어 기판의 경사진 측면과 대향함으로써, 기판측으로 진행한 광을, 돌출부를 구성하는 변(면)에서 굴절시켜, 조기에 외부로 취출할 수 있다. 즉, 돌출부와 경사진 측면이 대향함으로써, 광을 측면에 수직으로 입사시킬 수 있다. 또한, X 방향과 수직한 방향(Y 방향)의 기판 측면은 수직한 면인 것으로, Y 방향의 측면은 돌출부와 대향하고 있지 않다. 따라서, Y 방향의 측면에는 수직으로 광이 입사하지 않아, 비교적 조기에 외부로 취출할 수 있다.
본 발명의 반도체 발광 소자는, 반도체 발광 소자의 측면에서의 경사진 면이, 사파이어 기판의 제1 주면에 대한 법선 방향으로부터 8°±5°경사져 있는 것이 바람직하다.
또한, 사파이어 기판의 제1 주면측의 경사진 면이, 제2 주면측의 수직한 면보다도 평활한 면인 것이 바람직하다. 이에 의해, 사파이어 기판 내를 반사하는 광을, 경사진 면은 효율적으로 반사시키고, 수직한 면은 의도적으로 산란시켜, 외부로의 광 취출 효율을 향상시킬 수 있다.
이하에 본 발명의 반도체 발광 소자의 제조 방법을 도면에 기초하여 상세하게 설명한다.
<실시예 1∼12>
우선, 기판으로서 A면(11-20)에 오리엔테이션 플랫이 있는 C면(0001)을 제1 주면으로 하고, A면 방향에 평행한 방향 Xo에, 표 1에 나타내는 오프각을 갖는 사파이어 기판(두께 400㎛ 정도)을, 각각 준비하였다.
실시예 오프각 θ
1 0.19
2 -0.2
3 0.18
4 0.17
5 -0.16
6 -0.21
7 0.15
8 -0.17
9 0.19
10 0.17
11 0.18
12 -0.18
이들 사파이어 기판(10) 위에, 각각 반도체층을 형성하였다.
우선, n형 반도체층(12)으로서 AlxGa1-xN(0≤x≤1)의 저온 성장 버퍼층을 10㎚, 언도프의 GaN을 3㎛, Si 도프의 GaN을 4㎛, 언도프의 GaN을 300㎚ 적층하였다.
그 위에, 발광 영역으로 되는 다중 양자웰의 활성층(13)으로서,(웰층/장벽층)=(언도프의 InGaN/Si 도프의 GaN)을 각각의 막 두께를 (6㎚/25㎚)로 하여 웰층이 6층, 장벽층이 7층으로 되도록 교대로 적층하였다.
이 경우, 마지막에 적층하는 장벽층은 언도프의 GaN으로 하여도 된다. 또한, 저온 성장 버퍼층 위에 형성하는 제1 층을 언도프의 GaN으로 함으로써, 보다 균일하게 볼록부를 매립하여, 그 위에 형성하는 반도체층의 결정성을 양호하게 할 수 있다.
활성층 위에, p형 반도체층(14)으로서, Mg 도프의 AlGaN을 20㎚, 언도프의 GaN을 100㎚, Mg 도프의 GaN을 20㎚ 적층하였다. p형 반도체층으로서 형성하는 언도프의 GaN층은, 인접하는 층으로부터의 Mg의 확산에 의해 p형을 나타낸다.
얻어진 반도체층의 표면으로부터, 원하는 마스크를 이용한 에칭을 행하였다. 이에 의해, 도 5의 (a) 또는 (b)에 도시한 바와 같이, n형 반도체층(12)의 일부로서, 예를 들면, Si 도프의 GaN까지를 에칭한 홈 형상의 제1 파단홈(15)을 형성하였다. 이 제1 파단홈(15)의 폭은, 예를 들면, 20㎛이다. 이 제1 파단홈(15)은, 예를 들면, 오리엔테이션 플랫면에 대략 평행 방향 및 대략 수직 방향의 2방향으로, 각각 형성하였다.
또한, 이 제1 파단홈(15)의 에칭과 동시에, n전극을 형성하기 위해서, Si 도프의 GaN층의 일부를 노출시킨다(도시 생략).
그 후, p형 반도체층의 표면 전체면에 ITO로 이루어지는 투광성의 p전극을, 또한 투광성의 p전극 위에, n형 반도체층의 노출면과 대향하는 위치에 p패드 전극을 형성하였다. n형 반도체층의 노출면에는, W/Al/W로 이루어지는 n전극과, n패드 전극을 형성하였다. p패드 전극 및 n패드 전극은 모두 Ti/Rh/W/Au로 하였다.
다음으로, 사파이어 기판(10)의 이면측으로부터, 사파이어 기판(10)을, 예를 들면, 50∼160㎛ 정도의 두께, 구체적으로는, 120㎛ 정도로 연마하였다. 얻어진 사파이어 기판(10)의 반도체층측을 점착 시트에 접합하였다. 이 때, 금속 현미경 관찰에 의해, 벽개 방향의 확인을 행하여도 된다.
계속해서, 사파이어 기판(10)의 이면측으로부터, 오프각이 -θ인 경우에는, 도 5의 (a)에 도시한 바와 같이 -Xo 방향으로, 오프각이 +θ인 경우에는, 도 5의 (b)에 도시한 바와 같이 Xo 방향으로, 오리엔테이션 플랫면에 대하여 대략 수직 방향으로 연장되는 제1 파단홈(15)의 분할 예정선으로부터, 제1 파단홈(15)과 평행하게 거리 β 시프트시킨 위치로서, 또한, 사파이어 기판(10)의 내부에, 제2 파단선(16)을 형성하였다. 이 경우의 거리 β는, 예를 들면, 2∼12㎛ 정도, 구체적으로는 7㎛ 정도이다.
또한, 제2 파단선(16)은, 사파이어 기판(10)의 이면으로부터, 제1 단을 반도체층까지의 거리를 65㎛ 정도로 하여 형성하고, 반도체층으로부터 떨어지는 방향으로 35㎛ 정도의 깊이로, 펨토초 레이저에 의해 합계 3단계로 형성하였다. 사파이어 기판 이면으로부터 제2 파단선까지의 거리(제3 단째까지의 거리)는 20㎛ 정도이었다.
이와 같이, 본 발명에서는, 사파이어 기판(10)의 표면의 오프각의 정부에 의해, 사파이어 기판의 분단면의 경사를 판단할 수 있기 때문에, 어떻게 분단면이 경사지는지, 미리 시험 분할할 필요가 없고, 오프각 θ의 기울기에 의해, 사파이어 기판의 경사 방향의 균열을 제어할 수 있어, 수율을 비약적으로 향상시킬 수 있다.
또한, 오리엔테이션 플랫면에 대하여 대략 평행 방향으로 형성하는 제2 파단선(16)은, 제1 파단홈(15)의 분할 예정선에 대략 오버랩하는 위치에 형성하였다.
계속해서, 제1 파단홈(15) 및 제2 파단선(16)을 따라서, 웨이퍼를 칩 형상으로 분할하고, 1변이 350㎛ 정도인 반도체 칩을 얻었다. 이 때, 웨이퍼는, 도 6에 도시한 바와 같이, 사파이어 기판의 표면에 대한 법선 방향으로부터, -Xo 방향으로, α°경사져, 파선을 따라서 비스듬하게 분할되었다. 이 분할면의 각도 α는, 19° 정도이었다.
이 때, 사파이어 기판을 의도하는 방향으로 경사시켜 분할할 수 있었던 반도체 칩은, 약 92%로, 매우 높은 수율인 것을 확인하였다.
이것을 반사경을 구비한 리드 프레임에 실장하고, 포탄형의 LED를 제작하엿다.
이와 같이, 얻어진 반도체 발광 소자는, 사파이어 기판의 규칙성을, 기판 표면의 오프각에 의해 판단하고, 제1 파단홈에 대하여, 적절한 방향으로 제2 파단선을 시프트시킬 수 있기 때문에, 웨이퍼의 분할을 용이하게 제어할 수 있어, 수율을 비약적으로 향상시킬 수 있다. 또한, 의도하지 않은 분할 등을 예측한 마진 영역을 설정할 필요가 없어, 1매의 웨이퍼로부터 얻어지는 칩수를 최대한으로 하여, 생산 효율의 향상을 도모할 수 있다. 그 결과, 미리 분할면을 시험 분할에 의해 확인할 필요가 없어, 사파이어 기판의 전체 두께 방향 및 면내 방향으로의 상당한 다단의 레이저 조사를 행하지 않아, 제조 코스트의 저감을 도모하는 것이 가능하게 된다.
또한, 분할 시에, 사파이어 기판의 두께에 상관없이, 어느 정도 두꺼운 기판에서도, 분할면의 제어가 가능하고, 칩 강도를 확보하는 것이 가능하게 되어, 그 전후의 공정에서의 핸들링성을 향상시킬 수 있다.
또한, 오프각이 Xo 방향으로 0°인 경우에는, 전술한 바와 같이, 대략 오리엔테이션 플랫면에 평행한 방향 이외의 오프각 θ의 유무, 그 오프각 θ의 정도, 사파이어 기판의 표면 거칠기 등의 다양한 요인과의 상호 관계에 의한 영향이 생각되지만, 소정의 규칙성이 있는 것을 확인하였다.
<실시예 13>
우선, 기판으로서 A면(11-20)에 오리엔테이션 플랫이 있는 C면(0001)을 제1 주면으로 하는 사파이어 기판을 준비하였다.
두께 400㎛ 정도의 사파이어 기판(10) 위에, 막 두께 0.5㎛ 정도의 SiO2막을 성막하고, 원형의 패턴이 균등하게 배치되는 반복 패턴을 형성하였다.
계속해서, 이 반복 패턴을 이용하여, 사파이어 기판을 웨트 에칭으로 0.5∼4㎛ 에칭함으로써, 도 1A에 도시한 바와 같이, 사파이어 기판(10)의 표면에, 볼록부(11)를 형성하였다. 이 볼록부(11)는, 저면(11a)의 형상이 대략 삼각형, 상면의 형상이 대략 원형인 대략 삼각뿔 사다리꼴 형상이며, 그 저면(11a)의 삼각형의 1변의 길이가 5㎛ 정도, 인접하는 볼록부(11)의 무게 중심 G간의 거리가 7㎛이었다. 또한, 볼록부(11) 측면의 경사각은 120°이었다. 볼록부(11)의 저면(11a)의 삼각형의 하나의 정점(11b)은, 소정의 방향인 X 방향을 향하고 있다. 이 X 방향은, 오리엔테이션 플랫에 대하여 평행한 방향이었다.
이 때의 에칭은, 황산과 인산의 혼합산을 이용한 웨트 에칭을 이용하고, 그 밖의 조건을 조절함으로써 행하였다.
다음으로, 볼록부(11)의 반복 패턴을 가진 사파이어 기판(10) 위에, 도 3의 (a)에 도시한 바와 같이, 반도체층을 형성하였다.
반도체층은, 실시예 1과 마찬가지의 방법에 의해 형성하였다.
사파이어 기판(10)의 이면측으로부터, 전술한 방향 X와 역방향인 -X 방향으로, 오리엔테이션 플랫면에 대하여 대략 수직 방향의 제1 파단홈(15)의 분할 예정선으로부터, 제1 파단홈(15)과 평행하게 거리 β 시프트시킨 위치로서, 또한, 사파이어 기판(10)의 내부에, 제2 파단선(16)을 형성하였다. 이 경우의 거리 β는, 예를 들면, 2∼12㎛ 정도, 구체적으로는 7㎛ 정도이다. 또한, 제2 파단선(16)은, 사파이어 기판(10)의 이면으로부터, 제1 단을 반도체층까지의 거리를 65㎛ 정도로 하여 형성하고, 반도체층으로부터 떨어지는 방향으로 35㎛ 정도의 깊이로, 펨토초 레이저에 의해 합계 3단계로 형성하였다. 사파이어 기판 이면으로부터 제2 파단선까지의 거리(제3 단째까지의 거리)는 20㎛ 정도이었다.
또한, 본 발명에서는, 사파이어 기판(10)의 표면에 볼록부를 형성하였을 때에, 볼록부의 배치 및 방향(정점의 방향), 또한 오리엔테이션 플랫과의 그들의 상호 관계에 의해, 사파이어 기판의 분단면의 경사를 판단할 수 있기 때문에, 어떻게 분단면이 경사지는지를, 미리 시험 분할할 필요가 없다.
또한, 오리엔테이션 플랫면에 대하여 대략 평행 방향으로 형성하는 제2 파단선(16)은, 제1 파단홈(15)의 분할 예정선에 대략 오버랩하는 위치에 형성하였다.
계속해서, 제1 파단홈(15) 및 제2 파단선(16)을 따라서, 웨이퍼를 칩 형상으로 분할하고, 1변이 350㎛ 정도인 반도체 칩을 얻었다. 이 때, 웨이퍼는, 도 3의 (a)에 도시한 바와 같이, 사파이어 기판의 표면에 대한 법선 방향으로부터, -X 방향, 즉, 사파이어 기판(10)의 볼록부(11) 저면(11a)에서의 정점(11b)이 향하고 있는 방향과는 반대의 방향으로, α° 경사져, 파선을 따라서 비스듬히 분할되었다. 이 분할면의 각도 α는 19° 정도이었다.
이것을 반사경을 구비한 리드 프레임에 실장하고, 포탄형의 LED를 제작하였다.
이와 같이, 얻어진 반도체 발광 소자는, 사파이어 기판의 규칙성을, 그 제조 공정에서 판단하고, 제1 파단홈에 대하여, 적절한 방향으로 제2 파단선을 시프트시킬 수 있기 때문에, 웨이퍼의 분할을 용이하게 제어할 수 있어, 웨이퍼 분할에 관한 수율을 대략 100%로 비약적으로 향상시킬 수 있다. 또한, 의도하지 않은 분할 등을 예측한 마진 영역을 설정할 필요가 없어, 1매의 웨이퍼로부터 얻어지는 칩수를 최대한으로 하여, 생산 효율의 향상을 도모할 수 있다. 그 결과, 미리 분할면을 시험 분할에 의해 확인할 필요가 없어, 사파이어 기판의 전체 두께 방향 및 면내 방향으로의 상당한 다단의 레이저 조사를 행하지 않아, 제조 코스트의 저감을 도모하는 것이 가능하게 된다.
또한, 분할 시에, 사파이어 기판의 두께에 상관없이, 어느 정도 두꺼운 기판에서도, 분할면의 제어가 가능하고, 칩 강도를 확보하는 것이 가능하게 되어, 그 전후의 공정에서의 핸들링성을 향상시킬 수 있다.
<실시예 14>
기판으로서 A면(11-20)에 오리엔테이션 플랫이 있는 C면(0001)을 제1 주면으로 하지만, 실시예 1과는 상이한 사파이어 기판을 준비하고, 마찬가지로 마스크 패턴을 형성하고, 에칭 조건을 변경하여, 황산과 인산의 혼합산을 이용한 웨트 에칭에 의해, 사파이어 기판(10) 표면을 에칭하였다. 이에 의해, 도 2에 도시한 바와 같이, 사파이어 기판(10)의 표면에, 볼록부(21)를 형성하였다. 이 볼록부(21)는, 저면(21a)의 형상이 변형된 대략 육각뿔 사다리꼴 형상이며, 그 저면(11a)의 육각형의 예각끼리를 연결하는 1변의 길이가 5㎛ 정도, 인접하는 볼록부(21)의 무게 중심 G간의 거리가 7㎛이었다. 또한, 볼록부(21) 측면의 경사각은 120°이었다. 볼록부(21)의 저면(11a)의 육각형의 하나의 정점(21b)은, 소정의 방향인 X 방향을 향하고 있다. 이 X 방향은, 오리엔테이션 플랫에 대하여 평행한 방향이었다.
또한, 에칭 시간을 길게 설정함으로써, 육각 형상으로부터, 둔각이 깎여져 삼각 형상으로 변하는 것을 확인하였다.
다음으로, 실시예 1과 마찬가지로 반도체층을 형성하였다.
도 4의 (a)에 도시한 바와 같이, n형 반도체층(12)의 일부로서, 예를 들면, Si 도프의 GaN까지를 에칭한 홈 형상의 제1 파단홈(15)을, 실시예 13과 마찬가지로 형성하였다.
그 후, 실시예 13과 마찬가지로 p형 반도체층 및 n형 반도체층에 전극을 형성하였다.
계속해서, 실시예 13과 마찬가지로 사파이어 기판을 연마하고, 점착 시트에 접합하였다.
도 4의 (a) 및 (b)에 도시한 바와 같이, 사파이어 기판(10)의 이면측으로부터, 전술한 방향 X와 역방향인 -X 방향으로, 오리엔테이션 플랫면에 대하여 대략 수직 방향의 제1 파단홈(15)의 분할 예정선으로부터, 제1 파단홈(15)과 평행하게 거리 β 시프트시킨 위치로서, 또한, 사파이어 기판(10)의 내부에, 제2 파단선(16)을, 실시예 13과 마찬가지로 형성하였다.
계속해서, 실시예 13과 마찬가지로 웨이퍼를 칩 형상으로 분할하여, 1변이 350㎛ 정도인 반도체 칩을 얻었다. 이 때, 웨이퍼는, 도 4의 (a)에 도시한 바와 같이, 사파이어 기판의 표면에 대한 법선 방향으로부터, -X 방향, 즉, 사파이어 기판(10)의 볼록부(21) 저면(21a)에서의 정점(21b)이 향하고 있는 방향과는 반대의 방향으로, α° 경사져, 파선을 따라서 비스듬하게 분할되었다. 이 분할면의 각도 α는 7° 정도이었다.
이것을 반사경을 구비한 리드 프레임에 실장하고, 포탄형의 LED를 제작하였다.
이와 같이, 얻어진 반도체 발광 소자는, 실시예 13의 반도체 발광 소자와 마찬가지의 효과가 얻어짐과 함께, 발광 효율도 실시예 13과 마찬가지이었다.
본 발명은, 발광 다이오드(LED), 레이저 소자 등의 반도체 발광 소자뿐만 아니라, 반도체 발광 소자의 제조에 광범위하게 이용할 수 있다.
10 : 사파이어 기판
11, 21 : 볼록부
11a, 21a : 저면
11b, 21b : 정점
12 : n형 반도체층
13 : 발광층
14 : p형 반도체층
15 : 제1 파단홈
16 : 제2 파단선
17 : 레이저광

Claims (26)

  1. 오리엔테이션 플랫면을 갖는 사파이어 기판 위에 질화 갈륨계 화합물 반도체를 적층한 웨이퍼로부터 반도체 발광 소자를 제조하는 방법으로서,
    상기 오리엔테이션 플랫면에 평행한 방향 Xo에 오프각 θ를 갖는 사파이어 기판의 제1 주면 위에 반도체층을 적층하고,
    상기 반도체층측에, 상기 방향 Xo에 대하여 수직한 방향 Y로 연장되는 제1 파단홈을 형성하고,
    상기 사파이어 기판의 내부에, 상기 제1 파단홈에 평행하게, 또한 오프각 θ의 기울기에 대응하여 제1 파단홈 내의 분할 예정선으로부터 ±Xo 방향으로 소정 거리 시프트시켜, 제2 파단선을 형성하고,
    상기 제1 파단홈 및 제2 파단선 중 적어도 하나를 따라서 웨이퍼를 분할하는 공정을 포함하고,
    상기 오리엔테이션 플랫면을 바로 앞에 배치한 사파이어 기판의 제1 주면측으로부터의 평면시(平面視)에서, 우측으로 향하는 방향을 Xo, 좌측으로 향하는 방향을 -Xo로 하고,
    제2 파단선을, 상기 사파이어 기판이 Xo 방향으로 -θ의 오프각인 경우에는 제1 파단홈 내의 분할 예정선으로부터 -Xo 방향으로 소정 거리 시프트시키고, 상기 사파이어 기판이 Xo 방향으로 +θ의 오프각인 경우에는 제1 파단홈 내의 분할 예정선으로부터 +Xo 방향으로 소정 거리 시프트시켜 형성하는 반도체 발광 소자의 제조 방법.
  2. 삭제
  3. 사파이어 기판 위에 질화 갈륨계 화합물 반도체를 적층한 웨이퍼로부터 반도체 발광 소자를 제조하는 방법으로서,
    상기 사파이어 기판의 제1 주면에, 에칭에 의해 저면 형상이 다각형인 볼록부를 형성하고,
    상기 사파이어 기판의 제1 주면에 반도체층을 적층하고,
    상기 사파이어 기판의 제1 주면측으로부터의 평면시에서, 상기 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대하여 수직한 방향 Y로 연장되는 제1 파단홈을, 상기 반도체층측에 형성하고,
    상기 사파이어 기판의 내부에, 상기 제1 파단홈에 평행하게, 또한 그 제1 파단홈 내의 분할 예정선으로부터 -X 방향으로 소정 거리 시프트시켜, 제2 파단선을 형성하고,
    상기 제1 파단홈 및 제2 파단선 중 적어도 하나를 따라서 웨이퍼를 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  4. 제3항에 있어서,
    사파이어 기판이 오리엔테이션 플랫면을 갖고, 제1 주면 또는 제2 주면은, 그 오리엔테이션 플랫면에 평행한 방향 Xo에 오프각 θ를 갖는 반도체 발광 소자의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X를, 사파이어 기판의 오리엔테이션 플랫면에 대하여 평행하게 하는 반도체 발광 소자의 제조 방법.
  6. 제3항 또는 제4항에 있어서,
    에칭이 웨트 에칭인 반도체 발광 소자의 제조 방법.
  7. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제2 파단선을, 레이저광의 조사에 의해 형성하는 반도체 발광 소자의 제조 방법.
  8. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    레이저광이, 사파이어 기판에 대하여 투과하는 광인 반도체 발광 소자의 제조 방법.
  9. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    반도체층을, 사파이어 기판측으로부터, 제1 도전형층, 발광층 및 제2 도전형층의 순으로 적층하여 형성하고, 제1 파단홈을 제1 도전형층이 노출되도록 형성하는 반도체 발광 소자의 제조 방법.
  10. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제1 파단홈을, 사파이어 기판이 노출되도록 형성하는 반도체 발광 소자의 제조 방법.
  11. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제2 파단선을 형성할 때의 사파이어 기판의 두께를, 50∼400㎛로 하는 반도체 발광 소자의 제조 방법.
  12. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제2 파단선을, 사파이어 기판의 두께의 25% 이상 70% 이하의 깊이로 형성하는 반도체 발광 소자의 제조 방법.
  13. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제2 파단선을, 사파이어 기판의 두께 방향으로 다단으로 레이저광을 조사하여 형성하는 반도체 발광 소자의 제조 방법.
  14. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제1 파단홈으로부터 제2 파단선에 이르는 분할면이 사파이어 기판의 제1 주면에 대한 법선 방향으로부터 8°±5°경사지도록, 제1 파단홈으로부터 제2 파단선을 시프트시켜 형성하는 반도체 발광 소자의 제조 방법.
  15. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    상기 사파이어 기판의 제1 주면측으로부터의 평면시에서, 제1 파단홈의 분할 예정선으로부터 제2 파단선을 2∼12㎛ 시프트시켜 형성하는 반도체 발광 소자의 제조 방법.
  16. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    제2 파단선을, 사파이어 기판의 제2 주면측으로부터 형성하는 반도체 발광 소자의 제조 방법.
  17. 사파이어 기판과,
    상기 기판의 제1 주면에 적층된 질화 갈륨계 화합물 반도체층을 구비하는 사각 형상의 반도체 발광 소자로서,
    상기 반도체 발광 소자의 대향하는 1조의 측면은, 상기 사파이어 기판의 제1 주면에 대하여 수직하고,
    다른 1조의 측면은, 상기 사파이어 기판의 제1 주면측에, 그 제1 주면에 대하여 경사진 면과, 상기 사파이어 기판의 제2 주면측에, 그 제2 주면에 대하여 수직한 면을 갖는 것을 특징으로 하는 반도체 발광 소자.
  18. 제17항에 있어서,
    상기 다른 1조의 측면은, 경사진 면 및 수직한 면 중 어느 것에서도 서로 평행한 반도체 발광 소자.
  19. 사파이어 기판과,
    상기 기판의 제1 주면에 적층된 질화 갈륨계 화합물 반도체층을 갖는 사각 형상의 반도체 발광 소자로서,
    상기 사파이어 기판의 제1 주면에, 저면 형상이 다각형인 볼록부를 갖고, 또한,
    상기 사파이어 기판의 제1 주면측으로부터의 평면시에서, 상기 볼록부 저면의 다각형의 무게 중심으로부터 1개의 예각 형상의 정점을 향하는 방향 X에 대하여 수직한 방향 Y로 연장되는, 상기 반도체 발광 소자의 대향하는 1조의 측면은, 상기 사파이어 기판의 제1 주면측에, 그 제1 주면에 대하여 경사진 면과, 상기 사파이어 기판의 제2 주면측에, 그 제2 주면에 대하여 수직한 면을 갖고,
    다른 1조의 측면은, 상기 사파이어 기판의 제1 주면에 대하여 수직한 것을 특징으로 하는 반도체 발광 소자.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    경사진 면이, 사파이어 기판의 제1 주면에 대한 법선 방향으로부터 8°±5°경사져 이루어지는 반도체 발광 소자.
  21. 제19항에 있어서,
    사파이어 기판이, X 방향으로 오프각 θ를 갖는 반도체 발광 소자.
  22. 제19항 또는 제21항에 있어서,
    볼록부가, 사파이어 기판의 제1 주면에 대하여, 경사진 측면을 갖는 반도체 발광 소자.
  23. 제22항에 있어서,
    볼록부가, 사파이어 기판의 제1 주면에 대하여, 2단계의 경사진 측면을 갖는 반도체 발광 소자.
  24. 제19항 또는 제21항에 있어서,
    볼록부는, 저면에서, X 방향으로 상기 예각 형상의 정점을 갖고,
    X와 반대의 방향인 -X 방향으로, 상기 다각형을 구성하는 인접하는 2변이 이루는 둔각 형상의 정점 또는 상기 다각형을 구성하는 만곡 형상의 인접하는 2변이 이루는 정점을 갖는 반도체 발광 소자.
  25. 제17항 내지 제19항 또는 제21항 중 어느 한 항에 있어서,
    사파이어 기판의 제1 주면측의 경사진 면이, 제2 주면측의 수직한 면보다도 평활한 면인 반도체 발광 소자.
  26. 제17항 내지 제19항 또는 제21항 중 어느 한 항에 있어서,
    사파이어 기판의 제2 주면측의 수직한 면이, 사파이어 기판의 두께의 25% 이상 70% 이하으로 형성되어 이루어지는 반도체 발광 소자.
KR1020107004669A 2007-08-03 2008-07-31 반도체 발광 소자 및 그 제조 방법 KR101509834B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007203353 2007-08-03
JPJP-P-2007-203359 2007-08-03
JP2007203359 2007-08-03
JPJP-P-2007-203353 2007-08-03
PCT/JP2008/063735 WO2009020033A1 (ja) 2007-08-03 2008-07-31 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100065312A KR20100065312A (ko) 2010-06-16
KR101509834B1 true KR101509834B1 (ko) 2015-04-14

Family

ID=40341267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004669A KR101509834B1 (ko) 2007-08-03 2008-07-31 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8236591B2 (ko)
EP (3) EP3267495B1 (ko)
JP (1) JP5267462B2 (ko)
KR (1) KR101509834B1 (ko)
CN (1) CN101772846B (ko)
TW (1) TWI455349B (ko)
WO (1) WO2009020033A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
JPWO2011090024A1 (ja) * 2010-01-19 2013-05-23 シャープ株式会社 機能素子およびその製造方法
KR101139333B1 (ko) * 2010-06-25 2012-04-26 (주)큐엠씨 발광소자의 제조장치 및 그 제조방법
WO2012017771A1 (ja) * 2010-08-06 2012-02-09 日亜化学工業株式会社 発光素子の製造方法
US9012936B2 (en) 2010-08-06 2015-04-21 Nichia Corporation Sapphire substrate having triangular projections with portions extending in direction of substrate crystal axis
WO2012029735A1 (ja) * 2010-09-02 2012-03-08 三菱化学株式会社 半導体チップの製造方法
JP5569867B2 (ja) * 2010-09-02 2014-08-13 三菱化学株式会社 半導体チップの製造方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP5480169B2 (ja) 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
TWI430475B (zh) * 2011-08-03 2014-03-11 Lextar Electronics Corp 發光二極體的製造方法
JP5747741B2 (ja) * 2011-08-30 2015-07-15 豊田合成株式会社 半導体発光チップの製造方法
JP5747743B2 (ja) * 2011-08-31 2015-07-15 日亜化学工業株式会社 発光素子の製造方法
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
CN103199165A (zh) * 2012-01-05 2013-07-10 昆山中辰矽晶有限公司 发光二极管基板及其加工方法与发光二级管
KR20140006484A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 반도체 발광소자의 제조방법
JP2014041924A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041927A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041926A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP6127526B2 (ja) * 2012-10-29 2017-05-17 三星ダイヤモンド工業株式会社 レーザー加工装置、および、パターン付き基板の加工条件設定方法
JP6062315B2 (ja) * 2013-04-24 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
JP6241174B2 (ja) * 2013-09-25 2017-12-06 三星ダイヤモンド工業株式会社 レーザー加工装置、および、パターン付き基板の加工条件設定方法
JP6183189B2 (ja) 2013-12-02 2017-08-23 日亜化学工業株式会社 発光素子の製造方法
JP2015130470A (ja) * 2013-12-05 2015-07-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6248786B2 (ja) 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6318900B2 (ja) 2014-06-18 2018-05-09 日亜化学工業株式会社 半導体発光素子の製造方法
JP6432343B2 (ja) * 2014-12-26 2018-12-05 日亜化学工業株式会社 発光装置の製造方法
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
US9773946B2 (en) 2015-02-18 2017-09-26 Nichia Corporation Light-emitting element comprising a partitioned sapphire substrate
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005109432A (ja) * 2003-09-09 2005-04-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032367A (ja) * 1996-07-15 1998-02-03 Fujitsu Ltd 半導体レーザ及びその製造方法
JP2861991B2 (ja) * 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP3395620B2 (ja) * 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2001284293A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ES2356817T3 (es) * 2002-03-12 2011-04-13 Hamamatsu Photonics K.K. Método de corte de un objeto procesado.
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP4594707B2 (ja) 2003-12-05 2010-12-08 昭和電工株式会社 半導体チップ製造方法
US20070205490A1 (en) * 2003-12-05 2007-09-06 Showa Denko K.K. Method for Production of Semiconductor Chip, and Semiconductor Chip
US7408199B2 (en) * 2004-04-02 2008-08-05 Nichia Corporation Nitride semiconductor laser device and nitride semiconductor device
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP5179068B2 (ja) * 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005109432A (ja) * 2003-09-09 2005-04-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子

Also Published As

Publication number Publication date
JP5267462B2 (ja) 2013-08-21
US8236591B2 (en) 2012-08-07
EP3065186B1 (en) 2020-01-01
EP3267495B1 (en) 2019-10-23
EP3267495A1 (en) 2018-01-10
TW200913330A (en) 2009-03-16
EP2178129B1 (en) 2017-11-29
EP3065186A3 (en) 2016-11-23
WO2009020033A1 (ja) 2009-02-12
EP2178129A4 (en) 2012-08-29
US20100187542A1 (en) 2010-07-29
TWI455349B (zh) 2014-10-01
CN101772846A (zh) 2010-07-07
CN101772846B (zh) 2012-03-21
EP3065186A2 (en) 2016-09-07
JPWO2009020033A1 (ja) 2010-11-04
KR20100065312A (ko) 2010-06-16
EP2178129A1 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
KR101509834B1 (ko) 반도체 발광 소자 및 그 제조 방법
TWI442462B (zh) Semiconductor light - emitting chip and substrate processing methods
JP3904585B2 (ja) 半導体素子の製造方法
US7498184B2 (en) Production method for semiconductor device
JP5747743B2 (ja) 発光素子の製造方法
JP6047989B2 (ja) 半導体発光素子及びその製造方法
JP4540514B2 (ja) 化合物半導体発光素子およびその製造方法
US20130062734A1 (en) Crystalline film, device, and manufacturing methods for crystalline film and device
JP2011129765A (ja) 半導体発光素子の製造方法
US20100102341A1 (en) Semiconductor light emitting device and method for manufacturing the same
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
US9508899B2 (en) Light emitting element manufacturing method
JP2013051260A (ja) 半導体発光チップの製造方法および半導体発光チップ
US20150021622A1 (en) Light-emitting element and method for manufacturing same
KR20130094602A (ko) 반도체 소자의 벽개면 형성 방법
JP2006203251A (ja) 半導体素子の製造方法
US8791469B2 (en) Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections
KR20130094603A (ko) 반도체 소자의 벽개면 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right