JP5267462B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5267462B2
JP5267462B2 JP2009526412A JP2009526412A JP5267462B2 JP 5267462 B2 JP5267462 B2 JP 5267462B2 JP 2009526412 A JP2009526412 A JP 2009526412A JP 2009526412 A JP2009526412 A JP 2009526412A JP 5267462 B2 JP5267462 B2 JP 5267462B2
Authority
JP
Japan
Prior art keywords
sapphire substrate
main surface
semiconductor light
groove
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009526412A
Other languages
English (en)
Other versions
JPWO2009020033A1 (ja
Inventor
隆志 市原
裕史 吉田
孝夫 山田
陽平 若井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2009526412A priority Critical patent/JP5267462B2/ja
Publication of JPWO2009020033A1 publication Critical patent/JPWO2009020033A1/ja
Application granted granted Critical
Publication of JP5267462B2 publication Critical patent/JP5267462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213Sapphire, quartz or diamond based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Description

本発明は半導体発光素子及びその製造方法に関し、より詳細には、ウェハ内部にウェハを透過する光を照射して、ウェハをチップ化する半導体発光素子及びその製造方法に関する。
従来から、半導体層が積層されたウェハは、ダイサー、スクライバー、レーザースクライバー等によってチップ化されている。
しかし、窒化物半導体層は、通常、サファイア基板からなるウェハ上に積層され、サファイア基板はオリフラ(多くはA面、C面)に対する平行方向で劈開性を有していないことから、スクライバー等で分割することは困難であった。
また、窒化物半導体層をダイサーで分割する場合は、砥石で傷を入れるときに、クラック、チッピング等が発生しやすいという問題があった。
さらに、レーザースクライバーを用いて溝を形成し、その溝を用いてブレイキングする場合においても、劈開性のないサファイア基板は膜厚方向に斜めに、つまり、傾斜するように割れが入り、素子として機能する半導体層の一部にまで割れが掛かり、不良品となる場合があった。
このような割れを回避するため、窒化ガリウム系化合物半導体層側から第1の割り溝を形成し、この第1の割り溝の中央線とオーバーラップしない位置に、サファイア基板側から第2の割り溝を形成し、斜め方向への割れを有効に利用してチップを製造する方法が提案されている(例えば、特許文献1)。
また、別の方法として、半導体層の表面に第1割り溝を形成し、この第1割溝側から、レーザをサファイア基板内部に照射して第2割り溝を形成し、チップ化する方法が提案されている(例えば、特許文献2)。
さらに、サファイア基板の裏面からレーザによって内部加工をし、さらにサファイア基板裏面にスクライビングやレーザ照射により表面を加工し、チップ化する方法が提案されている(例えば、特許文献3)。
また、サファイア基板内部にレーザを照射する際、予め斜め方向に分離予定面を設定し、サファイア基板の裏面から、その分離予定面に沿うように、レーザ照射を多段かつ断続的に行い、強制的に斜め方向にチップを分割する方法も提案されている(例えば、特許文献4)。
特開2005−191551号公報 特開2003−338468号公報 特開2005−109432号公報 特開2006−245043号公報
しかし、第1の割り溝と第2の割り溝との位置を調整して、斜め方向への割れを有効に利用する場合においても、サファイア基板の厚みによっては、意図する斜め方向への割れが必ずしも実現できず、上記課題が残る。しかも、半導体素子を作製する基板ごとに、予めその基板の割れ方向を試し割りする必要があり、製造工程が煩雑になるという課題がある。
また、単に、レーザをサファイア基板内部に照射して、基板内部に割り溝を形成しても、やはり、意図するようにサファイア基板が垂直に劈開せず、斜め方向への割れが依然として出現するという課題がある。
さらに、予め設定した分離予定面に沿ってレーザ照射を行って斜め方向にウェハを分割する方法においては、サファイア基板の厚み方向のほぼ全体にわたる多段かつ断続的なレーザ照射は、膜厚方向と面内方向での複数のレーザ照射の制御が必要となり、時間がかかるとともに、製造工程が煩雑になる。加えて、サファイア基板の厚み方向全体にわたるレーザ照射による変質部によって、半導体素子から照射される光が吸収されやすくなり、半導体素子の発光効率の低下を招くという課題もある。
この発明は、上記問題点を解決するためになされたもので、サファイア基板上に窒化ガリウム系化合物半導体が積層されたウェハをチップ化する際に、サファイア基板の厚みにかかわりなく、チップ強度を確保したまま、極めて高い歩留りで正確にチップ化することができる半導体発光素子の製造方法を提供することを目的とする。
発明者らは、ウェハをチップ化する際のサファイア基板の傾斜方向と、サファイア基板表面のオフ角との間に関連があることを突き止め、予想外にも、オフ角の向きに対応させてウェハをチップ化する分割面を制御し得ることを見出し、本発明の完成に至った。
また、半導体層が積層されたサファイア基板の劈開性について鋭意研究を行う一方、半導体層を積層させる前に、サファイア基板表面に凸部を複数形成し、この凸部による光の散乱及び回折効果を利用して半導体発光素子の発光効率を向上させる方法を模索する過程において、ウェハをチップ化する際のサファイア基板の分割面の傾斜方向と、凸部の配置又は形状との間に規則性があることを突き止め、予想外にも、凸部の形状に対応させて、ウェハをチップ化する際の分割面を制御し得ることを見出し、本発明の完成に至った。
本発明は、
a面であるオリフラ面を有するサファイア基板上に窒化ガリウム系化合物半導体を積層したウェハの半導体層側に第1の破断溝を形成し、該第1の破断溝内に設定した分割予定線で分割して半導体発光素子を製造する方法であって、
前記オリフラ面に平行な方向Xoにオフ角θを有するサファイア基板の第1主面上に半導体層を積層し、
前記半導体層側に、前記方向Xoに対して略垂直な方向Yに延びる第1破断溝を形成し、
前記サファイア基板の内部に、前記第1破断溝に平行に、かつオフ角θの傾きに対応して第1破断溝内の前記分割予定線から±Xo方向に所定距離シフトさせて、レーザ光の照射により第2破断線を形成し、
前記第1破断溝び第2破断線に沿ってウェハを分割する工程を含み、
前記オリフラ面を手前に配置したサファイア基板の第1主面側からの平面視において、右側へ向かう方向をXo、左側へ向かう方向を−Xoとし、
第2破断線を、前記サファイア基板がXo方向に−θのオフ角の場合には前記第1破断溝内の分割予定線から−Xo方向に所定距離シフトさせ、前記サファイア基板がXo方向に+θのオフ角の場合には前記第1破断溝内の分割予定線から+Xo方向に所定距離シフトさせて形成することを特徴とする半導体発光素子の製造方法である
本発明は、サファイア基板上に窒化ガリウム系化合物半導体を積層したウェハの前記窒化ガリウム系化合物半導体側に第1の破断溝を形成し、該第1の破断溝内に設定した分割予定線で分割して半導体発光素子を製造する方法であって、
前記サファイア基板の第1主面に、エッチングによって底面形状が多角形の凸部を形成し、
前記サファイア基板の第1主面に半導体層を積層し、
前記サファイア基板の第1主面側からの平面視において、前記凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対して略垂直な方向Yに延びる第1破断溝を、前記半導体層側に形成し、
前記サファイア基板の内部に、前記第1破断溝に平行に、かつ該第1破断溝内の分割予定線から−X方向に所定距離シフトさせて、レーザ光の照射により第2破断線を形成し、
前記第1破断溝び第2破断線に沿ってウェハを分割する工程を含むことを特徴とする半導体発光素子の製造方法である
さらに、本発明は、
サファイア基板と、
該基板の第1主面に積層された窒化ガリウム系化合物半導体層とを備える略四角形状の半導体発光素子であって、
該半導体発光素子の対向する1組の側面は、前記サファイア基板の第1主面に対して略垂直であり、
他の1組の側面は、前記サファイア基板の第1主面側に、該第1主面に対して傾斜した面と、前記サファイア基板の第2主面側に、該第2主面に対して略垂直な面とを有することを特徴のひとつとする。
また、本発明は、
サファイア基板と、
該基板の第1主面に積層された窒化ガリウム系化合物半導体層を有する略四角形状の半導体発光素子であって、
前記サファイア基板の第1主面に、底面形状が多角形の凸部を有し、かつ、
前記サファイア基板の第1主面側からの平面視において、前記凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対して略垂直な方向Yに延びる、前記半導体発光素子の対向する1組の側面は、前記サファイア基板の第1主面側に、該第1主面に対して傾斜した面と、前記サファイア基板の第2主面側に、該第2主面に対して略垂直な面とを有し、
他の1組の側面は、前記サファイア基板の第1主面に対して略垂直であることを特徴のひとつとする。
本発明の半導体発光素子の製造方法によれば、サファイア基板表面のオフ角に対応して、またはサファイア基板表面に設けた凸部の形状に対応して、サファイア基板裏面からのレーザ照射位置を適所に設定することができる。これにより、サファイア基板を意図する分割面において分割することができ、歩留まりを飛躍的に向上させることが可能となる。その結果、予め分割面を試し割りによって確認する必要がなく、また、サファイア基板の全厚み方向において、面内方向にシフトさせる多段のレーザ照射を行うことなく、製造コストの低減を図ることが可能となる。
また、チップ化の際に、サファイア基板の厚みにかかわらず、ある程度厚い基板においても、分割面の制御ができ、チップ強度を確保することが可能となり、その前後の工程におけるハンドリング性を向上させることができる。
さらに、分割面の確実な制御によって、意図しない分割等を見越したマージン領域を設ける必要がなく、1枚のウェハから得られるチップ数を最大限にして、生産効率の向上を図ることができる。
本発明の半導体発光素子の製造方法では、まず、サファイア基板を準備する。
サファイア基板は、通常、ウェハとして、略円盤状でオリエンテーションフラット(OF)を有している。サファイア基板は、例えば、六方晶のAlからなる基板、C面、A面、R面、M面のいずれかを主面とするサファイアによる基板、a軸に対してr軸が直交する基板であり得る。オリフラ面は、A面又はC面であることが好ましい。なかでも、C面(0001)を主面とし、オリフラ面をA面(11−20)とするサファイア基板であることがより好ましい。
サファイア基板の厚みは特に限定されないが、半導体層の積層、後述する凸部の形成等における強度を考慮すると、200μm〜2mm程度であることが適している。
サファイア基板は、後述するように、第1主面に凸部を形成する場合には、必ずしもオフ角を有していなくてもよいが、例えば、第1主面及び/又は第2主面に0〜±10°程度のオフ角を有していることが好ましく、0〜±5°程度、0〜±2°程度、0〜±0.5°程度、0〜±0.25°程度、0〜±0.15°程度のオフ角を有していることがより好ましい。オフ角はステップ状に形成されていてもよい。
これにより、この上に形成される半導体層を結晶性よく成長させることができる。
また、後述する第1破断溝及び第2破断線を最適な位置に形成するために、サファイア基板の第1主面及び/又は第2主面のオフ角を有効に利用することができる。
ここでオフ角とは、サファイア基板の第1主面及び/又は第2主面、好ましくは第1主面を構成する所定の基準結晶面に対する傾斜角、例えば、C面(0001)等に対する傾斜角を意味する。オフ角の方向は特に限定されるものではなく、オリフラ面に平行、垂直、斜め方向のいずれでもよいが、少なくともオリフラ面に平行な方向に有していることが好ましい。
通常、図7(a)及び(b)に示すように、サファイア基板10の結晶方位を示すために所定の結晶方位を示すオリフラ面(OF)(例えば、A面(11−20))が形成されている。
オフ角は、このオリフラ面に対して平行な方向Xo(図7(b)中、矢印Xo)での傾斜角θを指す。
本明細書においては、特に断りのない限り、オリフラ面を手前に配置したサファイア基板の第1主面側からの平面視において、右側へ向かう方向をXo(+Xo)、左側へ向かう方向を−Xoとする。また、このオリフラ面を手前に配置して(実線で示す)、図7(b)に示すように、これら図面に向って右側が下がる場合(破線で示す)、つまり、Xo方向に下がる場合を−θと定義する。図7(a)に示すように、右側が上がる場合、つまり、Xo方向に上がる場合をθまたは+θと表す(図5(a)及び(b)参照)。
特に、オフ角がオリフラ面に平行な方向に、±0.25°程度以下、さらに±0.15°程度以下で形成されている場合には、オフ角による基板分割の傾斜との関連が高く、あるいは、オフ角と後述する凸部の形状による基板分割の傾斜との関連が高い傾向があり、基板分割の傾斜を制御することが可能となる。
オフ角に対する基板分割の傾斜方向の関係はかなり精度が高いものであることが確認されている。つまり、上述したように、C面を主面とし、A面をオリフラ面としたウェハを用いると、略オリフラ面に平行な方向以外のオフ角θの有無、オフ角θの程度、サファイア基板の表面粗さ等の種々の要因との相互関係による影響が考えられるものの、所定方向へのオフ角θの角度及び方向によって、サファイア基板分割の傾斜(例えば、r軸の方向性)を決定し、それに従って分割することができることを見出した。これによって、サファイア基板表面のオフ角を測定するという非常に簡便な方法を利用することにより、サファイア基板の分割を制御することが可能となり、歩留まりを飛躍的に向上させることができる。
なお、サファイア基板は、その表面にオフ角を有するのみならず、第1主面及び/又は第2主面に凸部を形成してもよい。ここでの凸部の形状、大きさ等は特に限定されず、例えば、特開2003−318441号公報に記載されているようなものが挙げられる。これにより、凸部による光の散乱及び回折効果を利用して半導体発光素子の発光効率を向上させることが可能となる。
また、この凸部は、特に第2主面に形成される場合には、製造工程の間にドライエッチング又はウェットエッチング、研磨等により、凸部を部分的に又は完全に除去してもよい。
特に、サファイア基板の第1主面に凸部を形成するものが好ましい。
形成する凸部の形状及び大きさは特に限定されないが、例えば、凸部のサファイア基板の第1主面側からみた平面形状(最も第1主面に近い部分の形状:底面形状)が、多角形であることが適している。特に、三角形又は六角形が挙げられる。この場合の六角形は、例えば、鋭角と鈍角が交互に配置された変形形状の六角形が例示される。なお、本願明細書においては、多角形等の形状表現は、幾何学的に完全な多角形等の形状を指すのみならず、加工上等の理由から、角に丸みを帯びているもの等、近似する形状、若干の変形形状をも包含する。
凸部の平面形状(底面形状)のサイズ、すなわち、凸部の構成辺となる一辺の長さは、λ/4以上(λは発光波長)であることが適している。具体的には、0.1μm〜5μm程度が挙げられる。また、凸部の相互の間隔は、λ/4以上であることが適している。さらに、100μm程度以下、20μm程度以下が挙げられる。ここでの相互の間隔は、基板表面(凸部底面)において、隣接する凸部同士の最小の距離を指す。
凸部の縦断面形状は、三角形、四角形、台形、半円等のいかなる形状であってもよく、なかでも三角形、台形、半円等は、基板の主面に対して傾斜した面や曲面を有することで、光の散乱及び回折効率を高めることができるので好ましい。特に台形であることが好ましい。つまり、凸部の上部形状は、錐の形状であってもよいし、円形(例えば、図1A及び1B)、三角形(図2A及び2B)等の上面を有する形状であってもよい。なお、凸部の上部形状にかかわらず、凸部の底面形状によって、後述する第2破断線のシフト方向を決定することができる。テーパ角は、凸部の底面と側面のなす角を指し、例えば、90°以下、75°以下、65°以下、さらに、20°以上、30°以上、40°以上が挙げられる。散乱又は回折の効率の向上を確保し、また、半導体層のピットの発生を防止するためである。
凸部の高さは、例えば、5nm以上であることが適しており、さらに、基板上に積層する半導体層の総厚さ以下であることが適している。また、発光波長をλとしたとき、高さがλ/4以上であることが好ましい。光を十分に散乱又は回折することができるとともに、積層された半導体層の横方向における電流の流れを良好に維持し、発光効率を確保するためである。
サファイア基板の第1主面に凸部を形成する方法は、特に限定されず、当該分野で公知の方法によって形成することができる。例えば、適当な形状のマスクパターンを用いて、後述するようなドライエッチング又はウェットエッチング等のエッチングを行う方法が挙げられる。なかでも、ウェットエッチングが好ましい。この場合のエッチャントは、例えば、硫酸とリン酸との混酸、KOH、NaOH、リン酸、ピロ硫酸カリウム等が挙げられる。
底面形状が多角形の凸部は、例えば、用いるマスクパターンの形状、エッチング方法及び条件を適宜調整して制御することができる。この際のマスクパターンの材料及び形状は、例えば、絶縁膜(レジスト、SiO等)によって形成することができ、円形、楕円形、三角形又は四角形等の多角形形状の繰り返しパターン等が挙げられる。このようなマスクパターンの形成は、フォトリソグラフィ及びエッチング工程等の公知の方法により実現することができる。
マスクパターンの形成のためのエッチング方法は、例えば、ドライエッチング及びウェットエッチング等、当該分野で公知の方法を利用することができる。例えば、ドライエッチングとしては、反応性イオンエッチング、反応性イオンビームエッチング、イオンミリング、集束ビームエッチング、ECRエッチング等が挙げられる。ウェットエッチングのエッチャントは、上述したものと同様のものが例示される。
本発明者らは、凸部の形状がサファイア基板分割の傾斜に対して規則性を有していることを見出すとともに、さらにサファイア基板分割の傾斜とサファイア基板の表面のオフ角との間にも、規則性の傾向が認められることを見出した。
つまり、上述したように、C面を主面とし、A面をオリフラ面としたウェハを用いると、マスクパターンの形状、エッチング条件(エッチャントの種類、エッチング時間等)によって、サファイア基板の第1主面側からの平面視において、底面が三角形又は六角形等の多角形の凸部を形成することができる。この凸部底面おけるその1つの鋭角の向きが、オリフラ面に対して平行な方向(例えば、この方向をXo方向とする)と一致する傾向があり、さらに、サファイア基板のオフ角θの±に対応して、形成される凸部の1鋭角が±X方向を向く傾向があることを見出した。
なお、本明細書においては、特に断りのない限り、方向X(+X)は、凸部の重心から1つ鋭角状の頂点(図1A及び図2Aの11b参照)に向う方向を指し、それとは逆の方向を−X方向と称する。
これによって、サファイア基板の表面がオフ角を有している場合には、オフ角の正負によって、後述する第1破断溝及び第2破断線の位置を決定することができ、高い確率で歩留まりを向上させることができる。
また、サファイア基板の表面がオフ角を有していない場合、つまり、オフ角が0°の場合でも、ウェットエッチングによって凸部を形成することにより、凸部における底面形状によってオフ角での決定よりもさらに精度よく、第1及び第2破断線の位置を決定し、サファイア基板の分割を制御することができる。よって、より高い確率で歩留まりを向上させることが可能となる。
特に、凸部の形状による基板分割の傾斜は、上述したオフ角に対する基板分割の傾斜方向の関係よりも、さらに高い精度でサファイア基板を制御できることが確認されている。
次いで、サファイア基板の第1主面上に、半導体層を積層する。半導体層は、窒化ガリウム系化合物半導体層であり、例えば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるものが挙げられる。これに加えて、III族元素としてBを一部に有することもできる。またV族元素としてNの一部をP、Asで置換することもできる。
半導体層は、通常、サファイア基板側から、第1導電型半導体層、発光層、第2導電型半導体層がこの順に積層されており、第1又は第2の導電型として、n型不純物であるSi、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素、あるいはVI族元素等のいずれか1つ以上を含有するか、p型不純物であるMg、Zn、Be、Mn、Ca、Sr等を含有していてもよい。不純物の濃度は5×1016/cm以上5×1021/cm以下であることが好ましい。
これらの半導体層の成長方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)など、半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、MOCVDは結晶性良く成長させることができるので好ましい。
なお、半導体層は、通常、凸部が形成されたサファイア基板の第1主面に形成することが好ましいが、サファイア基板の第1主面にウェットエッチングで凸部を形成し、その底面形状によって第1破断溝及び第2破断線の最適位置を決定した後、さらにドライ又はウェットエッチング、研磨等により、凸部を部分的に又は完全に除去し、第1主面を平坦化した後、その上に半導体層を積層してもよい。これにより、最終的な半導体発光素子での凸部の有無にかかわらず、半導体発光素子を歩留まりよく製造することが可能となる。
また、凸部は、サファイア基板の第2主面にのみ又は第2主面にも形成してもよいし、上述したように、一旦形成した後、第1破断溝及び第2破断線の最適位置を決定し、凸部を部分的に又は完全に除去してもよい。このように、第2主面に凸部を形成することにより、光取出し効率を向上させることができるとともに、凸部を除去することにより、サファイア基板を最終的に薄膜化することが可能となる。
さらに、サファイア基板は、上述したように、第1主面に凸部、第2主面にオフ角を形成してもよいし、第1主面にオフ角、第2主面に凸部を形成してもよい。あるいは、その第1主面にオフ角のみが形成されたものでもよい。
続いて、半導体層側に第1破断溝を形成する。第1破断溝は、エッチング、ダイシング、パルスレーザ、スクライブ等、種々の方法で形成することができる。
その幅は特に限定されないが、例えば、10〜50μm程度が挙げられる。その深さは、上述したように、半導体層が第1導電型層、発光層及び第2導電型層の順で積層されている場合には、第1導電型層が露出する程度に設定することが適している。また、半導体層の構成にかかわらず、サファイア基板が露出する程度に設定することが好ましい。
第1破断溝は、サファイア基板のオリフラ面に平行な方向Xoに対して、少なくとも、略垂直な方向Yに延びるように形成する。
あるいは、第1破断溝は、サファイア基板の第1主面側からの平面視において、図1A及び図2Aに示すように、先の工程で形成したサファイア基板10における凸部11の底面11aの三角形の重心Gから1つの鋭角状の頂点11bに向う方向Xに対して少なくとも、略垂直な方向Yに延びるように形成する。
この場合のピッチは、得ようとする半導体発光素子の大きさによって適宜調整することができる。例えば、80μm〜2000μm程度が挙げられる。
第1破断溝は、方向Xにも延びるように形成することが好ましい。半導体発光素子を矩形形状に容易にチップ化するためである。
また、サファイア基板の第1主面側からの平面視において、凸部の形状が、例えば、図1B及び図2Bに示すように、略六角形の形状の場合には、凸部21の底面21aの六角形の重心Gから1つの鋭角状の頂点21bに向う方向Xに対して略垂直な方向Yに延びるように形成する。
第1破断溝を形成する前後又は同時であって、後述する第2破断線を形成する前に、例えば、サファイア基板に近い半導体層、具体的には、第1導電型の半導体層を、電気的な接続を得るための第1電極形成領域として露出させることが好ましい。
また、サファイア基板内部に第2破断線を形成する。第2破断線は、第1破断溝と同様の方法で形成することができるが、レーザ光を照射することにより形成することが適している。
特に、サファイア基板に対して透過するレーザ光の照射により形成することが好ましい。ここで透過するとは、レーザ光をサファイア基板に照射した直後、つまり、サファイアが変質していない状態において透過率が70%以上であること、さらに80%以上、90%以上であることを意味する。
また、レーザ光の照射は、半導体層側から行ってもよいが、半導体層での吸収を考慮して、第2主面側から行うことが好ましい。半導体層、特に発光層へのレーザ光の照射を回避することによって、発光効率の低下を最小限にとどめるためである。
レーザ光は、パルスレーザを発生するレーザ、多光子吸収を起こさせることができる連続波レーザ等、種々のものを用いることができる。なかでも、フェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザなどのパルスレーザを発生させるものが好ましい。また、その波長は特に限定されるものではなく、例えば、Nd:YAGレーザ、Nd:YVOレーザ、Nd:YLFレーザ、チタンサファイアレーザ等による種々のものを利用することができる。
なお、第2破断線を形成する前に、サファイア基板の厚みは、50〜400μm、80〜160μm程度としておくことが好ましい。これにより、後述するレーザ光の多段照射を最小限とすることができるとともに、意図する方向に容易に分割することが可能となる。
第2破断線は、サファイア基板の厚み、用いるレーザ光の種類、レーザーパワー等に応じて、サファイア基板の厚み方向に多段でレーザ光を照射することが好ましい。ここで多段とは、2段〜8段程度、好ましくは2段〜4段程度が挙げられる。また、別の観点から、後述するように、所定の深さを稼ぐことができる程度の複数段であることが好ましい。例えば、用いるレーザ光の種類、レーザーパワー等によって異なるが、サファイア基板の厚みが50〜90μm程度の場合には1段加工とし、90〜100μm程度の場合には1段又は2段加工、100〜120μm程度の場合には2段又は3段加工、120〜160μmの場合には3段又は4段加工が例示される。これにより、サファイア基板がある程度厚くても、分割面の傾斜を制御することが容易となる。なお、多段加工の際、面内方向にシフトさせてもよいが、シフトさせなくてもよい。
第2破断線の幅は特に限定されず、この第2破断線の形成手段、例えば、レーザ光を用いる場合には、レーザ光の絞りの大きさ等によって適宜調整することができ、例えば、1μm程度以上であればよい。
また、その深さは、サファイア基板の厚みの4分の1程度以上とすることが適している。さらに好ましくは、サファイア基板の厚みの30%程度以上、70%程度以下、60%程度以下、50%程度以下が挙げられる。具体的には、10〜60μm程度が挙げられる。これにより、サファイア基板の厚みにかかわらず、分割面の傾斜を制御することが容易となる。また、不要なサファイアの変質を伴わず、変質部分における光の吸収を最小限にとどめて、発光効率の低下を抑制することが可能となる。
サファイア基板の第1主面のオフ角を利用する場合には、第2破断線は、第1破断溝に平行に形成することが好ましく、さらに、第1破断溝の分割予定線(例えば、中央線)から、オフ角によって、所定距離シフトさせて形成することが適している。
具体的には、図5(a)のように、オフ角が−θの場合、つまり、サファイア基板のオリフラ面を手前に配置した際に左側から右側に下がっている場合には、上がっている(−Xo)方向に第2破断線を所定距離シフトさせることが好ましい。また、図5(b)のように、オフ角が+θの場合、つまり、サファイア基板のオリフラ面を手前に配置した際に左側から右側に上がっている場合には、上がっている(Xo)方向に第2破断線を所定距離シフトさせることが好ましい。
あるいは、第2破断線は、第1破断溝に平行に形成することが好ましく、さらに、第1破断溝の分割予定線から、−X方向に所定距離シフトさせて形成することが好ましい。ここでの所定距離は、サファイア基板の厚み、レーザ光の照射の深さ等によって適宜調整することができる。例えば、第2破断線を形成する際のサファイア基板の厚みが上述した範囲の場合には、サファイア基板の第1主面における平面視において、第1破断溝から2〜12μm程度、好ましくは6〜8μm程度シフトさせた位置に形成することが好ましい。これにより、分割面の傾斜の程度を容易に制御することが可能となり、半導体層側において所定の位置で分割することができる。
また、シフトさせる方向は、サファイア基板に形成された凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対する逆方向である−X方向である。これによって、分割面の傾斜の程度を容易に制御して、素子として機能する半導体層内の領域への斜め方向の分割を回避することができる。この方向は、例えば、図1A又は図2Aに示す凸部が形成された場合には、図3(a)及び(b)又は図3(a)及び(c)に示すように、凸部の1つの鋭角状の頂点位置を基準にして、−X方向であり、図1B又は図2Bに示す凸部が形成された場合には、図4(a)及び(b)に示すように、凸部の1つの鋭角状の頂点位置を基準にして、−X方向である。
なお、オフ角θの±は、オリフラ面に平行な方向に向くサファイア基板表面の凸部底面の多角形の一鋭角の方向に対応する傾向があることを見出している。つまり、オフ角が−θの場合には、図5(a)に示すように、凸部底面における一鋭角は、矢印Xoの方向に向いている傾向がある(図3(a)〜(c)参照)。オフ角が+θの場合には、図5(b)に示すように、凸部底面における一鋭角は、矢印−Xoの方向に向いている傾向がある(図4(a)及び(b)においてはX方向)。なお、図5(a)及び(b)便宜上、サファイア基板表面の明確な凸部の表示を省略して、表面の角度を明確に示す態様を示している。
第1破断溝及び第2破断線は、いずれを先に形成してもよい。
その後、第1破断溝及び/又は第2破断線に沿ってウェハを分割する。分割方法自体は、当該分野で公知の方法によって行うことができる。これによって、第1破断溝から第2破断線に至る分割面がサファイア基板の第1主面に対する法線方向から意図するとおり傾斜させることができる。この傾斜角度αは、例えば、8°±5°程度が挙げられる(図3(a)、図4及び図6中、α)。
本発明の半導体発光素子の製造方法によって得られた発光素子は、特にその形状は限定されず、三角形、ひし形、台形等の多角形又は略多角形等であってもよいが、通常、四角形又は略四角形の形状である。
半導体発光素子の一実施形態では、半導体発光素子が四角形の場合、素子の一対の側面、つまり、オリフラに略平行な方向に互いに対向する側面は傾斜しており、他の一対の側面、つまり、オリフラに略垂直な方向に互いに対向する側面は膜厚方向に略垂直である。このような側面形状によって、光の分散及び/又は回折を最大限に発揮させることができ、光取り出し率を向上させることができる。
半導体発光素子の別の実施形態では、半導体発光素子の対向する1組の側面は、サファイア基板の第1主面に対して略垂直である。また、他の1組の側面は、サファイア基板の第1主面側に、第1主面に対して傾斜した面と、サファイア基板の第2主面側に、第2主面に対して略垂直な面とを有する。なお、傾斜した面及び略垂直な面は、いずれにおいても互いに平行であることが好ましい。
このように、サファイア基板の側面において、一方の対向する側面が一様に垂直な面を有し、他方の対向する側面が第1主面側に傾斜した面と第2主面側に垂直な面とを有する(垂直面と傾斜面とを混在して有する)ことで、外部への光取出し効率を向上させることができると共に、サファイア基板側を実装するような、第2主面を実装面とする形態において、実装時また実装された発光装置における半導体発光素子の重心安定性を確保することができる。
半導体発光素子のさらに別の実施形態では、サファイア基板の第1主面は、底面形状が多角形の凸部を有している。同時に、サファイア基板の第1主面側からの平面視において、凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対して略垂直な方向Yに延びる、半導体発光素子の対向する1組の側面は、サファイア基板の第1主面側に、第1主面に対して傾斜した面と、サファイア基板の第2主面側に、第2主面に対して略垂直な面とを有している。さらに、他の1組の側面は、前記サファイア基板の第1主面に対して略垂直である。 このように、サファイア基板の側面において、垂直面と傾斜面とが混在することにより、上記と同様に、光取出し効率を向上させ、半導体発光素子の重心安定性を確保することができる。
このようなサファイア基板は、X方向にオフ角θを有することが好ましい。
また、凸部が、サファイア基板の第1主面に対して、傾斜した側面、特に、2段階に傾斜した側面を有することが好ましい。 さらに、凸部は、底面において、X方向に前記鋭角状の頂点を有しているとともに、Xと反対の方向である−X方向に湾曲状の突出部、例えば、図1A及びB、図2A及びBのmを有することが好ましい。このように、湾曲状の突出部がサファイア基板の傾斜した側面と対向することにより、基板側に進んだ光を、突出部を構成する辺(面)で屈折させ、早期に外部へ取り出すことができる。つまり、突出部と傾斜した側面とが対向することにより、光を側面に垂直に入射させることができる。また、X方向と垂直な方向(Y方向)の基板側面は垂直な面であることで、Y方向の側面は突出部と対向していない。従って、Y方向の側面には垂直に光が入射せず、比較的早期に外部に取出すことができる。
本発明の半導体発光素子は、半導体発光素子の側面における傾斜した面が、サファイア基板の第1主面に対する法線方向から8°±5°傾斜していることが好ましい。 また、サファイア基板の第1主面側の傾斜した面が、第2主面側の垂直な面よりも平滑な面であることが好ましい。これにより、サファイア基板内を反射する光を、傾斜した面は効率よく反射させ、垂直な面は意図的に散乱させて、外部への光取出し効率を向上することができる。
以下に本発明の半導体発光素子の製造方法を図面に基づいて詳細に説明する。
実施例1〜12
まず、基板としてA面(11−20)にオリフラのあるC面(0001)を第1主面とし、A面方向に平行な方向Xoに、表1に示すオフ角を有するサファイア基板(厚み400μm程度)を、それぞれ準備した。
Figure 0005267462
これらのサファイア基板10上に、それぞれ半導体層を形成した。
まず、n型半導体層12としてAlGa1−xN(0≦x≦1)の低温成長バッファ層を10nm、アンドープのGaNを3μm、SiドープのGaNを4μm、アンドープのGaNを300nm積層した。
その上に、発光領域となる多重量子井戸の活性層13として、(井戸層/障壁層)=(アンドープのInGaN/SiドープのGaN)をそれぞれの膜厚を(6nm/25nm)として井戸層が6層、障壁層が7層となるように交互に積層した。
この場合、最後に積層する障壁層はアンドープのGaNとしてもよい。なお、低温成長バッファ層の上に形成する第1層をアンドープのGaNとすることにより、より均一に凸部を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。
活性層の上に、p型半導体層14として、MgドープのAlGaNを20nm、アンドープのGaNを100nm、MgドープのGaNを20nm積層した。p型半導体層として形成するアンドープのGaN層は、隣接する層からのMgの拡散によりp型を示す。
得られた半導体層の表面から、所望のマスクを利用したエッチングを行った。これにより、図5(a)又は(b)に示すように、n型半導体層12の一部として、例えば、SiドープのGaNまでをエッチングした溝状の第1破断溝15を形成した。この第1破断溝15の幅は、例えば、20μmである。この第1破断溝15は、例えば、オリフラ面に略平行方向及び略垂直方向の2方向に、それぞれ形成した。
また、この第1破断溝15のエッチングと同時に、n電極を形成するために、SiドープのGaN層の一部を露出させた(図示せず)。
その後、p型半導体層の表面全面にITOからなる透光性のp電極を、さらに透光性のp電極上に、n型半導体層の露出面と対向する位置にpパッド電極を形成した。n型半導体層の露出面には、W/Al/Wからなるn電極と、nパッド電極とを形成した。pパッド電極及びnパッド電極はいずれもTi/Rh/W/Auとした。
次に、サファイア基板10の裏面側から、サファイア基板10を、例えば、50〜160μm程度の厚み、具体的には、120μm程度に研磨した。得られたサファイア基板10の半導体層側を粘着シートに貼り合わせた。この際、金属顕微鏡観察により、劈開方向の確認を行ってもよい。
続いて、サファイア基板10の裏面側から、オフ角が−θの場合には、図5(a)に示すように−Xo方向に、オフ角が+θの場合には、図5(b)に示すようにXo方向に、オリフラ面に対して略垂直方向に延びる第1破断溝15の分割予定線から、第1破断溝15と平行に距離βシフトさせた位置であって、かつ、サファイア基板10の内部に、第2破断線16を形成した。この場合の距離βは、例えば、2〜12μm程度、具体的には7μm程度である。
また、第2破断線16は、サファイア基板10の裏面から、第1段を半導体層までの距離を65μm程度として形成し、半導体層から離れる方向に35μm程度の深さで、フェムト秒レーザによって合計3段階で形成した。サファイア基板裏面から第2破断線までの距離(第3段目までの距離)は20μm程度であった。
このように、本発明においては、サファイア基板10の表面のオフ角の正負により、サファイア基板の分断面の傾斜を判断することができるために、どのように分断面が傾斜するかを、予め試し割りする必要がなく、オフ角θの傾きによって、サファイア基板の斜め方向の割れを制御することができ、歩留まりを飛躍的に向上させることができる。
さらに、オリフラ面に対して略平行方向に形成する第2破断線16は、第1破断溝15の分割予定線に略オーバーラップする位置に形成した。
続いて、第1破断溝15及び第2破断線16に沿って、ウェハをチップ状に分割し、一辺が350μm程度の半導体チップを得た。この際、ウェハは、図6に示すように、サファイア基板の表面に対する法線方向から、−Xo方向に、α°傾斜して、破線に沿って斜めに分割した。この分割面の角度αは、19°程度であった。
この際、サファイア基板が意図する方向に傾斜して分割できた半導体チップは、約92%であり、非常に高い歩留まりであることを確認した。
これを反射鏡を備えたリードフレームに実装し、砲弾型のLEDを作製した。
このように、得られた半導体発光素子は、サファイア基板の規則性を、基板表面のオフ角によって判断し、第1破断溝に対して、適切な方向に第2破断線をシフトさせることができるために、ウェハの分割を容易に制御することができ、歩留まりを飛躍的に向上させることができる。また、意図しない分割等を見越したマージン領域を設ける必要がなく、1枚のウェハから得られるチップ数を最大限にして、生産効率の向上を図ることができる。その結果、予め分割面を試し割りによって確認する必要がなく、サファイア基板の全厚み方向及び面内方向への相当の多段のレーザ照射を行うことなく、製造コストの低減を図ることが可能となる。
また、分割の際に、サファイア基板の厚みにかかわらず、ある程度厚い基板においても、分割面の制御が可能であり、チップ強度を確保することが可能となり、その前後の工程におけるハンドリング性を向上させることができる。
なお、オフ角がXo方向に0°である場合には、上述したように、略オリフラ面に平行な方向以外のオフ角θの有無、そのオフ角θの程度、サファイア基板の表面粗さ等の種々の要因との相互関係による影響が考えられるものの、所定の規則性があることを確認している。
実施例13
まず、基板としてA面(11−20)にオリフラのあるC面(0001)を第1主面とするサファイア基板を準備した。
厚み400μm程度のサファイア基板10上に、膜厚0.5μm程度のSiO膜を成膜し、円形のパターンが均等に配置する繰り返しパターンを形成した。
続いて、この繰り返しパターンを用いて、サファイア基板をウェットエッチングで0.5〜4μmエッチングすることにより、図1Aに示したように、サファイア基板10の表面に、凸部11を形成した。この凸部11は、底面11aの形状が略三角形、上面の形状が略円形の略三角錘台形状であり、その底面11aの三角形の一辺の長さが5μm程度、隣接する凸部11の重心G間の距離が7μmであった。また、凸部11側面の傾斜角は120°であった。凸部11の底面11aの三角形の一つの頂点11bは、所定の方向であるX方向を向いている。このX方向は、オリフラに対して平行な方向であった。
この際のエッチングは、硫酸とリン酸との混酸を用いたウェットエッチングを利用し、その他の条件を調節することにより行った。
次に、凸部11の繰り返しパターンのついたサファイア基板10の上に、図3(a)に示すように、半導体層を形成した。
半導体層は、実施例1と同様の方法により形成した。
サファイア基板10の裏面側から、上述した方向Xと逆方向である−X方向に、オリフラ面に対して略垂直方向の第1破断溝15の分割予定線から、第1破断溝15と平行に距離βシフトさせた位置であって、かつ、サファイア基板10の内部に、第2破断線16を形成した。この場合の距離βは、例えば、2〜12μm程度、具体的には7μm程度である。また、第2破断線16は、サファイア基板10の裏面から、第1段を半導体層までの距離を65μm程度として形成し、半導体層から離れる方向に35μm程度の深さで、フェムト秒レーザによって合計3段階で形成した。サファイア基板裏面から第2破断線までの距離(第3段目までの距離)は20μm程度であった。
なお、本発明においては、サファイア基板10の表面に凸部を形成した際に、凸部の配置及び向き(頂点の向き)、さらにオリフラとのそれらの相互関係によって、サファイア基板の分断面の傾斜を判断することができるために、どのように分断面が傾斜するかを、予め試し割りする必要がない。
さらに、オリフラ面に対して略平行方向に形成する第2破断線16は、第1破断溝15の分割予定線に略オーバーラップする位置に形成した。
続いて、第1破断溝15及び第2破断線16に沿って、ウェハをチップ状に分割し、一辺が350μm程度の半導体チップを得た。この際、ウェハは、図3(a)に示すように、サファイア基板の表面に対する法線方向から、−X方向、つまり、サファイア基板10の凸部11底面11aにおける頂点11bが向いている方向とは逆の方向に、α°傾斜して、破線に沿って斜めに分割した。この分割面の角度αは、19°程度であった。
これを反射鏡を備えたリードフレームに実装し、砲弾型のLEDを作製した。
このように、得られた半導体発光素子は、サファイア基板の規則性を、その製造工程において判断し、第1破断溝に対して、適切な方向に第2破断線をシフトさせることができるために、ウェハの分割を容易に制御することができ、ウェハ分割に関する歩留まりを略100%と飛躍的に向上させることができる。また、意図しない分割等を見越したマージン領域を設ける必要がなく、1枚のウェハから得られるチップ数を最大限にして、生産効率の向上を図ることができる。その結果、予め分割面を試し割りによって確認する必要がなく、サファイア基板の全厚み方向及び面内方向への相当の多段のレーザ照射を行うことなく、製造コストの低減を図ることが可能となる。
また、分割の際に、サファイア基板の厚みにかかわらず、ある程度厚い基板においても、分割面の制御が可能であり、チップ強度を確保することが可能となり、その前後の工程におけるハンドリング性を向上させることができる。
実施例14
基板としてA面(11−20)にオリフラのあるC面(0001)を第1主面とするが、実施例1とは異なるサファイア基板を準備し、同様にマスクパターンを形成し、エッチング条件を変更して、硫酸とリン酸との混酸を用いたウェットエッチングによって、サファイア基板10表面をエッチングした。これにより、図2に示したように、サファイア基板10の表面に、凸部21を形成した。この凸部21は、底面21aの形状が変形した略六角錘台形状であり、その底面11aの六角形の鋭角同士を結ぶ一辺の長さが5μm程度、隣接する凸部21の重心G間の距離が7μmであった。また、凸部21側面の傾斜角は120°であった。凸部21の底面11aの六角形の一つの頂点21bは、所定の方向であるX方向を向いている。このX方向は、オリフラに対して平行な方向であった。
なお、エッチング時間を長く設定することにより、六角形状から、鈍角が削れて三角形状に変わることを確認している。
次に、実施例1と同様に半導体層を形成した。
図4(a)に示すように、n型半導体層12の一部として、例えば、SiドープのGaNまでをエッチングした溝状の第1破断溝15を、実施例13と同様に形成した。
その後、実施例13と同様にp型半導体層及びn型半導体層に電極を形成した。
続いて、実施例13と同様にサファイア基板を研磨し、粘着シートに貼り合わせた。
図4(a)及び(b)に示すように、サファイア基板10の裏面側から、上述した方向Xと逆方向である−X方向に、オリフラ面に対して略垂直方向の第1破断溝15の分割予定線から、第1破断溝15と平行に距離βシフトさせた位置であって、かつ、サファイア基板10の内部に、第2破断線16を、実施例13と同様に形成した。
続いて、実施例13と同様にウェハをチップ状に分割し、一辺が350μm程度の半導体チップを得た。この際、ウェハは、図4(a)に示すように、サファイア基板の表面に対する法線方向から、−X方向、つまり、サファイア基板10の凸部21底面21aにおける頂点21bが向いている方向とは逆の方向に、α°傾斜して、破線に沿って斜めに分割した。この分割面の角度αは、7°程度であった。
これを反射鏡を備えたリードフレームに実装し、砲弾型のLEDを作製した。
このように、得られた半導体発光素子は、実施例13の半導体発光素子と同様の効果が得られるとともに、発光効率も実施例13と同様であった。
本発明は、発光ダイオード(LED)、レーザ素子等の半導体発光素子のみならず、半導体発光素子の製造に広範囲に利用することができる。
本発明の半導体発光素子の製造方法における一工程で形成される凸部形状を示す平面図である。 本発明の半導体発光素子の製造方法における一工程で形成される別の凸部形状を示す平面図である。 本発明の半導体発光素子の製造方法における一工程で形成されるさらに別の凸部形状を示す平面図である。 本発明の半導体発光素子の製造方法における一工程で形成されるさらに別の凸部形状を示す平面図である。 本発明の半導体発光素子の製造方法における一工程で形成される第1破断溝及び第2破断線の位置関係を示す概略断面図である 本発明の半導体発光素子の製造方法における一工程で形成される別の第1破断溝及び第2破断線の位置関係を示す概略断面図である 本発明の半導体発光素子の製造方法における一工程で形成されるさらに別の第1破断溝及び第2破断線の位置関係を示す概略断面図である 本発明の半導体発光素子の製造方法における一工程で形成されるさらに別の第1破断溝及び第2破断線の位置関係を示す概略断面図である 本発明の半導体発光素子の製造方法で用いるサファイア基板のオフ角を説明するための図である。
符号の説明
10 サファイア基板 11、21 凸部 11a、21a 底面
11b、21b 頂点 12 n型半導体層 13 発光層
14 p型半導体層 15 第1破断溝 16 第2破断線
17 レーザ光

Claims (24)

  1. a面であるオリフラ面を有するサファイア基板上に窒化ガリウム系化合物半導体を積層したウェハの半導体層側に第1の破断溝を形成し、該第1の破断溝内に設定した分割予定線で分割して半導体発光素子を製造する方法であって、
    前記オリフラ面に平行な方向Xoにオフ角θを有するサファイア基板の第1主面上に半導体層を積層し、
    前記半導体層側に、前記方向Xoに対して略垂直な方向Yに延びる第1破断溝を形成し、
    前記サファイア基板の内部に、前記第1破断溝に平行に、かつオフ角θの傾きに対応して第1破断溝内の前記分割予定線から±Xo方向に所定距離シフトさせて、レーザ光の照射により第2破断線を形成し、
    前記第1破断溝び第2破断線に沿ってウェハを分割する工程を含み、
    前記オリフラ面を手前に配置したサファイア基板の第1主面側からの平面視において、右側へ向かう方向をXo、左側へ向かう方向を−Xoとし、
    第2破断線を、前記サファイア基板がXo方向に−θのオフ角の場合には前記第1破断溝内の分割予定線から−Xo方向に所定距離シフトさせ、前記サファイア基板がXo方向に+θのオフ角の場合には前記第1破断溝内の分割予定線から+Xo方向に所定距離シフトさせて形成することを特徴とする半導体発光素子の製造方法。
  2. サファイア基板上に窒化ガリウム系化合物半導体を積層したウェハの前記窒化ガリウム系化合物半導体側に第1の破断溝を形成し、該第1の破断溝内に設定した分割予定線で分割して半導体発光素子を製造する方法であって、
    前記サファイア基板の第1主面に、エッチングによって底面形状が多角形の凸部を形成し、
    前記サファイア基板の第1主面に半導体層を積層し、
    前記サファイア基板の第1主面側からの平面視において、前記凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対して略垂直な方向Yに延びる第1破断溝を、前記半導体層側に形成し、
    前記サファイア基板の内部に、前記第1破断溝に平行に、かつ該第1破断溝内の分割予定線から−X方向に所定距離シフトさせて、レーザ光の照射により第2破断線を形成し、
    前記第1破断溝び第2破断線に沿ってウェハを分割する工程を含むことを特徴とする半導体発光素子の製造方法。
  3. サファイア基板がオリフラ面を有し、第1主面及び/又は第2主面は、該オリフラ面に平行な方向Xoにオフ角θを有する請求項に記載の半導体発光素子の製造方法。
  4. 凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xを、サファイア基板のオリフラ面に対してほぼ平行とする請求項2又は3に記載の方法。
  5. エッチングがウェットエッチングである請求項2〜4のいずれか1つに記載の半導体発光素子の製造方法。
  6. レーザ光が、サファイア基板に対して透過する光である請求項1〜のいずれか1つに記載の方法。
  7. 半導体層を、サファイア基板側から、第1導電型層、発光層及び第2導電型層の順で積層して形成し、第1破断溝を第1導電型層が露出するように形成する請求項1〜のいずれか1つに記載の方法。
  8. 第1破断溝を、サファイア基板が露出するように形成する請求項1〜のいずれか1つに記載の方法。
  9. 第2破断線を形成する際のサファイア基板の厚みを、50〜400μmとする請求項1〜のいずれか1つに記載の方法。
  10. 第2破断線を、サファイア基板の厚みの4分の1以上の深さで形成する請求項1〜のいずれか1つに記載の方法。
  11. 第2破断線を、サファイア基板の厚み方向に多段でレーザ光を照射して形成する請求項1〜10のいずれか1つに記載の方法。
  12. 第1破断溝から第2破断線に至る分割面がサファイア基板の第1主面に対する法線方向から8°±5°傾斜するように、第1破断溝から第2破断線をシフトさせて形成する請求項1〜11のいずれか1つに記載の方法。
  13. 前記サファイア基板の第1主面側からの平面視において、第1破断溝の分割予定線から第2破断線を2〜12μmシフトさせて形成する請求項1〜12のいずれか1つに記載の方法。
  14. 第2破断線を、サファイア基板の第2主面側から形成する請求項1〜13のいずれか1つに記載の半導体発光素子の製造方法。
  15. サファイア基板と、
    該基板の第1主面に積層された窒化ガリウム系化合物半導体層とを備える略四角形状の半導体発光素子であって、
    該半導体発光素子の対向する1組の側面は、前記サファイア基板の第1主面に対して略垂直であり、
    他の1組の側面は、前記サファイア基板の第1主面側に、該第1主面に対して傾斜した面と、前記サファイア基板の第2主面側に、該第2主面に対して略垂直な面とを有することを特徴とする半導体発光素子。
  16. 前記他の1組の側面は、傾斜した面及び略垂直な面のいずれにおいても互いに平行である請求項15の半導体発光素子。
  17. サファイア基板と、
    該基板の第1主面に積層された窒化ガリウム系化合物半導体層を有する略四角形状の半導体発光素子であって、
    前記サファイア基板の第1主面に、底面形状が多角形の凸部を有し、かつ、
    前記サファイア基板の第1主面側からの平面視において、前記凸部底面の多角形の重心から1つの鋭角状の頂点に向う方向Xに対して略垂直な方向Yに延びる、前記半導体発光素子の対向する1組の側面は、前記サファイア基板の第1主面側に、該第1主面に対して傾斜した面と、前記サファイア基板の第2主面側に、該第2主面に対して略垂直な面とを有し、
    他の1組の側面は、前記サファイア基板の第1主面に対して略垂直であることを特徴とする半導体発光素子。
  18. 傾斜した面が、サファイア基板の第1主面に対する法線方向から8°±5°傾斜してなる請求項15〜17のいずれか1つに記載の半導体発光素子。
  19. サファイア基板が、X方向にオフ角θを有する請求項17又は18に記載の半導体発光素子。
  20. 凸部が、サファイア基板の第1主面に対して、傾斜した側面を有する請求項17〜19のいずれか1つに記載の半導体発光素子。
  21. 凸部が、サファイア基板の第1主面に対して、2段階の傾斜した側面を有する請求項20に記載の半導体発光素子。
  22. 凸部は、底面において、X方向に前記鋭角状の頂点を有し、
    Xと反対の方向である−X方向に、前記多角形を構成する隣り合う二辺がなす鈍角状の頂点又は前記多角形を構成する湾曲状の隣り合う二辺がなす頂点を有する請求項17〜21のいずれか1つに記載の半導体発光素子。
  23. サファイア基板の第1主面側の傾斜した面が、第2主面側の垂直な面よりも平滑な面である請求項15〜22のいずれか1つに記載の半導体発光素子。
  24. サファイア基板の第2主面側の垂直な面が、サファイア基板の厚みの4分の1以上で形成されてなる請求項15〜23のいずれか1つに記載の半導体発光素子。
JP2009526412A 2007-08-03 2008-07-31 半導体発光素子及びその製造方法 Active JP5267462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009526412A JP5267462B2 (ja) 2007-08-03 2008-07-31 半導体発光素子及びその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007203353 2007-08-03
JP2007203353 2007-08-03
JP2007203359 2007-08-03
JP2007203359 2007-08-03
JP2009526412A JP5267462B2 (ja) 2007-08-03 2008-07-31 半導体発光素子及びその製造方法
PCT/JP2008/063735 WO2009020033A1 (ja) 2007-08-03 2008-07-31 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009020033A1 JPWO2009020033A1 (ja) 2010-11-04
JP5267462B2 true JP5267462B2 (ja) 2013-08-21

Family

ID=40341267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526412A Active JP5267462B2 (ja) 2007-08-03 2008-07-31 半導体発光素子及びその製造方法

Country Status (7)

Country Link
US (1) US8236591B2 (ja)
EP (3) EP3065186B1 (ja)
JP (1) JP5267462B2 (ja)
KR (1) KR101509834B1 (ja)
CN (1) CN101772846B (ja)
TW (1) TWI455349B (ja)
WO (1) WO2009020033A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583674B2 (en) 2014-06-18 2017-02-28 Nichia Corporation Method for producing semiconductor light emitting element

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
CN102714152B (zh) * 2010-01-19 2015-04-01 夏普株式会社 功能元件及其制造方法
KR101139333B1 (ko) * 2010-06-25 2012-04-26 (주)큐엠씨 발광소자의 제조장치 및 그 제조방법
CN103069586B (zh) * 2010-08-06 2016-03-30 日亚化学工业株式会社 发光元件的制造方法
TWI540756B (zh) 2010-08-06 2016-07-01 Nichia Corp 藍寶石基板及半導體發光元件
JP5569867B2 (ja) * 2010-09-02 2014-08-13 三菱化学株式会社 半導体チップの製造方法
WO2012029735A1 (ja) * 2010-09-02 2012-03-08 三菱化学株式会社 半導体チップの製造方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP5480169B2 (ja) 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
TWI430475B (zh) * 2011-08-03 2014-03-11 Lextar Electronics Corp 發光二極體的製造方法
JP5747741B2 (ja) * 2011-08-30 2015-07-15 豊田合成株式会社 半導体発光チップの製造方法
JP5747743B2 (ja) * 2011-08-31 2015-07-15 日亜化学工業株式会社 発光素子の製造方法
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
CN103199165A (zh) * 2012-01-05 2013-07-10 昆山中辰矽晶有限公司 发光二极管基板及其加工方法与发光二级管
KR20140006484A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 반도체 발광소자의 제조방법
JP2014041927A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041924A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014041926A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP6127526B2 (ja) * 2012-10-29 2017-05-17 三星ダイヤモンド工業株式会社 レーザー加工装置、および、パターン付き基板の加工条件設定方法
JP6062315B2 (ja) * 2013-04-24 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9640714B2 (en) * 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
JP6241174B2 (ja) * 2013-09-25 2017-12-06 三星ダイヤモンド工業株式会社 レーザー加工装置、および、パターン付き基板の加工条件設定方法
JP6183189B2 (ja) 2013-12-02 2017-08-23 日亜化学工業株式会社 発光素子の製造方法
JP2015130470A (ja) * 2013-12-05 2015-07-16 豊田合成株式会社 Iii族窒化物半導体発光素子およびその製造方法
JP6248786B2 (ja) 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6432343B2 (ja) * 2014-12-26 2018-12-05 日亜化学工業株式会社 発光装置の製造方法
US9773946B2 (en) 2015-02-18 2017-09-26 Nichia Corporation Light-emitting element comprising a partitioned sapphire substrate
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177139A (ja) * 1997-12-16 1999-07-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2001284293A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005109432A (ja) * 2003-09-09 2005-04-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032367A (ja) * 1996-07-15 1998-02-03 Fujitsu Ltd 半導体レーザ及びその製造方法
JP2861991B2 (ja) * 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
EP2216128B1 (en) * 2002-03-12 2016-01-27 Hamamatsu Photonics K.K. Method of cutting object to be processed
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP4594707B2 (ja) 2003-12-05 2010-12-08 昭和電工株式会社 半導体チップ製造方法
US20070205490A1 (en) * 2003-12-05 2007-09-06 Showa Denko K.K. Method for Production of Semiconductor Chip, and Semiconductor Chip
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP5179068B2 (ja) * 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177139A (ja) * 1997-12-16 1999-07-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2001284293A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005109432A (ja) * 2003-09-09 2005-04-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583674B2 (en) 2014-06-18 2017-02-28 Nichia Corporation Method for producing semiconductor light emitting element
US10340413B2 (en) 2014-06-18 2019-07-02 Nichia Corporation Semiconductor light emitting element

Also Published As

Publication number Publication date
EP3065186A2 (en) 2016-09-07
US8236591B2 (en) 2012-08-07
EP3267495A1 (en) 2018-01-10
EP2178129B1 (en) 2017-11-29
CN101772846A (zh) 2010-07-07
CN101772846B (zh) 2012-03-21
US20100187542A1 (en) 2010-07-29
TWI455349B (zh) 2014-10-01
EP3065186A3 (en) 2016-11-23
EP2178129A1 (en) 2010-04-21
EP2178129A4 (en) 2012-08-29
KR101509834B1 (ko) 2015-04-14
EP3267495B1 (en) 2019-10-23
WO2009020033A1 (ja) 2009-02-12
KR20100065312A (ko) 2010-06-16
EP3065186B1 (en) 2020-01-01
JPWO2009020033A1 (ja) 2010-11-04
TW200913330A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP5267462B2 (ja) 半導体発光素子及びその製造方法
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP3904585B2 (ja) 半導体素子の製造方法
TWI327340B (en) Production method for semiconductor device
JP6047989B2 (ja) 半導体発光素子及びその製造方法
JP4540514B2 (ja) 化合物半導体発光素子およびその製造方法
JP5747743B2 (ja) 発光素子の製造方法
TWI753997B (zh) 發光元件之製造方法
JP2006086516A (ja) 半導体発光素子の製造方法
KR101454821B1 (ko) 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
TWI532089B (zh) Manufacturing method of light emitting element
JP2013051260A (ja) 半導体発光チップの製造方法および半導体発光チップ
US20150021622A1 (en) Light-emitting element and method for manufacturing same
KR20130094602A (ko) 반도체 소자의 벽개면 형성 방법
JP2006203251A (ja) 半導体素子の製造方法
JP5920186B2 (ja) 半導体発光素子の製造方法および半導体発光素子
US8791469B2 (en) Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections
KR20130094603A (ko) 반도체 소자의 벽개면 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Ref document number: 5267462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250