JP5920186B2 - 半導体発光素子の製造方法および半導体発光素子 - Google Patents
半導体発光素子の製造方法および半導体発光素子 Download PDFInfo
- Publication number
- JP5920186B2 JP5920186B2 JP2012254089A JP2012254089A JP5920186B2 JP 5920186 B2 JP5920186 B2 JP 5920186B2 JP 2012254089 A JP2012254089 A JP 2012254089A JP 2012254089 A JP2012254089 A JP 2012254089A JP 5920186 B2 JP5920186 B2 JP 5920186B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- substrate
- layer
- lower semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Weting (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光素子の製造方法および半導体発光素子に関する。
基板状に、通電により発光する発光層を含むＩＩＩ族窒化物半導体層が積層された半導体発光素子が知られている。
このような半導体発光素子において、ＩＩＩ族窒化物半導体層の断面形状が基板側に向けて狭くなるように、ＩＩＩ族窒化物半導体層の側面を基板上面の法線に対して外側に傾斜させることで、半導体発光素子における光の取り出し効率を向上させる技術が存在する（特許文献１参照）。
このような半導体発光素子において、ＩＩＩ族窒化物半導体層の断面形状が基板側に向けて狭くなるように、ＩＩＩ族窒化物半導体層の側面を基板上面の法線に対して外側に傾斜させることで、半導体発光素子における光の取り出し効率を向上させる技術が存在する（特許文献１参照）。
ところで、半導体発光素子において半導体層の側面を基板上面の法線に対して外側に傾斜させた場合には、半導体層の端部において割れが発生しやすくなる懸念がある。
本発明は、半導体層の割れを抑制した半導体発光素子を提供することを目的とする。
本発明は、半導体層の割れを抑制した半導体発光素子を提供することを目的とする。
本発明の半導体発光素子の製造方法は、基板上に、通電により発光する発光層を含みＩＩＩ族窒化物により構成される半導体層が積層された半導体積層基板に対して、ＳｉＯ ２ もしくは金属薄膜から構成され当該半導体層上の一部の領域に積層されて当該一部の領域を被覆する被覆部を形成する被覆部形成工程と、前記被覆部が形成された前記半導体積層基板に対して、前記半導体層を当該被覆部が形成された側から前記基板に到達するように局所的に除去することで、当該被覆部にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、前記被覆部および前記分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程とを含む。
また、本発明の半導体発光素子の製造方法は、前記被覆部形成工程では、ＳｉＯ ２ から構成される前記被覆部を形成するとともに、ＳｉＯ ２ から構成され且つ前記半導体層上の当該被覆部とは異なる領域を被覆する他の被覆部を形成し、前記分割溝形成工程では、前記被覆部で交差し且つ前記他の被覆部を通過しない前記複数の分割溝を形成することを特徴とすることができる。
さらに、本発明の半導体発光素子の製造方法は、前記被覆部形成工程の前に、前記半導体積層基板に対して、前記基板とは反対側から前記半導体層の一部を局所的に除去し、当該半導体層が当該基板側に向かって凹むとともに互いに交差する複数の溝部を形成することで、当該半導体層における当該基板とは反対側を複数の領域に分離する半導体除去工程を更に含み、前記被覆部形成工程では、前記複数の溝部が交差する交差部に前記被覆部を形成し、前記分割溝形成工程では、前記複数の溝部に沿うとともに前記交差部にて交差する前記複数の分割溝を形成することを特徴とすることができる。
また、本発明の半導体発光素子の製造方法は、前記被覆部形成工程では、ＳｉＯ ２ から構成される前記被覆部を形成するとともに、ＳｉＯ ２ から構成され且つ前記半導体層上の当該被覆部とは異なる領域を被覆する他の被覆部を形成し、前記分割溝形成工程では、前記被覆部で交差し且つ前記他の被覆部を通過しない前記複数の分割溝を形成することを特徴とすることができる。
さらに、本発明の半導体発光素子の製造方法は、前記被覆部形成工程の前に、前記半導体積層基板に対して、前記基板とは反対側から前記半導体層の一部を局所的に除去し、当該半導体層が当該基板側に向かって凹むとともに互いに交差する複数の溝部を形成することで、当該半導体層における当該基板とは反対側を複数の領域に分離する半導体除去工程を更に含み、前記被覆部形成工程では、前記複数の溝部が交差する交差部に前記被覆部を形成し、前記分割溝形成工程では、前記複数の溝部に沿うとともに前記交差部にて交差する前記複数の分割溝を形成することを特徴とすることができる。
また、本発明の半導体発光素子の製造方法を他の観点で捉えると、本発明の半導体発光素子の製造方法は、基板上に、通電により発光する発光層を含みＩＩＩ族窒化物により構成される半導体層が積層された半導体積層基板に対して、当該半導体層の一部の領域をＳｉＯ ２ もしくは金属薄膜により被覆し、または当該半導体層の一部の領域に酸化処理もしくは還元処理を施すことで、当該半導体層の一部の領域を変質させた変質領域を形成する変質領域形成工程と、前記変質領域が形成された前記半導体積層基板に対して、前記半導体層を当該変質領域が形成された側から前記基板に到達するまで局所的に除去することで、当該変質領域にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、前記変質領域および前記複数の分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程とを含む。
さらに、本発明を半導体発光素子として捉えると、本発明の半導体発光素子は、通電により発光する発光層を含む半導体層を備える半導体発光素子であって、前記半導体層は、半導体底面と、当該半導体底面の第１の周縁から当該半導体層の上方に立ち上がる半導体側面と、当該半導体側面の上方における第２の周縁から当該半導体層の内方に向かって延びることで上方を向く半導体上面とを有し、前記第２の周縁は、直線状に延びる複数の直線部と、隣接する当該直線部同士を接続する複数の接続部とを有するとともに、それぞれの接続部は、前記半導体上面と垂直な方向から見た場合に、当該接続部により接続される２つの直線部の延長線同士の交点よりも内側に位置し、前記半導体側面は、前記第１の周縁から前記第２の周縁における前記直線部へ向けて立ち上がる直線部側面と、当該第１の周縁から当該第２の周縁における前記接続部へ向けて立ち上がる接続側面とを有し、前記接続側面は、前記第１の周縁から前記半導体層の上方且つ外方に傾斜する外方傾斜面と、当該外方傾斜面の上端から前記第２の周縁における前記接続部に向けて、当該半導体層の上方且つ内方に傾斜する内方傾斜面とを有することを特徴とする。
本発明によれば、半導体層の割れを抑制した半導体発光素子を提供することができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明において参照する図面における各部の大きさや厚さ等は、実際の半導体発光素子等の寸法とは異なっている場合がある。
（半導体発光素子の構造）
図１は、本実施の形態が適用される半導体発光素子１の斜視図の一例であり、図２は、図１に示した半導体発光素子１の上面図の一例である。
図１および図２に示すように、本実施の形態の半導体発光素子１は、基板１００と、基板１００上に積層された半導体層の一例としての積層半導体層２００と、積層半導体層２００上に形成されたｐ電極３００およびｎ電極４００とを有している。
図１は、本実施の形態が適用される半導体発光素子１の斜視図の一例であり、図２は、図１に示した半導体発光素子１の上面図の一例である。
図１および図２に示すように、本実施の形態の半導体発光素子１は、基板１００と、基板１００上に積層された半導体層の一例としての積層半導体層２００と、積層半導体層２００上に形成されたｐ電極３００およびｎ電極４００とを有している。
また、本実施の形態の積層半導体層２００は、基板１００上に積層される下側半導体層２１０と、下側半導体層２１０上に積層される上側半導体層２５０とを有している。なお、この例では、ｐ電極３００は、上側半導体層２５０上（後述する上側半導体上面２５３）に形成されており、ｎ電極４００は、下側半導体層２１０上（後述する半導体露出面２１３ａ）に形成されている。
また、図１に示すように、本実施の形態の半導体発光素子１は、略直方体状の形状を有している。そして、図２に示すように、この半導体発光素子１は、ｐ電極３００およびｎ電極４００が形成される側から見た場合に、長辺側と短辺側とを有する略長方形状の形状を有している。
本実施の形態においては、半導体発光素子１をｐ電極３００およびｎ電極４００が形成される側からみた場合に、長辺側に沿う方向を第１方向ｘとし、短辺側に沿う方向を第２方向ｙとする。また、第１方向ｘと第２方向ｙとに垂直、且つ、半導体発光素子１において基板１００側から積層半導体層２００側へ向かう方向を第３方向ｚとする。
本実施の形態においては、半導体発光素子１をｐ電極３００およびｎ電極４００が形成される側からみた場合に、長辺側に沿う方向を第１方向ｘとし、短辺側に沿う方向を第２方向ｙとする。また、第１方向ｘと第２方向ｙとに垂直、且つ、半導体発光素子１において基板１００側から積層半導体層２００側へ向かう方向を第３方向ｚとする。
さらに、図１に示すように、本実施の形態の基板１００は、略直方体の形状を有している。そして、図２に示すように、基板１００は、積層半導体層２００が積層される側から第３方向ｚに沿って見た場合に、第１方向ｘに沿う長辺側と第２方向ｙに沿う短辺側とを有する略長方形の形状を有している。したがって、基板１００は、４つの基板側面と、積層半導体層２００が積層される基板上面１１３と、４つの基板側面を介して基板上面１１３と対向する基板底面１１４（後述する図３参照）とを有している。そして、基板上面１１３および基板底面１１４は、それぞれ、第１方向ｘに沿う２つの長辺および第２方向ｙに沿う２つの短辺を有する長方形の形状を備えている。
また、本実施の形態においては、４つの基板側面のうち、第１方向ｘに沿う２つの長辺側の基板側面を、それぞれ第１基板側面１１１と称し、第２方向ｙに沿う２つの短辺側の基板側面を、それぞれ第２基板側面１１２と称する。
また、本実施の形態においては、４つの基板側面のうち、第１方向ｘに沿う２つの長辺側の基板側面を、それぞれ第１基板側面１１１と称し、第２方向ｙに沿う２つの短辺側の基板側面を、それぞれ第２基板側面１１２と称する。
この例では、基板１００として、Ｃ面を基板上面１１３としたサファイア単結晶を用いている。なお、基板上面１１３の面方位としては、品質の良い積層半導体層２００を得やすいサファイア単結晶のＣ面を用いることが望ましい。そして、基板上面１１３としては、サファイア単結晶のＣ面に対して微小なオフ角が付与してある面を用いることが、更に望ましい。オフ角を付与する場合は、オフ角として１°以下が適用される。本実施の形態においては、このようなオフ角が付与された場合を含めて、単に、基板上面１１３はＣ面であると呼ぶ。さらに、基板１００として用いるサファイア単結晶は、微量の不純物が含まれたものであってもよい。
また、基板１００としては、サファイア単結晶以外のものを用いてもよい。例えば、ＧａＮ、ＳｉＣ、シリコン等からなる基板１００を用いることができる。
また、基板１００としては、サファイア単結晶以外のものを用いてもよい。例えば、ＧａＮ、ＳｉＣ、シリコン等からなる基板１００を用いることができる。
本実施の形態の下側半導体層２１０は、図１および図２に示すように、略直方体の形状を有している。したがって、下側半導体層２１０は、上側半導体層２５０が積層される半導体上面の一例としての下側半導体上面２１３と、下側半導体上面２１３と対向するとともに基板上面１１３と接する半導体底面の一例としての下側半導体底面２１４（後述する図４参照）と、下側半導体上面２１３の周縁（後述する上面周縁２３０）と下側半導体底面２１４の周縁（後述する底面周縁２４０）とを取り囲むように設けられる半導体側面の一例としての下側半導体側面（不図示）とを有している。
本実施の形態においては、基板１００における基板上面１１３の面積よりも、下側半導体層２１０における下側半導体底面２１４の面積の方が小さく形成されている。また、基板上面１１３の面積よりも、下側半導体層２１０における下側半導体上面２１３の面積の方が小さく形成されている。したがって、基板１００の基板上面１１３における周縁が外部に露出しており、図２に示すように、半導体発光素子１をｐ電極３００およびｎ電極４００が形成される側から見た場合に、外部に露出する基板上面１１３における周縁を視認することができる。
さらに、この例においては、下側半導体上面２１３の面積よりも、下側半導体底面２１４の面積の方が小さく形成されている。
本実施の形態においては、基板１００における基板上面１１３の面積よりも、下側半導体層２１０における下側半導体底面２１４の面積の方が小さく形成されている。また、基板上面１１３の面積よりも、下側半導体層２１０における下側半導体上面２１３の面積の方が小さく形成されている。したがって、基板１００の基板上面１１３における周縁が外部に露出しており、図２に示すように、半導体発光素子１をｐ電極３００およびｎ電極４００が形成される側から見た場合に、外部に露出する基板上面１１３における周縁を視認することができる。
さらに、この例においては、下側半導体上面２１３の面積よりも、下側半導体底面２１４の面積の方が小さく形成されている。
また、図１および図２に示すように、本実施の形態の下側半導体上面２１３には、上側半導体層２５０の一部を切り欠くことによって露出した半導体露出面２１３ａが形成されている。そして、ｎ電極４００は、上述したように、半導体露出面２１３ａ上に設けられている。
図２に示すように、本実施の形態の下側半導体上面２１３は、四隅が円弧形状となった長方形に近似した形状（所謂、角丸長方形）を有している。すなわち、下側半導体上面２１３の上面周縁２３０は、第１方向ｘに沿う直線状の第１直線部２３１と、第２方向ｙに沿う直線状の第２直線部２３２と、第１直線部２３１と第２直線部２３２とを接続する円弧形状の接続部２３３とを有している。本実施の形態では、第１直線部２３１および第２直線部２３２はそれぞれ２つ設けられ、接続部２３３は４つ設けられている。
ここで、上面周縁２３０は、第２の周縁の一例であり、本実施の形態では、第１直線部２３１と第２直線部２３２とが直線部に対応している。
ここで、上面周縁２３０は、第２の周縁の一例であり、本実施の形態では、第１直線部２３１と第２直線部２３２とが直線部に対応している。
また、下側半導体層２１０の下側半導体側面は、図１に示すように、下側半導体上面２１３の第１直線部２３１から基板上面１１３に向けて延びる２つの第１下側半導体側面２１１と、下側半導体上面２１３の第２直線部２３２から基板上面１１３に向けて延びる２つの第２下側半導体側面２１２とを備えている。さらに、下側半導体層２１０の下側半導体側面は、下側半導体上面２１３の接続部２３３から基板上面１１３に向けて延び、隣接する第１下側半導体側面２１１と第２下側半導体側面２１２とを接続する４つの接続側面２３５を備えている。なお、本実施の形態では、第１下側半導体側面２１１と第２下側半導体側面２１２とが直線部側面に対応する。
さらに、本実施の形態の下側半導体底面２１４における底面周縁２４０は、第１の周縁の一例であり、図２に示すように、長方形形状を有している。
なお、下側半導体層２１０の詳細な構造については後段にて説明する。
さらに、本実施の形態の下側半導体底面２１４における底面周縁２４０は、第１の周縁の一例であり、図２に示すように、長方形形状を有している。
なお、下側半導体層２１０の詳細な構造については後段にて説明する。
さらに、図１、図２に示すように、本実施の形態の上側半導体層２５０は、略直方体の形状を有している。したがって、上側半導体層２５０は、４つの上側半導体側面（不図示）と、ｐ電極３００が積層される上側半導体上面２５３と、４つの上側半導体側面を介して上側半導体上面２５３と対向し、下側半導体層２１０における下側半導体上面２１３と接する上側半導体底面（図示せず）とを有している。本実施の形態においては、上側半導体層２５０における４つの上側半導体側面のうち、第１方向ｘに沿う２つの上側半導体側面を、それぞれ第１上側半導体側面２５１と称し、第２方向ｙに沿う２つの上側半導体側面を、それぞれ第２上側半導体側面２５２と称す。なお、２つの第２上側半導体側面２５２のうち一方の第２上側半導体側面２５２は、下側半導体上面２１３の半導体露出面２１３ａに沿って湾曲した部分を有している。
本実施の形態においては、２つの第１上側半導体側面２５１および２つの第２上側半導体側面２５２は、それぞれ、下側半導体層２１０における下側半導体上面２１３に対して略垂直に設けられている。
本実施の形態においては、２つの第１上側半導体側面２５１および２つの第２上側半導体側面２５２は、それぞれ、下側半導体層２１０における下側半導体上面２１３に対して略垂直に設けられている。
ここで、本実施の形態においては、下側半導体層２１０における下側半導体上面２１３の面積よりも、上側半導体層２５０における上側半導体底面の面積の方が小さく形成されている。したがって、下側半導体層２１０の下側半導体上面２５３における一部の領域が外部に露出している。
また、図１および図２においては図示は省略するが、本実施の形態の上側半導体層２５０は、例えばＳｉＯ２等から構成される保護膜５１（後述する図１０等参照）により覆われている。具体的には、上側半導体層２５０の上側半導体上面２５３、第１上側半導体側面２５１および第２上側半導体側面２５２上には、保護膜５１が積層されている。
また、図１および図２においては図示は省略するが、本実施の形態の上側半導体層２５０は、例えばＳｉＯ２等から構成される保護膜５１（後述する図１０等参照）により覆われている。具体的には、上側半導体層２５０の上側半導体上面２５３、第１上側半導体側面２５１および第２上側半導体側面２５２上には、保護膜５１が積層されている。
続いて、本実施の形態の半導体発光素子１における基板１００および積層半導体層２００の積層構造について説明する。
図３は、本実施の形態が適用される基板１００および積層半導体層２００の縦断面図の一例である。なお、本実施の形態においては、基板１００の基板上面１１３と垂直な方向（第３方向ｚ）に沿った断面を縦断面と呼ぶことがある。
図３は、本実施の形態が適用される基板１００および積層半導体層２００の縦断面図の一例である。なお、本実施の形態においては、基板１００の基板上面１１３と垂直な方向（第３方向ｚ）に沿った断面を縦断面と呼ぶことがある。
図３に示すように、本実施の形態の基板１００は、平坦な基板上面１１３上に、積層半導体層２００側へ突出する複数の凸部１１３ａが形成されている。それぞれの凸部１１３ａの幅は０．０５μｍ〜５μｍであることが好ましく、それぞれの凸部１１３ａの高さは０．０５μｍ〜５μｍの範囲であることが好ましい。
なお、基板１００の基板上面１１３上には、必ずしも凸部１１３ａを設ける必要はないが、基板１００上に積層される積層半導体層２００の結晶性および半導体発光素子１における発光効率を向上させる観点からは、基板上面１１３上に複数の凸部１１３ａを設けることが好ましい。
なお、基板１００の基板上面１１３上には、必ずしも凸部１１３ａを設ける必要はないが、基板１００上に積層される積層半導体層２００の結晶性および半導体発光素子１における発光効率を向上させる観点からは、基板上面１１３上に複数の凸部１１３ａを設けることが好ましい。
また、図３に示すように、本実施の形態の積層半導体層２００は、基板１００の基板上面１１３上と、基板上面１１３上に形成される凸部１１３ａ上とに積層される。
そして、本実施の形態の積層半導体層２００は、基板１００上に積層される中間層２０１と、中間層２０１上に積層される下地層２０２と、下地層２０２上に積層されるｎ型半導体層２０３と、ｎ型半導体層２０３上に積層される発光層２０４と、発光層２０４上に積層されるｐ型半導体層２０５と、ｐ型半導体層２０５上に積層される透明導電層２０６とを備えている。
そして、本実施の形態の積層半導体層２００は、基板１００上に積層される中間層２０１と、中間層２０１上に積層される下地層２０２と、下地層２０２上に積層されるｎ型半導体層２０３と、ｎ型半導体層２０３上に積層される発光層２０４と、発光層２０４上に積層されるｐ型半導体層２０５と、ｐ型半導体層２０５上に積層される透明導電層２０６とを備えている。
ｎ型半導体層２０３は、下地層２０２上に積層されるｎコンタクト層２０３ａと、ｎコンタクト層２０３ａ上に積層されるｎクラッド層２０３ｂとから構成される。なお、ｎコンタクト層２０３ａはｎクラッド層２０３ｂを兼ねることも可能である。
また、ｐ型半導体層２０５は、発光層２０４上に積層されるｐクラッド層２０５ａと、ｐクラッド層２０５ａ上に積層されるｐコンタクト層２０５ｂとから構成される。なお、ｐコンタクト層２０５ｂは、ｐクラッド層２０５ａを兼ねることも可能である。
また、ｐ型半導体層２０５は、発光層２０４上に積層されるｐクラッド層２０５ａと、ｐクラッド層２０５ａ上に積層されるｐコンタクト層２０５ｂとから構成される。なお、ｐコンタクト層２０５ｂは、ｐクラッド層２０５ａを兼ねることも可能である。
なお、本実施の形態においては、下側半導体層２１０は、中間層２０１、下地層２０２およびｎコンタクト層２０３ａにおける下地層２０２側の一部により構成されている。さらに、上側半導体層２５０は、ｎコンタクト層２０３ａにおけるｎクラッド層２０３ｂ側の一部、ｎクラッド層２０３ｂ、発光層２０４、ｐクラッド層２０５ａ、ｐコンタクト層２０５ｂおよび透明導電層２０６により構成されている。
続いて、積層半導体層２００を構成する各層について、それぞれ説明する。
なお、以下の説明では、ＡｌＧａＮ、ＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜中間層＞
中間層２０１は、基板１００と下地層２０２との格子定数の違いを緩和するために設ける。中間層２０１は、特にＣ面を主面とするサファイア単結晶で基板１００を構成した場合には、基板１００のＣ面（（０００１）面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層２０１を形成することで、その上に積層する下地層２０２の結晶性を向上させることができる。
なお、以下の説明では、ＡｌＧａＮ、ＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜中間層＞
中間層２０１は、基板１００と下地層２０２との格子定数の違いを緩和するために設ける。中間層２０１は、特にＣ面を主面とするサファイア単結晶で基板１００を構成した場合には、基板１００のＣ面（（０００１）面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層２０１を形成することで、その上に積層する下地層２０２の結晶性を向上させることができる。
本実施の形態の中間層２０１は、ＡｌＮで形成されている。なお、中間層２０１としては、ＡｌＮ以外の、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）、単結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなるものを用いても良い。
中間層２０１の厚さは、０．０１μｍ〜０．５μｍの範囲が好ましい。中間層２０１の厚みが０．０１μｍ未満であると、中間層２０１により基板１００と下地層２０２との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層２０１の厚みが０．５μｍを超えると、中間層２０１としての機能には変化が無いのにも関わらず、中間層２０１の成膜処理時間が長くなり、生産性が低下するおそれがある。
中間層２０１の厚さは、０．０１μｍ〜０．５μｍの範囲が好ましい。中間層２０１の厚みが０．０１μｍ未満であると、中間層２０１により基板１００と下地層２０２との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層２０１の厚みが０．５μｍを超えると、中間層２０１としての機能には変化が無いのにも関わらず、中間層２０１の成膜処理時間が長くなり、生産性が低下するおそれがある。
＜下地層＞
下地層２０２としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができる。
下地層２０２の厚さは、０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。下地層２０２の厚さを１μｍ以上にすることにより、結晶性の良好な下地層２０２を得やすくなる。
また、下地層２０２の結晶性を良くするためには、下地層２０２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、アクセプター不純物あるいはドナー不純物を添加することができる。
下地層２０２としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができる。
下地層２０２の厚さは、０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。下地層２０２の厚さを１μｍ以上にすることにより、結晶性の良好な下地層２０２を得やすくなる。
また、下地層２０２の結晶性を良くするためには、下地層２０２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、アクセプター不純物あるいはドナー不純物を添加することができる。
ここで、中間層２０１および下地層２０２の好適な例として、中間層２０１にＡｌＧａＮを含む材質を用い、下地層２０２にＧａＮ、ＩｎＧａＮを含む材質を用いることができる。また、中間層２０１または下地層２０２にドーパントを加えてもよい。この場合、中間層２０１と下地層２０２とで、添加するドーパントの種類やドーピング量を変えることが望ましい。
＜ｎコンタクト層＞
ｎコンタクト層２０３ａは、ｎ電極４００を設けるための層である。
ｎコンタクト層２０３ａは、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層２０３ａにはｎ型不純物がドープされていることが好ましい。ｎ型不純物を１×１０17／ｃｍ3〜１×１０20／ｃｍ3、好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3の濃度で含有すると、ｎ電極４００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層２０３ａは、ｎ電極４００を設けるための層である。
ｎコンタクト層２０３ａは、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層２０３ａにはｎ型不純物がドープされていることが好ましい。ｎ型不純物を１×１０17／ｃｍ3〜１×１０20／ｃｍ3、好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3の濃度で含有すると、ｎ電極４００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層２０３ａの厚さは、０．５μｍ〜５μｍとされることが好ましく、１μｍ〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層２０３ａの厚さが上記範囲にあると、発光層２０４等の結晶性が良好に維持される。また、ｎコンタクト層２０３ａの厚さがこの範囲にあると、電気抵抗が低くなり、動作電圧（ＶＦ）の低減に効果がある。なお、ｎコンタクト層２０３ａの厚さが厚すぎる場合には、生産性の低下につながる。
＜ｎクラッド層＞
ｎクラッド層２０３ｂは、発光層２０４へのキャリアの注入とキャリアの閉じ込めとを行う層である。
ｎクラッド層２０３ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層２０３ｂをＧａＩｎＮで形成する場合には、発光層２０４のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎクラッド層２０３ｂは、発光層２０４へのキャリアの注入とキャリアの閉じ込めとを行う層である。
ｎクラッド層２０３ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層２０３ｂをＧａＩｎＮで形成する場合には、発光層２０４のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎクラッド層２０３ｂのｎ型不純物濃度は１×１０17／ｃｍ3〜１×１０20／ｃｍ3が好ましく、より好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3である。不純物濃度がこの範囲であると、良好な結晶性の維持による発光効率の向上および素子の動作電圧低減の点で好ましい。
ｎクラッド層２０３ｂの厚さは、好ましくは５ｎｍ〜５００ｎｍであり、より好ましくは５０ｎｍ〜２００ｎｍである。
ｎクラッド層２０３ｂの厚さは、好ましくは５ｎｍ〜５００ｎｍであり、より好ましくは５０ｎｍ〜２００ｎｍである。
なお、ｎクラッド層２０３ｂを、超格子構造を含む層とする場合には、１０ｎｍ以下の厚さを有するＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の厚さを有するＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであってもよい。
また、ｎクラッド層２０３ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。
また、ｎクラッド層２０３ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。
＜発光層＞
ｎクラッド層２０３ｂの上に積層される発光層２０４としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、所望の発光波長を得られるように調整したＧａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層２０４を用いる場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもよく、不純物をドープしなくてもよい。
ｎクラッド層２０３ｂの上に積層される発光層２０４としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、所望の発光波長を得られるように調整したＧａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層２０４を用いる場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもよく、不純物をドープしなくてもよい。
＜ｐクラッド層＞
ｐクラッド層２０５ａは、発光層２０４へのキャリアの閉じ込めとキャリアの注入とを行う層である。
ｐクラッド層２０５ａとしては、発光層２０４のバンドギャップエネルギーより大きくなる組成であり、発光層２０４へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることが望ましい。ｐクラッド層２０５ａが、このようなＡｌＧａＮからなると、発光層２０４へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層２０５ａは、発光層２０４へのキャリアの閉じ込めとキャリアの注入とを行う層である。
ｐクラッド層２０５ａとしては、発光層２０４のバンドギャップエネルギーより大きくなる組成であり、発光層２０４へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることが望ましい。ｐクラッド層２０５ａが、このようなＡｌＧａＮからなると、発光層２０４へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層２０５ａのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは１×１０19／ｃｍ3〜１×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層２０５ａは、上述したｎクラッド層２０３ｂと同様に超格子構造としてもよい。この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとが交互に積層された構造または組成が異なるＡｌＧａＮとＧａＮとが交互に積層された構造であることが好ましい。
ｐクラッド層２０５ａの厚さは、特に限定されないが、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
また、ｐクラッド層２０５ａは、上述したｎクラッド層２０３ｂと同様に超格子構造としてもよい。この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとが交互に積層された構造または組成が異なるＡｌＧａＮとＧａＮとが交互に積層された構造であることが好ましい。
ｐクラッド層２０５ａの厚さは、特に限定されないが、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
＜ｐコンタクト層＞
ｐコンタクト層２０５ｂは、透明導電層２０６を介してｐ電極３００を設けるための層である。ｐコンタクト層２０５ｂは、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）から構成されることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐ電極３００との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層２０５ｂのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは５×１０19／ｃｍ3〜５×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、良好なオーミック接触の維持、良好な結晶性の維持が可能となる点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇ等が挙げられる。
ｐコンタクト層２０５ｂの厚さは、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。ｐコンタクト層２０５ｂの厚さが上記範囲にあると、発光出力、動作電圧の点で好ましい。
ｐコンタクト層２０５ｂは、透明導電層２０６を介してｐ電極３００を設けるための層である。ｐコンタクト層２０５ｂは、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）から構成されることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐ電極３００との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層２０５ｂのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは５×１０19／ｃｍ3〜５×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、良好なオーミック接触の維持、良好な結晶性の維持が可能となる点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇ等が挙げられる。
ｐコンタクト層２０５ｂの厚さは、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。ｐコンタクト層２０５ｂの厚さが上記範囲にあると、発光出力、動作電圧の点で好ましい。
＜透明導電層＞
透明導電層２０６は、ｐ型半導体層２０５（ｐコンタクト層２０５ｂ）との接触抵抗が小さいものであることが好ましい。また、本実施の形態の半導体発光素子１では、発光層２０４から出力された光をｐ電極３００が形成された側に取り出すことから、透明導電層２０６は、発光層２０４から出力される光に対する透過性に優れたものであることが好ましい。さらにまた、透明導電層２０６は、ｐ型半導体層２０５の全面に亘って均一に電流を拡散させるために、優れた導電性を有したものであることが好ましい。
透明導電層２０６は、ｐ型半導体層２０５（ｐコンタクト層２０５ｂ）との接触抵抗が小さいものであることが好ましい。また、本実施の形態の半導体発光素子１では、発光層２０４から出力された光をｐ電極３００が形成された側に取り出すことから、透明導電層２０６は、発光層２０４から出力される光に対する透過性に優れたものであることが好ましい。さらにまた、透明導電層２０６は、ｐ型半導体層２０５の全面に亘って均一に電流を拡散させるために、優れた導電性を有したものであることが好ましい。
以上のことから、透明導電層２０６を構成する材料としては、例えば、少なくともＩｎを含む導電性の酸化物からなる透光性の導電性材料を用いることが好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ2Ｏ3−ＳｎＯ2））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ2Ｏ3−Ｇａ2Ｏ3））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ2Ｏ3−ＣｅＯ2））等が挙げられる。なお、これらの中に、例えばフッ素などの不純物が添加されていてもかまわない。
透明導電層２０６の厚さは、特に制限されないが、例えば１０ｎｍ〜５００ｎｍの範囲が好ましい。
透明導電層２０６の厚さは、特に制限されないが、例えば１０ｎｍ〜５００ｎｍの範囲が好ましい。
（下側半導体層の詳細な構造の説明）
続いて、本実施の形態の半導体発光素子１における下側半導体層２１０の詳細な構造について説明する。
図４は、本実施の形態が適用される半導体発光素子１の縦断面図の一例である。図４（ａ）は、図２におけるＩＶＡ−ＩＶＡ断面図であり、図４（ｂ）は、図２におけるＩＶＢ−ＩＶＢ断面図である。
続いて、本実施の形態の半導体発光素子１における下側半導体層２１０の詳細な構造について説明する。
図４は、本実施の形態が適用される半導体発光素子１の縦断面図の一例である。図４（ａ）は、図２におけるＩＶＡ−ＩＶＡ断面図であり、図４（ｂ）は、図２におけるＩＶＢ−ＩＶＢ断面図である。
下側半導体層２１０の第１下側半導体側面２１１は、図４（ａ）および図１に示すように、下側半導体上面２１３の第１直線部２３１から基板１００側に向かって延びる第１垂直面２１１ａと、第１垂直面２１１ａに対して傾斜するとともに、第１垂直面２１１ａの下端から基板上面１１３に向かって下側半導体層２１０の内方に傾斜して延びる第１傾斜面２１１ｂとを有している。
なお、本実施の形態では、第１垂直面２１１ａは、第３方向ｚに沿って設けられており、また、第１垂直面２１１ａと第１傾斜面２１１ｂとがなす角は、鈍角となっている。
なお、本実施の形態では、第１垂直面２１１ａは、第３方向ｚに沿って設けられており、また、第１垂直面２１１ａと第１傾斜面２１１ｂとがなす角は、鈍角となっている。
また、図４（ａ）に示すように、下側半導体上面２１３と第１下側半導体側面２１１の第１垂直面２１１ａとがなす角をθ１ａとすると、本実施の形態では、θ１ａは略９０°である。
さらに、下側半導体底面２１４と第１下側半導体側面２１１の第１傾斜面２１１ｂとがなす角をθ１ｂとすると、θ１ｂは鈍角である（θ１ｂ＞９０°）。すなわち、第１傾斜面２１１ｂは、基板上面１１３と垂直な平面に対して傾斜して設けられている。
さらに、下側半導体底面２１４と第１下側半導体側面２１１の第１傾斜面２１１ｂとがなす角をθ１ｂとすると、θ１ｂは鈍角である（θ１ｂ＞９０°）。すなわち、第１傾斜面２１１ｂは、基板上面１１３と垂直な平面に対して傾斜して設けられている。
下側半導体層２１０の第２下側半導体側面２１２は、図４（ｂ）および図１に示すように、下側半導体上面２１３の第２直線部２３２から基板１００側に向かって延びる第２垂直面２１２ａと、第２垂直面２１２ａに対して傾斜するとともに、第２垂直面２１２ａの下端から基板上面１１３に向かって下側半導体層２１０の内方に傾斜して延びる第２傾斜面２１２ｂとを有している。
なお、本実施の形態では、第２垂直面２１２ａは、第３方向ｚに沿って設けられており、また、第２垂直面２１２ａと第２傾斜面２１２ｂとがなす角は、鈍角となっている。
なお、本実施の形態では、第２垂直面２１２ａは、第３方向ｚに沿って設けられており、また、第２垂直面２１２ａと第２傾斜面２１２ｂとがなす角は、鈍角となっている。
また、図４（ｂ）に示すように、下側半導体上面２１３と第２下側半導体側面２１２の第２垂直面２１２ａとがなす角をθ２ａとすると、本実施の形態では、θ２ａは略９０°である。
さらに、下側半導体底面２１４と第２下側半導体側面２１２の第２傾斜面２１２ｂとがなす角をθ２ｂとすると、θ２ｂは鈍角である（θ２ｂ＞９０°）。すなわち、第２傾斜面２１２ｂは、基板上面１１３と垂直な平面に対して傾斜して設けられている。
さらに、下側半導体底面２１４と第２下側半導体側面２１２の第２傾斜面２１２ｂとがなす角をθ２ｂとすると、θ２ｂは鈍角である（θ２ｂ＞９０°）。すなわち、第２傾斜面２１２ｂは、基板上面１１３と垂直な平面に対して傾斜して設けられている。
ここで、本実施の形態の下側半導体層２１０は、第１下側半導体側面２１１が第１垂直面２１１ａを有し、第２下側半導体側面２１２が第２垂直面２１２ａを有することで、図４（ａ）（ｂ）に示すように、上面周縁２３０の第１直線部２３１および第２直線部２３２（図１も参照）において厚みを有している。
続いて、下側半導体層２１０における接続部２３３および接続側面２３５の構成について説明する。図５は、図２におけるＶ−Ｖ断面図であり、接続部２３３および接続側面２３５を通過するように切断した半導体発光素子１の縦断面図である。また、図６は、本実施の形態が適用される下側半導体層２１０の接続部２３３および接続側面２３５の近傍の構造を説明するための図であって、図６（ａ）は、図５におけるＶＩＡ部の拡大図であり、図６（ｂ）は、図６（ａ）の下側半導体層２１０をＶＩＢ方向から見た図である。
なお、図６（ｂ）においては、基板１００および上側半導体層２５０の記載を省略している。
なお、図６（ｂ）においては、基板１００および上側半導体層２５０の記載を省略している。
下側半導体層２１０の接続側面２３５は、図５および図６（ａ）に示すように、接続部２３３から基板１００側に向かって、下側半導体層２１０の外方に傾斜して延びる順傾斜面２３５ａと、順傾斜面２３５ａの下端から基板上面１１３に向かって、下側半導体層２１０の内方に傾斜して延びる逆傾斜面２３５ｂとを有している。
言い換えれば、接続側面２３５は、基板上面１１３から下側半導体層２１０の上方且つ外方に向けて立ち上がる逆傾斜面２３５ｂと、逆傾斜面２３５ｂの上端から下側半導体層２１０の上方且つ内方に向けて立ち上がる順傾斜面２３５ａとを有している。なお、本実施の形態では、逆傾斜面２３５ｂが外方傾斜面に対応し、順傾斜面２３５ａが内方傾斜面に対応する。
そして、接続側面２３５には、図６（ａ）に示すように、順傾斜面２３５ａと逆傾斜面２３５ｂとの境界であって、下側半導体層２１０の外方に向けて突出する境界部２３５ｃが形成されている。
なお、本実施の形態の半導体発光素子１では、下側半導体層２１０における接続部２３３近傍に、後述する半導体発光素子１の製造工程において下側半導体層２１０上に積層したマスク５５（後述する図９参照）の一部が残存し付着している場合がある。
言い換えれば、接続側面２３５は、基板上面１１３から下側半導体層２１０の上方且つ外方に向けて立ち上がる逆傾斜面２３５ｂと、逆傾斜面２３５ｂの上端から下側半導体層２１０の上方且つ内方に向けて立ち上がる順傾斜面２３５ａとを有している。なお、本実施の形態では、逆傾斜面２３５ｂが外方傾斜面に対応し、順傾斜面２３５ａが内方傾斜面に対応する。
そして、接続側面２３５には、図６（ａ）に示すように、順傾斜面２３５ａと逆傾斜面２３５ｂとの境界であって、下側半導体層２１０の外方に向けて突出する境界部２３５ｃが形成されている。
なお、本実施の形態の半導体発光素子１では、下側半導体層２１０における接続部２３３近傍に、後述する半導体発光素子１の製造工程において下側半導体層２１０上に積層したマスク５５（後述する図９参照）の一部が残存し付着している場合がある。
図１に示すように、順傾斜面２３５ａは、第１下側半導体側面２１１における第１垂直面２１１ａと、第２下側半導体側面２１２における第２垂直面２１２ａとを接続している。同様に、逆傾斜面２３５ｂは、第１下側半導体側面２１１における第１傾斜面２１１ｂと、第２下側半導体側面２１２における第２傾斜面２１２ｂとを接続している。
ここで、図６（ａ）に示すように、下側半導体上面２１３と接続側面２３５の順傾斜面２３５ａとがなす角をθ３ａとすると、本実施の形態では、θ３ａは鈍角となっている（θ３ａ＞９０°）。
また、下側半導体底面２１４と接続側面２３５の逆傾斜面２３５ｂとがなす角をθ３ｂとすると、θ３ｂは鈍角となっている（θ３ｂ＞９０°）。
さらに、接続側面２３５において順傾斜面２３５ａと逆傾斜面２３５ｂとがなす角をθ３ｃとすると、θ３ｃは鈍角となっている（θ３ｃ＞９０°）。
また、下側半導体底面２１４と接続側面２３５の逆傾斜面２３５ｂとがなす角をθ３ｂとすると、θ３ｂは鈍角となっている（θ３ｂ＞９０°）。
さらに、接続側面２３５において順傾斜面２３５ａと逆傾斜面２３５ｂとがなす角をθ３ｃとすると、θ３ｃは鈍角となっている（θ３ｃ＞９０°）。
また、上述したように、下側半導体上面２１３の接続部２３３は、第３方向ｚから見た場合に、円弧形状を有している。さらに、接続側面２３５の境界部２３５ｃは、第３方向ｚから見た場合に円弧形状を有している。
そして、図６（ｂ）に示すように、接続部２３３および境界部２３５ｃは、第３方向ｚから見た場合に、第１直線部２３１の延長線と第２直線部２３２の延長線とが交差する交点よりも内側に位置している。これにより、接続部２３３および境界部２３５ｃは、第３方向ｚに沿って見た場合に、第１直線部２３１および第１直線部２３１の延長線と、第２直線部２３２および第２直線部２３２の延長線とに囲まれる長方形の内側に位置することになる（図２も参照）。
そして、図６（ｂ）に示すように、接続部２３３および境界部２３５ｃは、第３方向ｚから見た場合に、第１直線部２３１の延長線と第２直線部２３２の延長線とが交差する交点よりも内側に位置している。これにより、接続部２３３および境界部２３５ｃは、第３方向ｚに沿って見た場合に、第１直線部２３１および第１直線部２３１の延長線と、第２直線部２３２および第２直線部２３２の延長線とに囲まれる長方形の内側に位置することになる（図２も参照）。
また、上述したように、順傾斜面２３５ａは、接続部２３３から下側半導体層２１０の外方に向けて傾斜して設けられている。一方、逆傾斜面２３５ｂは、順傾斜面２３５ａの下端から下側半導体層２１０の内方に向けて傾斜して設けられている。
これにより、接続側面２３５を第３方向ｚから見た場合に、図６（ｂ）に示すように、接続部２３３は、境界部２３５ｃよりも内側に位置している。そして、接続側面２３５を第３方向ｚから見た場合には、接続側面２３５における順傾斜面２３５ａおよび境界部２３５ｃのみが視認でき、逆傾斜面２３５ｂは視認することができない。
これにより、接続側面２３５を第３方向ｚから見た場合に、図６（ｂ）に示すように、接続部２３３は、境界部２３５ｃよりも内側に位置している。そして、接続側面２３５を第３方向ｚから見た場合には、接続側面２３５における順傾斜面２３５ａおよび境界部２３５ｃのみが視認でき、逆傾斜面２３５ｂは視認することができない。
ここで、従来、下側半導体層２１０の第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する半導体発光素子１では、衝撃により下側半導体層２１０等が割れやすい傾向があった。図６（ａ）（ｂ）には、このような傾斜構造を有する従来の半導体発光素子１における下側半導体層２１０の外縁の一例を、破線で示している。
第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する従来の半導体発光素子１では、下側半導体層２１０における下側半導体上面２１３の周縁が略長方形の形状を有している。すなわち、従来の半導体発光素子１における下側半導体上面２１３は、図６（ｂ）にて破線で示すように、接続部２３３を有しておらず、第１直線部２３１と第２直線部２３２とが交わっている。すなわち、従来の半導体発光素子１では、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接、接続されており、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部には、下側半導体層２１０の外側に向けて尖った角（以下、尖端部と呼ぶ）が形成されている。
第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する従来の半導体発光素子１では、下側半導体層２１０における下側半導体上面２１３の周縁が略長方形の形状を有している。すなわち、従来の半導体発光素子１における下側半導体上面２１３は、図６（ｂ）にて破線で示すように、接続部２３３を有しておらず、第１直線部２３１と第２直線部２３２とが交わっている。すなわち、従来の半導体発光素子１では、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接、接続されており、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部には、下側半導体層２１０の外側に向けて尖った角（以下、尖端部と呼ぶ）が形成されている。
そして、下側半導体層２１０の側面（第１下側半導体側面２１１、第２下側半導体側面２１２）は、下側半導体上面２１３および下側半導体底面２１４と垂直な平面に対して傾斜して設けられているため、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界に位置する尖端部では、図６（ａ）にて破線で示すように、下側半導体層２１０の中央部から外側に向かうにつれて厚みが薄くなっている。これにより、従来の半導体発光素子１では、下側半導体層２１０の尖端部は、他の領域と比較して強度が低い。
また、従来の半導体発光素子１では、下側半導体層２１０の尖端部が他の部分と比較して突出しているため、例えば半導体発光素子１の製造時や半導体発光素子１をランプに適用する場合等の作業時において、この下側半導体層２１０の尖端部が他の部材等にぶつかりやすい。
ここで、一般に、尖った形状を有する部材において、その尖った部分に対して外部からの力を受けた場合には、力が分散しにくく、尖った部分に力が集中しやすい傾向がある。例えば従来の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかって、下側半導体層２１０に対して外部から力が付加された場合には、その力は下側半導体層２１０の尖端部に集中しやすい。
そして、従来の半導体発光素子１では、上述したように下側半導体層２１０の尖端部の厚みが薄いため、外部からの力が集中した場合には、下側半導体層２１０が尖端部にて欠けやすくなる懸念がある。
ここで、一般に、尖った形状を有する部材において、その尖った部分に対して外部からの力を受けた場合には、力が分散しにくく、尖った部分に力が集中しやすい傾向がある。例えば従来の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかって、下側半導体層２１０に対して外部から力が付加された場合には、その力は下側半導体層２１０の尖端部に集中しやすい。
そして、従来の半導体発光素子１では、上述したように下側半導体層２１０の尖端部の厚みが薄いため、外部からの力が集中した場合には、下側半導体層２１０が尖端部にて欠けやすくなる懸念がある。
これに対し、本実施の形態の半導体発光素子１では、下側半導体上面２１３の上面周縁２３０（図２参照）において第１直線部２３１と第２直線部２３２との間に、接続部２３３が形成されている。さらに、本実施の形態の半導体発光素子１では、第１下側半導体側面２１１と第２下側半導体側面２１２との間に、順傾斜面２３５ａ、逆傾斜面２３５ｂおよび境界部２３５ｃを有する接続側面２３５が形成されている。そして、接続部２３３および境界部２３５ｃは、第３方向ｚから見た場合に、第１直線部２３１の延長線と第２直線部２３２の延長線との交点よりも内側に位置している。
すなわち、本実施の形態の半導体発光素子１では、下側半導体層２１０において、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっておらず、従来の半導体発光素子１のような尖端部が形成されていない。そして、本実施の形態の半導体発光素子１では、従来の半導体発光素子１と比較して、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部において、下側半導体層２１０の突出量が小さくなっている。
すなわち、本実施の形態の半導体発光素子１では、下側半導体層２１０において、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっておらず、従来の半導体発光素子１のような尖端部が形成されていない。そして、本実施の形態の半導体発光素子１では、従来の半導体発光素子１と比較して、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部において、下側半導体層２１０の突出量が小さくなっている。
これにより、本実施の形態の半導体発光素子１では、下側半導体層２１０が、他の半導体発光素子１や他の部材にぶつかるのを抑制することができる。そして、本実施の形態の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかるのを抑制することで、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生を抑制することができる。
そして、本実施の形態の半導体発光素子１では、下側半導体上面２１３と順傾斜面２３５ａとがなす角θ３ａ、および、順傾斜面２３５ａと逆傾斜面２３５ｂとがなす角θ３ｃが鈍角であることにより、下側半導体層２１０を下側半導体上面２１３と垂直な方向（第３方向ｚ）から見た場合に、接続部２３３が、接続側面２３５における境界部２３５ｃよりも下側半導体層２１０の内側に位置している。
これにより、本実施の形態の半導体発光素子１では、接続部２３３が境界部２３５ｃよりも下側半導体層２１０の外側に位置する場合と比較して、接続部２３３が他の部材等にぶつかるのをより抑制できる。その結果、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生をより抑制することが可能になる。
これにより、本実施の形態の半導体発光素子１では、接続部２３３が境界部２３５ｃよりも下側半導体層２１０の外側に位置する場合と比較して、接続部２３３が他の部材等にぶつかるのをより抑制できる。その結果、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生をより抑制することが可能になる。
さらに、本実施の形態の半導体発光素子１では、下側半導体層２１０における接続部２３３および境界部２３５ｃは、第３方向ｚから見た場合に、円弧形状を有している。すなわち、接続部２３３および境界部２３５ｃは、尖った形状を有する場合と比較して、力が分散しやすい形状を有している。
これにより、本実施の形態では、例えば接続部２３３または境界部２３５ｃ近傍に外部から力が付加された場合であっても、本構成を採用しない場合と比較して、接続部２３３または境界部２３５ｃに力が集中するのを抑制することができる。その結果、本実施の形態の半導体発光素子１では、下側半導体層２１０の接続部２３３または境界部２３５ｃに対して他の半導体発光素子１や他の部材等がぶつかってしまった場合であっても、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生を抑制することが可能になる。
これにより、本実施の形態では、例えば接続部２３３または境界部２３５ｃ近傍に外部から力が付加された場合であっても、本構成を採用しない場合と比較して、接続部２３３または境界部２３５ｃに力が集中するのを抑制することができる。その結果、本実施の形態の半導体発光素子１では、下側半導体層２１０の接続部２３３または境界部２３５ｃに対して他の半導体発光素子１や他の部材等がぶつかってしまった場合であっても、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生を抑制することが可能になる。
さらにまた、本実施の形態の半導体発光素子１では、上述したように、第１下側半導体側面２１１が第１垂直面２１１ａと第１傾斜面２１１ｂとを有し、第２下側半導体側面２１２が第２垂直面２１２ａと第２傾斜面２１２ｂとを有している。
これにより、本実施の形態の半導体発光素子１では、例えば第１下側半導体側面２１１が第１垂直面２１１ａを有さずに第１傾斜面２１１ｂと下側半導体上面２１３とが直接、接続され、第２下側半導体側面２１２が第２垂直面２１２ａを有さずに第２傾斜面２１２ｂが下側半導体上面２１３と直接、接続されているような場合と比較して、第１直線部２３１および第２直線部２３２における下側半導体層２１０の厚さが厚くなっている。
その結果、本実施の形態の半導体発光素子１では、本構成を採用しない場合と比較して、第１直線部２３１および第２直線部２３２近傍における下側半導体層２１０の強度を高めることが可能になり、下側半導体層２１０の割れや欠けの発生をより抑制することが可能になる。
これにより、本実施の形態の半導体発光素子１では、例えば第１下側半導体側面２１１が第１垂直面２１１ａを有さずに第１傾斜面２１１ｂと下側半導体上面２１３とが直接、接続され、第２下側半導体側面２１２が第２垂直面２１２ａを有さずに第２傾斜面２１２ｂが下側半導体上面２１３と直接、接続されているような場合と比較して、第１直線部２３１および第２直線部２３２における下側半導体層２１０の厚さが厚くなっている。
その結果、本実施の形態の半導体発光素子１では、本構成を採用しない場合と比較して、第１直線部２３１および第２直線部２３２近傍における下側半導体層２１０の強度を高めることが可能になり、下側半導体層２１０の割れや欠けの発生をより抑制することが可能になる。
なお、本実施の形態では、接続部２３３を第３方向ｚから見た場合の形状を円弧形状としたが、接続部２３３の形状はこれに限られない。上述したように、接続部２３３は、第１直線部２３１の延長線と第２直線部２３２の延長線との交点より内側に位置するのであれば、第３方向ｚから見た接続部２３３の形状は、例えば直線形状、曲線形状、折れ線形状等又はこれらの組み合わせ等であってもよい。
同様に、境界部２３５ｃを第３方向ｚから見た形状についても、円弧形状に限られず例えば直線形状、曲線形状、折れ線形状等又はこれらの組み合わせ等であってもよい。
また、上述した第１直線部２３１および第２直線部２３２等は、厳密に完全な直線形状をなす必要はなく、一部に曲がった部分や凹凸が形成されていても、全体として実質的に直線に近似できる形態をなしていればよい。
同様に、境界部２３５ｃを第３方向ｚから見た形状についても、円弧形状に限られず例えば直線形状、曲線形状、折れ線形状等又はこれらの組み合わせ等であってもよい。
また、上述した第１直線部２３１および第２直線部２３２等は、厳密に完全な直線形状をなす必要はなく、一部に曲がった部分や凹凸が形成されていても、全体として実質的に直線に近似できる形態をなしていればよい。
また、本実施の形態では、半導体発光素子１が略直方体状の形状を有し、半導体発光素子１をｐ電極３００およびｎ電極４００が形成された側から見た形状が略長方形である例について説明したが、半導体発光素子１の形状はこれに限られない。
例えば、下側半導体層２１０が上述のような接続部２３３および接続側面２３５を有していれば、半導体発光素子１をｐ電極３００およびｎ電極４００が形成された側から見た形状が正方形や平行四辺形に近似した形状であってもよく、また四角形以外の多角形（三角形や六角形等）に近似した形状であってもよい。
例えば、下側半導体層２１０が上述のような接続部２３３および接続側面２３５を有していれば、半導体発光素子１をｐ電極３００およびｎ電極４００が形成された側から見た形状が正方形や平行四辺形に近似した形状であってもよく、また四角形以外の多角形（三角形や六角形等）に近似した形状であってもよい。
（半導体発光素子の製造方法）
続いて、本実施の形態の半導体発光素子１の製造方法について説明する。なお、本実施の形態では、ウエハ状の基板１００に積層半導体層２００を積層するとともに、積層半導体層２００上に複数のｐ電極３００およびｎ電極４００等をそれぞれ形成し、これを複数に分割することで、複数の半導体発光素子１を得る。図７は、本実施の形態が適用される半導体発光素子１の製造方法の一例を示すフローチャートである。
続いて、本実施の形態の半導体発光素子１の製造方法について説明する。なお、本実施の形態では、ウエハ状の基板１００に積層半導体層２００を積層するとともに、積層半導体層２００上に複数のｐ電極３００およびｎ電極４００等をそれぞれ形成し、これを複数に分割することで、複数の半導体発光素子１を得る。図７は、本実施の形態が適用される半導体発光素子１の製造方法の一例を示すフローチャートである。
この例では、まず、ウエハ状の基板１００に積層半導体層２００を積層して、ウエハ状の半導体積層基板２０（後述する図８参照）を形成する半導体積層工程を実行する（ステップ１０１）。
次に、ステップ１０１で形成された半導体積層基板２０に対して、積層半導体層２００の一部を除去することで複数の第１溝部７１および複数の第２溝部７２（ともに、後述する図８参照）を形成するとともに、積層半導体層２００上に複数のｐ電極３００および複数のｎ電極４００を形成する半導体除去工程を実行する（ステップ１０２）。
続いて、ステップ１０２にて複数の第１溝部７１および複数の第２溝部７２が形成された半導体積層基板２０に対して、第１溝部７１と第２溝部７２とに囲まれる積層半導体層２００の上面に保護膜５１（後述する図９参照）を形成するとともに、第１溝部７１と第２溝部７２とが交差する交差部７３（図８、図９参照）にマスク５５を形成する被膜形成工程を実行する（ステップ１０３）。
次に、ステップ１０１で形成された半導体積層基板２０に対して、積層半導体層２００の一部を除去することで複数の第１溝部７１および複数の第２溝部７２（ともに、後述する図８参照）を形成するとともに、積層半導体層２００上に複数のｐ電極３００および複数のｎ電極４００を形成する半導体除去工程を実行する（ステップ１０２）。
続いて、ステップ１０２にて複数の第１溝部７１および複数の第２溝部７２が形成された半導体積層基板２０に対して、第１溝部７１と第２溝部７２とに囲まれる積層半導体層２００の上面に保護膜５１（後述する図９参照）を形成するとともに、第１溝部７１と第２溝部７２とが交差する交差部７３（図８、図９参照）にマスク５５を形成する被膜形成工程を実行する（ステップ１０３）。
次に、ステップ１０３にて保護膜５１およびマスク５５が形成された半導体積層基板２０に対して、保護膜５１およびマスク５５が形成された半導体積層基板２０の表面側から第１方向ｘおよび第２方向ｙに沿ってレーザ光を照射して、第１照射ライン８１および第２照射ライン８２（ともに後述する図１０参照）を形成する表面レーザ工程を実行する（ステップ１０４）。
続いて、ステップ１０４にて第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０に対して、ウェットエッチングを施すウェットエッチング工程を実行する（ステップ１０５）。
次いで、ステップ１０５にてウェットエッチングが施された半導体積層基板２０を、第１照射ライン８１および第２照射ライン８２に沿って分割することで、個片化した複数の半導体発光素子１（図１参照）を得る分割工程を実行する（ステップ１０６）。
なお、本実施の形態では、ステップ１０３の被膜形成工程が、被覆部形成工程および変質領域形成工程に対応し、ステップ１０４の表面レーザ工程が、分割溝形成工程に対応する。
続いて、ステップ１０４にて第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０に対して、ウェットエッチングを施すウェットエッチング工程を実行する（ステップ１０５）。
次いで、ステップ１０５にてウェットエッチングが施された半導体積層基板２０を、第１照射ライン８１および第２照射ライン８２に沿って分割することで、個片化した複数の半導体発光素子１（図１参照）を得る分割工程を実行する（ステップ１０６）。
なお、本実施の形態では、ステップ１０３の被膜形成工程が、被覆部形成工程および変質領域形成工程に対応し、ステップ１０４の表面レーザ工程が、分割溝形成工程に対応する。
続いて、上述した各ステップの工程について順に説明する。
（半導体積層工程）
ステップ１０１の半導体積層工程では、まず、例えばＣ面を主面とするサファイア単結晶からなるウエハ状の基板１００（図１参照）を用意し、表面加工を施す。表面加工としては、例えば、ウェットエッチングやドライエッチング、スパッタ法等を用いることで、ウエハ状の基板１００における基板上面１１３（図１参照）に、複数の凸部１１３ａ（図３参照）を形成する。
（半導体積層工程）
ステップ１０１の半導体積層工程では、まず、例えばＣ面を主面とするサファイア単結晶からなるウエハ状の基板１００（図１参照）を用意し、表面加工を施す。表面加工としては、例えば、ウェットエッチングやドライエッチング、スパッタ法等を用いることで、ウエハ状の基板１００における基板上面１１３（図１参照）に、複数の凸部１１３ａ（図３参照）を形成する。
次に、表面加工を施したウエハ状の基板１００に対して、スパッタ法等により、ＡｌＮからなる中間層２０１（図３参照）を形成する。なお、中間層２０１は、スパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
続いて、中間層２０１を形成したウエハ状の基板１００に対して、ＩＩＩ族窒化物からなる下地層２０２、ｎ型半導体層２０３（ｎコンタクト層２０３ａ、ｎクラッド層２０３ｂ）、発光層２０４、ｐ型半導体層２０５（ｐクラッド層２０５ａ、ｐコンタクト層２０５ｂ）および透明導電層２０６を順に積層し、ウエハ状の基板１００上に積層半導体層２００が積層された半導体積層基板２０（後述する図８参照）を形成する（図３参照）。
これらの層の積層方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。
これらの層の積層方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。
ここで、本実施の形態においては、基板１００の基板上面１１３に、複数の凸部１１３ａが形成されている。このような基板１００の基板上面１１３に、ＡｌＮからなる中間層２０１やＧａＮ等のＩＩＩ族窒化物半導体層からなる下地層２０２およびｎコンタクト層２０３ａ等を積層させると、まず、基板上面１１３に垂直な方向に向かって延びる島状の結晶が複数形成される。そして、更に積層を続けると、ＩＩＩ族窒化物は基板上面１１３に垂直な方向に向かって成長するとともに、複数の島状の結晶が互いに繋がり、やがて平坦な結晶成長面が得られることになる。
したがって、本実施の形態の下側半導体層２１０における中間層２０１、下地層２０２およびｎコンタクト層２０３ａ等は、それぞれ、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成される。
これにより、下側半導体層２１０全体としても、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成されることになる。
したがって、本実施の形態の下側半導体層２１０における中間層２０１、下地層２０２およびｎコンタクト層２０３ａ等は、それぞれ、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成される。
これにより、下側半導体層２１０全体としても、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成されることになる。
さらに、本実施の形態において、ＭＯＣＶＤ法により積層半導体層２００をサファイアからなる基板１００上に積層した場合には、積層半導体層２００を構成するＩＩＩ族窒化物は、Ｎ極性面である（０００−１）面が基板１００の基板上面１１３側を向き、ＩＩＩ族元素の極性面（例えばＧａ極性面）である（０００１）面が上側半導体層２５０の上側半導体上面２５３側を向くようにして結晶が成長する。
（半導体除去工程）
続いて、ステップ１０２の半導体除去工程について説明する。
図８は、ステップ１０２の半導体除去工程を実行することにより得られた第１溝部７１、第２溝部７２、ｐ電極３００およびｎ電極４００形成後の半導体積層基板２０を示した図である。図８（ａ）は、第１溝部７１、第２溝部７２、ｐ電極３００およびｎ電極４００形成後の半導体積層基板２０を、ｐ電極３００およびｎ電極４００が形成された側から見た上面図であり、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ−ＶＩＩＩＢ断面図である。
続いて、ステップ１０２の半導体除去工程について説明する。
図８は、ステップ１０２の半導体除去工程を実行することにより得られた第１溝部７１、第２溝部７２、ｐ電極３００およびｎ電極４００形成後の半導体積層基板２０を示した図である。図８（ａ）は、第１溝部７１、第２溝部７２、ｐ電極３００およびｎ電極４００形成後の半導体積層基板２０を、ｐ電極３００およびｎ電極４００が形成された側から見た上面図であり、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ−ＶＩＩＩＢ断面図である。
ステップ１０２の半導体除去工程では、まず、ステップ１０１の半導体積層工程で得られた半導体積層基板２０における積層半導体層２００の一部を、基板１００とは反対側から局所的に除去することで、ｎコンタクト層２０３ａ（図３参照）の一部を露出させる。これにより、第１溝部７１、第２溝部７２、半導体露出面２１３ａを形成する。
本実施の形態では、第１溝部７１および第２溝部７２が、溝部に対応する。
本実施の形態では、第１溝部７１および第２溝部７２が、溝部に対応する。
図８（ａ）に示すように、第１溝部７１は複数形成され、それぞれが第１方向ｘに沿って設けられる。それぞれの第１溝部７１は、隣接する第１溝部７１との間隔が等しくなるように、互いに略平行に並んでいる。同様に、第２溝部７２は複数形成され、それぞれが第２方向ｙに沿って設けられる。それぞれの第２溝部７２は、隣接する第２溝部７２との間隔が等しくなるように、互いに略平行に並んでいる。
さらにまた、図８（ａ）に示すように、半導体露出面２１３ａは、複数形成される。この例では、複数の半導体露出面２１３ａは、第２方向ｙに沿って並んで配置され、それぞれが第２溝部７２と繋がって設けられている。
さらにまた、図８（ａ）に示すように、半導体露出面２１３ａは、複数形成される。この例では、複数の半導体露出面２１３ａは、第２方向ｙに沿って並んで配置され、それぞれが第２溝部７２と繋がって設けられている。
図８（ａ）（ｂ）に示すように、複数の第１溝部７１および複数の第２溝部７２が形成されることで、積層半導体層２００には、基板上面１１３の全域に亘って設けられる下側半導体層２１０と、下側半導体層２１０上に設けられ、複数の第１溝部７１および複数の第２溝部７２によって複数の領域に分離される上側半導体層２５０とが形成される。
ここで、本実施の形態では、隣接する第１溝部７１同士の間隔が、隣接する第２溝部７２同士の間隔よりも狭くなっている。これにより、図８（ａ）に示すように、複数の領域に分離されたそれぞれの上側半導体層２５０を基板上面１１３に垂直な方向（第３方向ｚ）から見た形状は、第１方向ｘに沿う長辺と第２方向ｙに沿う短辺とを有する長方形となっている。
この例では、隣接する第１溝部７１同士の間隔は、２７０μｍであり、隣接する第２溝部７２同士の間隔は、７００μｍである。また、本実施の形態では、それぞれの第１溝部７１およびそれぞれの第２溝部７２の幅は、２０μｍである。すなわち、複数の領域に分離されたそれぞれの上側半導体層２５０は、第３方向ｚから見た場合に、短辺が２５０μｍ、長辺が６８０μｍの長方形となっている。
この例では、隣接する第１溝部７１同士の間隔は、２７０μｍであり、隣接する第２溝部７２同士の間隔は、７００μｍである。また、本実施の形態では、それぞれの第１溝部７１およびそれぞれの第２溝部７２の幅は、２０μｍである。すなわち、複数の領域に分離されたそれぞれの上側半導体層２５０は、第３方向ｚから見た場合に、短辺が２５０μｍ、長辺が６８０μｍの長方形となっている。
第１溝部７１、第２溝部７２、半導体露出面２１３ａを形成するために積層半導体層２００の一部を除去する方法としては、公知のフォトリソグラフィー技術および公知のエッチング技術を用いることができる。特に、第１溝部７１、第２溝部７２および半導体露出面２１３ａを形成する手段としては、ウェットエッチングおよび、ドライエッチング等のエッチング法を用いることが好ましい。エッチング法は他の方法と比較して、積層半導体層２００のうち除去しない部分を傷めにくいからである。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層半導体層２００の表面に所定のレジスト等を形成する。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層半導体層２００の表面に所定のレジスト等を形成する。
なお、第１溝部７１および第２溝部７２を形成する方法としては、エッチング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用いることができる。
また、本実施の形態では、第１溝部７１および第２溝部７２を形成するのと同時に半導体露出面２１３ａを形成したが、これらを別工程で形成しても良い。
また、本実施の形態では、第１溝部７１および第２溝部７２を形成するのと同時に半導体露出面２１３ａを形成したが、これらを別工程で形成しても良い。
ステップ１０２の半導体除去工程では、続いて、各上側半導体層２５０上における所定の位置にｐ電極３００を形成するとともに、各半導体露出面２１３ａ上にｎ電極４００を形成する。
ｐ電極３００およびｎ電極４００としては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。
また、ｐ電極３００およびｎ電極４００を形成する手段としては、例えば真空蒸着法やスパッタ法等の周知の方法を何ら制限なく用いることができる。
ｐ電極３００およびｎ電極４００としては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。
また、ｐ電極３００およびｎ電極４００を形成する手段としては、例えば真空蒸着法やスパッタ法等の周知の方法を何ら制限なく用いることができる。
（被膜形成工程）
続いて、ステップ１０３の被膜形成工程について説明する。
図９は、ステップ１０３の被膜形成工程を実行することにより得られた、マスク５５および保護膜５１形成後の半導体積層基板２０を示した図である。図９（ａ）は、マスク５５および保護膜５１形成後の半導体積層基板２０（図８参照）の一部を、マスク５５および保護膜５１が形成された側から見た上面図である。また、図９（ｂ）は、図９（ａ）のＩＸＢ−ＩＸＢ断面図であり、図９（ｃ）は、図９（ａ）のＩＸＣ−ＩＸＣ断面図であり、図９（ｄ）は、図９（ａ）のＩＸＤ−ＩＸＤ断面図である。
続いて、ステップ１０３の被膜形成工程について説明する。
図９は、ステップ１０３の被膜形成工程を実行することにより得られた、マスク５５および保護膜５１形成後の半導体積層基板２０を示した図である。図９（ａ）は、マスク５５および保護膜５１形成後の半導体積層基板２０（図８参照）の一部を、マスク５５および保護膜５１が形成された側から見た上面図である。また、図９（ｂ）は、図９（ａ）のＩＸＢ−ＩＸＢ断面図であり、図９（ｃ）は、図９（ａ）のＩＸＣ−ＩＸＣ断面図であり、図９（ｄ）は、図９（ａ）のＩＸＤ−ＩＸＤ断面図である。
ステップ１０３の被膜形成工程では、ステップ１０２の半導体除去工程にて得られた半導体積層基板２０の積層半導体層２００上の一部の領域に、被覆部の一例としてのマスク５５および他の被覆部の一例としての保護膜５１を形成する。
図９（ａ）（ｂ）に示すように、マスク５５は、第１溝部７１と第２溝部７２とが交差する交差部７３に設けられる。
本実施の形態では、それぞれのマスク５５は、第３方向ｚから見た場合に円形状を有している。それぞれのマスク５５の直径は、例えば１２μｍである。なお、マスク５５の形状および大きさはこれに限られない。マスク５５の形状や大きさについては、後段にて説明する。また、この例では、マスク５５の厚さは８７ｎｍである。マスク５５の厚さとしては、例えば、２ｎｍ〜５μｍの範囲であることが好ましく、１０ｎｍ〜１μｍの範囲であることがより好ましい。
図９（ａ）（ｂ）に示すように、マスク５５は、第１溝部７１と第２溝部７２とが交差する交差部７３に設けられる。
本実施の形態では、それぞれのマスク５５は、第３方向ｚから見た場合に円形状を有している。それぞれのマスク５５の直径は、例えば１２μｍである。なお、マスク５５の形状および大きさはこれに限られない。マスク５５の形状や大きさについては、後段にて説明する。また、この例では、マスク５５の厚さは８７ｎｍである。マスク５５の厚さとしては、例えば、２ｎｍ〜５μｍの範囲であることが好ましく、１０ｎｍ〜１μｍの範囲であることがより好ましい。
また、図９（ａ）〜（ｄ）に示すように、保護膜５１は、ｐ電極３００上の一部の領域およびｎ電極４００上の一部の領域（開口部；図示略）を除いて、上側半導体層２５０の略全面を覆うように設けられる。具体的には、図９（ｂ）〜（ｄ）に示すように、保護膜５１は、上側半導体層２５０における上面（上側半導体上面２５３；図１参照）および側面（第１上側半導体側面２５１、第２上側半導体側面２５２；図１参照）上に設けられる。また、図９（ａ）に示すように、保護膜５１を第３方向ｚから見た形状は、上側半導体層２５０の形状に倣った長方形状となっている。
この例では、隣接する保護膜５１同士の間隔は、１４μｍとなっている。
なお、本実施の形態では、それぞれのマスク５５と保護膜５１とは繋がっておらず、互いに独立して設けられている。
この例では、隣接する保護膜５１同士の間隔は、１４μｍとなっている。
なお、本実施の形態では、それぞれのマスク５５と保護膜５１とは繋がっておらず、互いに独立して設けられている。
マスク５５は、後述するステップ１０５のウェットエッチング工程において、ウェットエッチング処理により除去される積層半導体層２００（下側半導体層２１０）の形状や厚さ等を調整するために用いられる。
ここで、ステップ１０３の被膜形成工程において交差部７３にマスク５５を形成することで、マスク５５が積層された交差部７３における下側半導体層２１０が変質する。これにより、交差部７３には、下側半導体層２１０が変質した変質領域２１０ａ（後述する図１４参照）が形成される。
マスク５５としては、下側半導体層２１０を変質させて変質領域２１０ａを形成することができる材料を用いる。本実施の形態では、マスク５５としてＳｉＯ２を用いている。ただし、マスク５５を構成する材料としてはこれに限られず、例えば金属薄膜等を用いてもよい。
ここで、ステップ１０３の被膜形成工程において交差部７３にマスク５５を形成することで、マスク５５が積層された交差部７３における下側半導体層２１０が変質する。これにより、交差部７３には、下側半導体層２１０が変質した変質領域２１０ａ（後述する図１４参照）が形成される。
マスク５５としては、下側半導体層２１０を変質させて変質領域２１０ａを形成することができる材料を用いる。本実施の形態では、マスク５５としてＳｉＯ２を用いている。ただし、マスク５５を構成する材料としてはこれに限られず、例えば金属薄膜等を用いてもよい。
また、保護膜５１は、上側半導体層２５０を保護するために設けられる。
保護膜５１としては、絶縁性を有する材料を用いる。さらに、半導体発光素子１として所謂フェイスアップ型の半導体発光素子１を製造する場合には、保護膜５１として、発光層２０４（図３参照）から出力された光に対する透過性を有する材料を用いることが好ましい。本実施の形態では、保護膜５１として、マスク５５と同様にＳｉＯ２を用いている。
マスク５５と保護膜５１とを同一の材料で構成することにより、マスク５５と保護膜５１とを同一の工程で形成することができ、本構成を採用しない場合と比較して、半導体発光素子１の製造工程を簡略化することが可能になる。
保護膜５１としては、絶縁性を有する材料を用いる。さらに、半導体発光素子１として所謂フェイスアップ型の半導体発光素子１を製造する場合には、保護膜５１として、発光層２０４（図３参照）から出力された光に対する透過性を有する材料を用いることが好ましい。本実施の形態では、保護膜５１として、マスク５５と同様にＳｉＯ２を用いている。
マスク５５と保護膜５１とを同一の材料で構成することにより、マスク５５と保護膜５１とを同一の工程で形成することができ、本構成を採用しない場合と比較して、半導体発光素子１の製造工程を簡略化することが可能になる。
マスク５５および保護膜５１を形成する方法としては、従来公知のＣＶＤ法、蒸着法、スパッタリング法等を用いることができる。
具体的には、半導体積層基板２０の積層半導体層２００の全面にＳｉＯ２を形成した後、従来公知のフォトリソグラフィー法によりＳｉＯ２上にレジストのパターンを形成し、従来公知のエッチング法等により、レジストで覆われていない部分のＳｉＯ２を除去することで、上述の形状のマスク５５および保護膜５１を形成することができる。
なお、マスク５５および保護膜５１の形成方法はこれに限られず、従来公知の方法を適宜用いることができる。
具体的には、半導体積層基板２０の積層半導体層２００の全面にＳｉＯ２を形成した後、従来公知のフォトリソグラフィー法によりＳｉＯ２上にレジストのパターンを形成し、従来公知のエッチング法等により、レジストで覆われていない部分のＳｉＯ２を除去することで、上述の形状のマスク５５および保護膜５１を形成することができる。
なお、マスク５５および保護膜５１の形成方法はこれに限られず、従来公知の方法を適宜用いることができる。
（表面レーザ工程）
続いて、ステップ１０４の表面レーザ工程について説明する。
図１０は、ステップ１０４の表面レーザ工程を実行することにより得られた、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０を示した図である。図１０（ａ）は、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０（図８参照）の一部を、第１照射ライン８１および第２照射ライン８２が形成された側から見た上面図である。また、図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ断面図であり、図１０（ｃ）は、図１０（ａ）のＸＣ−ＸＣ断面図であり、図１０（ｄ）は、図１０（ａ）のＸＤ−ＸＤ断面図である。
続いて、ステップ１０４の表面レーザ工程について説明する。
図１０は、ステップ１０４の表面レーザ工程を実行することにより得られた、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０を示した図である。図１０（ａ）は、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０（図８参照）の一部を、第１照射ライン８１および第２照射ライン８２が形成された側から見た上面図である。また、図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ断面図であり、図１０（ｃ）は、図１０（ａ）のＸＣ−ＸＣ断面図であり、図１０（ｄ）は、図１０（ａ）のＸＤ−ＸＤ断面図である。
ステップ１０４の表面レーザ工程では、半導体積層基板２０に対して、ステップ１０２の半導体除去工程にて形成された第１溝部７１および第２溝部７２に沿って積層半導体層２００側からレーザ光を照射し、積層半導体層２００の一部を基板１００に到達するまで除去することで、複数の第１照射ライン８１および複数の第２照射ライン８２を形成する。
本実施の形態では、第１照射ライン８１および第２照射ライン８２が分割溝に対応する。
本実施の形態では、第１照射ライン８１および第２照射ライン８２が分割溝に対応する。
第１照射ライン８１は、図１０（ａ）に示すように、第１溝部７１に沿い且つ第１方向ｘに沿うように複数形成される。また、それぞれの第１照射ライン８１は、図１０（ｄ）に示すように、積層半導体層２００（下側半導体層２１０）を分離するように形成されており、基板１００の内部まで到達している。
同様に、第２照射ライン８２は、図１０（ａ）に示すように、第２溝部７２に沿い且つ第２方向ｙに沿うように複数形成される。また、それぞれの第２照射ライン８２は、図１０（ｃ）に示すように、積層半導体層２００を分離するように形成されており、基板１００の内部まで到達している。
これにより、下側半導体層２１０は、複数の第１照射ライン８１および複数の第２照射ライン８２によって、第３方向ｚから見た場合のそれぞれが長方形状を呈する複数の領域に離される。
同様に、第２照射ライン８２は、図１０（ａ）に示すように、第２溝部７２に沿い且つ第２方向ｙに沿うように複数形成される。また、それぞれの第２照射ライン８２は、図１０（ｃ）に示すように、積層半導体層２００を分離するように形成されており、基板１００の内部まで到達している。
これにより、下側半導体層２１０は、複数の第１照射ライン８１および複数の第２照射ライン８２によって、第３方向ｚから見た場合のそれぞれが長方形状を呈する複数の領域に離される。
また、上述したように、第１溝部７１と第２溝部７２とが交差する交差部７３には、マスク５５が設けられており、第１照射ライン８１と第２照射ライン８２とは、マスク５５にて交差するように設けられる。そして、図１０（ａ）（ｂ）に示すように、第１照射ライン８１および第２照射ライン８２によって、マスク５５は複数（この例では４つ）の領域に分離される。また、これに伴って、交差部７３においてマスク５５の下方に形成された変質領域２１０ａ（図１４参照）についても、第１照射ライン８１および第２照射ライン８２によって複数（この例では４つ）の領域に分離される。
なお、図１０（ａ）に示すように、複数の領域に分離されたマスク５５は、それぞれ、長方形状を呈する複数の領域に分離された各下側半導体層２１０の四隅に位置している。
なお、図１０（ａ）に示すように、複数の領域に分離されたマスク５５は、それぞれ、長方形状を呈する複数の領域に分離された各下側半導体層２１０の四隅に位置している。
（ウェットエッチング工程）
続いて、ステップ１０５のウェットエッチング工程について説明する。
図１１は、ステップ１０５のウェットエッチング工程を実行することにより得られた半導体積層基板２０を示した図である。図１１（ａ）は、ウェットエッチング終了後の半導体積層基板２０（図８参照）の一部を、保護膜５１が形成された側から見た上面図である。また、図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ断面図であり、図１１（ｃ）は、図１１（ａ）のＸＩＣ−ＸＩＣ断面図であり、図１１（ｄ）は、図１１（ａ）のＸＩＤ−ＸＩＤ断面図である。
続いて、ステップ１０５のウェットエッチング工程について説明する。
図１１は、ステップ１０５のウェットエッチング工程を実行することにより得られた半導体積層基板２０を示した図である。図１１（ａ）は、ウェットエッチング終了後の半導体積層基板２０（図８参照）の一部を、保護膜５１が形成された側から見た上面図である。また、図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ断面図であり、図１１（ｃ）は、図１１（ａ）のＸＩＣ−ＸＩＣ断面図であり、図１１（ｄ）は、図１１（ａ）のＸＩＤ−ＸＩＤ断面図である。
ステップ１０５のウェットエッチング工程では、ステップ１０４の表面レーザ工程で第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０をウェットエッチングすることで、第１垂直面２１１ａと第１傾斜面２１１ｂとを有する第１下側半導体側面２１１、第２垂直面２１２ａと第２傾斜面２１２ｂとを有する第２下側半導体側面２１２、および、順傾斜面２３５ａと逆傾斜面２３５ｂと境界部２３５ｃとを有する接続側面２３５を形成する。
ウェットエッチングは、第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０を、所定の温度に加熱されたオルトリン酸等のエッチング液に浸漬することで行う。
第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０をエッチング液に浸漬すると、エッチング液は、第１照射ライン８１および第２照射ライン８２内に浸入する。第１照射ライン８１および第２照射ライン８２内においては、下側半導体層２１０が露出している。したがって、第１照射ライン８１および第２照射ライン８２内に浸入したエッチング液により、露出した下側半導体層２１０が浸食される。一方、保護膜５１に覆われる上側半導体層２５０は、エッチング液によっては浸食されない。
第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０をエッチング液に浸漬すると、エッチング液は、第１照射ライン８１および第２照射ライン８２内に浸入する。第１照射ライン８１および第２照射ライン８２内においては、下側半導体層２１０が露出している。したがって、第１照射ライン８１および第２照射ライン８２内に浸入したエッチング液により、露出した下側半導体層２１０が浸食される。一方、保護膜５１に覆われる上側半導体層２５０は、エッチング液によっては浸食されない。
ここで、本実施の形態においては、下側半導体層２１０は、上側半導体層２５０に面する側（下側半導体上面２１３側）と基板１００に面する側（下側半導体底面２１４側）とで、エッチング液による浸食のされやすさが異なっている。具体的には、下側半導体層２１０における下側半導体上面２１３側と比較して、下側半導体層２１０における下側半導体底面２１４側の方がエッチング液による浸食がされやすくなっている。
これは、以下の理由による。
一般に、本実施の形態の中間層２０１（図３参照）を構成するＡｌＮは、本実施の形態の下地層２０２（図３参照）およびｎコンタクト層２０３ａ（図３参照）を構成するＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等と比較して、オルトリン酸等のエッチング液により浸食されやすい性質を有している。
また、上述したように、本実施の形態においては、下側半導体層２１０を構成する中間層２０１、下地層２０２およびｎコンタクト層２０３ａは、それぞれ基板１００に近い側から上側半導体層２５０に接する側に向かって、徐々に結晶性が良くなるように形成されている。
さらに、上述したように、本実施の形態における下側半導体層２１０を構成するＩＩＩ族窒化物半導体は、Ｎ極性面が基板１００の基板上面１１３を向くように成長する。そして一般に、ＩＩＩ族窒化物半導体をウェットエッチングする場合には、Ｎ極性面側からエッチングが進行することが知られている。
一般に、本実施の形態の中間層２０１（図３参照）を構成するＡｌＮは、本実施の形態の下地層２０２（図３参照）およびｎコンタクト層２０３ａ（図３参照）を構成するＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等と比較して、オルトリン酸等のエッチング液により浸食されやすい性質を有している。
また、上述したように、本実施の形態においては、下側半導体層２１０を構成する中間層２０１、下地層２０２およびｎコンタクト層２０３ａは、それぞれ基板１００に近い側から上側半導体層２５０に接する側に向かって、徐々に結晶性が良くなるように形成されている。
さらに、上述したように、本実施の形態における下側半導体層２１０を構成するＩＩＩ族窒化物半導体は、Ｎ極性面が基板１００の基板上面１１３を向くように成長する。そして一般に、ＩＩＩ族窒化物半導体をウェットエッチングする場合には、Ｎ極性面側からエッチングが進行することが知られている。
以上の理由により、本実施の形態の下側半導体層２１０は、下側半導体上面２１３側と比較して、下側半導体底面２１４側の方がエッチング液による浸食がされやすくなっている。そして、第１照射ライン８１内および第２照射ライン８２内にエッチング液が浸入した場合には、通常、露出する下側半導体層２１０のうち下側半導体層２１０と基板１００との界面（すなわち下側半導体底面２１４）を起点として、エッチング液による浸食が進行する。
図１２〜図１４は、下側半導体層２１０におけるウェットエッチングの進行を説明するための図である。具体的には図１２は、半導体積層基板２０における下側半導体層２１０のうちマスク５５が形成された領域の近傍を、第３方向ｚから見た図であって、図１２（ａ）は、ウェットエッチング処理を施す前の下側半導体層２１０を示しており、図１２（ｂ）は、ウェットエッチング処理を施した後の下側半導体層２１０を示している。
また、図１３（ａ）は、図１２（ａ）におけるＸＩＩＩＡ−ＸＩＩＩＡ断面図であり、図１３（ｂ）は、図１２（ｂ）におけるＸＩＩＩＢ−ＸＩＩＩＢ断面図である。
さらに、図１４（ａ）は、図１２（ａ）におけるＸＩＶＡ−ＸＩＶＡ断面図であり、図１４（ｂ）は、図１２（ｂ）におけるＸＩＶＢ−ＸＩＶＢ断面図である。
また、図１３（ａ）は、図１２（ａ）におけるＸＩＩＩＡ−ＸＩＩＩＡ断面図であり、図１３（ｂ）は、図１２（ｂ）におけるＸＩＩＩＢ−ＸＩＩＩＢ断面図である。
さらに、図１４（ａ）は、図１２（ａ）におけるＸＩＶＡ−ＸＩＶＡ断面図であり、図１４（ｂ）は、図１２（ｂ）におけるＸＩＶＢ−ＸＩＶＢ断面図である。
まず、下側半導体層２１０のうち、第３方向ｚから見てマスク５５が形成されていない領域のウェットエッチングの進行について説明する。
上述したように、下側半導体層２１０は、下側半導体上面２１３側と比較して、下側半導体底面２１４側の方がエッチング液による浸食がされやすくなっている。したがって、半導体積層基板２０をエッチング液に浸漬し、第１照射ライン８１にエッチング液が浸入した場合には、第１照射ライン８１にて露出する下側半導体層２１０において、下側半導体底面２１４を起点としてウェットエッチングが進行する。
上述したように、下側半導体層２１０は、下側半導体上面２１３側と比較して、下側半導体底面２１４側の方がエッチング液による浸食がされやすくなっている。したがって、半導体積層基板２０をエッチング液に浸漬し、第１照射ライン８１にエッチング液が浸入した場合には、第１照射ライン８１にて露出する下側半導体層２１０において、下側半導体底面２１４を起点としてウェットエッチングが進行する。
これにより、図１３（ａ）に示すように、下側半導体層２１０のうち下側半導体底面２１４側の領域では、ウェットエッチング処理により、下側半導体底面２１４に近いほど下側半導体層２１０が大きく削られることになる。
この結果、図１３（ｂ）に示すように、下側半導体層２１０のうち下側半導体底面２１４側には、下側半導体底面２１４に向かって下側半導体層２１０の内方に傾斜して延びる第１傾斜面２１１ｂが形成される。
この結果、図１３（ｂ）に示すように、下側半導体層２１０のうち下側半導体底面２１４側には、下側半導体底面２１４に向かって下側半導体層２１０の内方に傾斜して延びる第１傾斜面２１１ｂが形成される。
一方、下側半導体層２１０のうち下側半導体上面２１３側の領域では、上述したように、下側半導体底面２１４側と比較して、ウェットエッチングによる浸食がされにくい。また、下側半導体層２１０の下側半導体上面２１３側の領域では、下側半導体底面２１４側と比較して結晶性が良いため、下側半導体底面２１４側と比較して、結晶性の低下に伴うウェットエッチングのされやすさの差が小さい。
この結果、下側半導体層２１０のうち下側半導体上面２１３側では、ウェットエッチング処理により下側半導体層２１０が略一律に削られ、図１３（ｂ）に示すように、第１傾斜面２１１ｂの上端から下側半導体上面２１３に向かって第３方向ｚに沿って延びる第１垂直面２１１ａが形成される。
以上より、第１照射ライン８１を介して、下側半導体底面２１４側に第１傾斜面２１１ｂを有し、下側半導体上面２１３側に第１垂直面２１１ａを有する第１下側半導体側面２１１が形成されることになる。
この結果、下側半導体層２１０のうち下側半導体上面２１３側では、ウェットエッチング処理により下側半導体層２１０が略一律に削られ、図１３（ｂ）に示すように、第１傾斜面２１１ｂの上端から下側半導体上面２１３に向かって第３方向ｚに沿って延びる第１垂直面２１１ａが形成される。
以上より、第１照射ライン８１を介して、下側半導体底面２１４側に第１傾斜面２１１ｂを有し、下側半導体上面２１３側に第１垂直面２１１ａを有する第１下側半導体側面２１１が形成されることになる。
なお、図１３（ａ）（ｂ）には、ウェットエッチング処理により第１照射ライン８１を介して第１下側半導体側面２１１が形成される場合を示したが、第２下側半導体側面２１２についても、ウェットエッチング処理により、第１下側半導体側面２１１と同様に形成される。
したがって、図１３（ｂ）に示した第１下側半導体側面２１１と同様に、ウェットエッチング処理によって第２照射ライン８２にエッチング液が浸入し、第２照射ライン８２を介して下側半導体層２１０が浸食されることで、下側半導体上面２１３側に第２垂直面２１２ａを有し、下側半導体底面２１４側に第２傾斜面２１２ｂを有する第２下側半導体側面２１２が形成されることになる。
したがって、図１３（ｂ）に示した第１下側半導体側面２１１と同様に、ウェットエッチング処理によって第２照射ライン８２にエッチング液が浸入し、第２照射ライン８２を介して下側半導体層２１０が浸食されることで、下側半導体上面２１３側に第２垂直面２１２ａを有し、下側半導体底面２１４側に第２傾斜面２１２ｂを有する第２下側半導体側面２１２が形成されることになる。
続いて、下側半導体層２１０のうち、第３方向ｚから見てマスク５５が形成された領域におけるウェットエッチングの進行の仕方について説明する。
図１４（ａ）に示すように、下側半導体層２１０のうちマスク５５が積層された領域には、変質領域２１０ａが形成されている。ここで、変質領域２１０ａでは、下側半導体層２１０が変質されることで、他の領域の下側半導体層２１０と比較してエッチング液によって浸食されやすくなっている。
これにより、ステップ１０５のウェットエッチング工程において第１照射ライン８１内および第２照射ライン８２内にエッチング液が浸入した場合には、下側半導体底面２１４に加えて、変質領域２１０ａが形成された下側半導体上面２１３を起点として、ウェットエッチングが進行する。
図１４（ａ）に示すように、下側半導体層２１０のうちマスク５５が積層された領域には、変質領域２１０ａが形成されている。ここで、変質領域２１０ａでは、下側半導体層２１０が変質されることで、他の領域の下側半導体層２１０と比較してエッチング液によって浸食されやすくなっている。
これにより、ステップ１０５のウェットエッチング工程において第１照射ライン８１内および第２照射ライン８２内にエッチング液が浸入した場合には、下側半導体底面２１４に加えて、変質領域２１０ａが形成された下側半導体上面２１３を起点として、ウェットエッチングが進行する。
すなわち、下側半導体層２１０における下側半導体底面２１４側の領域では、図１４（ａ）に示すように、ウェットエッチング処理により、下側半導体底面２１４に近づくほど下側半導体層２１０が大きく削られる。
一方、下側半導体層２１０における下側半導体上面２１３側の領域では、図１４（ａ）に示すように、下側半導体上面２１３（変質領域２１０ａ）に近づくほど下側半導体層２１０が大きく削られる。
一方、下側半導体層２１０における下側半導体上面２１３側の領域では、図１４（ａ）に示すように、下側半導体上面２１３（変質領域２１０ａ）に近づくほど下側半導体層２１０が大きく削られる。
これにより、下側半導体層２１０のうち下側半導体底面２１４側には、図１４（ｂ）に示すように、下側半導体底面２１４に向かって下側半導体層２１０の内方に傾斜して延びる逆傾斜面２３５ｂが形成される。
また、下側半導体層２１０のうち下側半導体上面２１３側には、図１４（ｂ）に示すように、下側半導体上面２１３から逆傾斜面２３５ｂの上端に向かって下側半導体層２１０の外方に傾斜して延びる順傾斜面２３５ａ、および、順傾斜面２３５ａと逆傾斜面２３５ｂとの境界となる境界部２３５ｃが形成される。
また、下側半導体層２１０のうち下側半導体上面２１３側には、図１４（ｂ）に示すように、下側半導体上面２１３から逆傾斜面２３５ｂの上端に向かって下側半導体層２１０の外方に傾斜して延びる順傾斜面２３５ａ、および、順傾斜面２３５ａと逆傾斜面２３５ｂとの境界となる境界部２３５ｃが形成される。
ここで、下側半導体層２１０のうちマスク５５が形成された領域を第３方向ｚから見ると、図１２（ａ）に示すように、下側半導体上面２１３では、マスク５５（変質領域２１０ａ；図１４（ａ）参照）が形成された下側半導体層２１０の角部分を起点として、下側半導体層２１０の内方に向かってウェットエッチングが進行する。
そして、マスク５５が形成された領域では、図１２（ｂ）に示すように、下側半導体層２１０は円弧状に削られる。この結果、順傾斜面２３５ａおよび境界部２３５ｃは、第３方向ｚから見た場合に円弧状に湾曲した形状となり、また、下側半導体上面２１３と順傾斜面２３５ａとの境界には、円弧形状を有する接続部２３３（図１２参照）が形成される。
そして、マスク５５が形成された領域では、図１２（ｂ）に示すように、下側半導体層２１０は円弧状に削られる。この結果、順傾斜面２３５ａおよび境界部２３５ｃは、第３方向ｚから見た場合に円弧状に湾曲した形状となり、また、下側半導体上面２１３と順傾斜面２３５ａとの境界には、円弧形状を有する接続部２３３（図１２参照）が形成される。
以上説明したように、ステップ１０５のウェットエッチング工程では、半導体積層基板２０に対してウェットエッチング処理を施すことで、第１垂直面２１１ａと第１傾斜面２１１ｂとを有する第１下側半導体側面２１１、第２垂直面２１２ａと第２傾斜面２１２ｂとを有する第２下側半導体側面２１２、順傾斜面２３５ａと逆傾斜面２３５ｂと境界部２３５ｃとを有する接続側面２３５が形成されるとともに、下側半導体上面２１３と接続側面２３５との境界である接続部２３３が形成される。
（分割工程）
ステップ１０６の分割工程では、ステップ１０５のウェットエッチング工程により下側半導体層２１０に第１下側半導体側面２１１、第２下側半導体側面２１２および接続側面２３５が形成された半導体積層基板２０を切断し、複数の半導体発光素子１に分割する。
なお、半導体積層基板２０を複数の半導体発光素子１に分割する前に、半導体積層基板２０における基板１００が所定の厚さとなるように、基板１００の基板底面１１４（図３参照）を研削および研磨する工程を設けてもよい。
研削・研磨後の基板１００の厚みは、６０μｍ〜３００μｍ、好ましくは８０μｍ〜２５０μｍ、より好ましくは１００μｍ〜２００μｍとする。基板１００の厚みを上記範囲とすることで、ステップ１０６の分割工程において効率よく半導体積層基板２０を分割することが可能になる。
ステップ１０６の分割工程では、ステップ１０５のウェットエッチング工程により下側半導体層２１０に第１下側半導体側面２１１、第２下側半導体側面２１２および接続側面２３５が形成された半導体積層基板２０を切断し、複数の半導体発光素子１に分割する。
なお、半導体積層基板２０を複数の半導体発光素子１に分割する前に、半導体積層基板２０における基板１００が所定の厚さとなるように、基板１００の基板底面１１４（図３参照）を研削および研磨する工程を設けてもよい。
研削・研磨後の基板１００の厚みは、６０μｍ〜３００μｍ、好ましくは８０μｍ〜２５０μｍ、より好ましくは１００μｍ〜２００μｍとする。基板１００の厚みを上記範囲とすることで、ステップ１０６の分割工程において効率よく半導体積層基板２０を分割することが可能になる。
ステップ１０６の分割工程では、まず、半導体積層基板２０におけるウエハ状の基板１００の基板底面１１４（図３参照）側から、第１照射ライン８１および第２照射ライン８２に沿って、基板１００の内部にレーザを照射する。これにより、基板１００の内部に、第１照射ライン８１および第２照射ライン８２に沿ってサファイア単結晶が改質された複数の改質領域が形成される。
続いて、第１照射ライン８１および第２照射ライン８２に沿って形成された改質領域に沿うように、ウエハ状の基板１００の基板底面１１４側からブレードを押し当てることにより、改質領域を起点として亀裂を生じさせ、ウエハ状の基板１００を複数の基板１００に分割する。このとき、分割された各基板１００上には、下側半導体層２１０、上側半導体層２５０、ｐ電極３００およびｎ電極４００が存在することになる。
この分割により、基板１００における第１基板側面１１１および第２基板側面１１２（ともに図１参照）が形成される。
そして、以上の工程を経ることで、図１に示す半導体発光素子１を得ることができる。
続いて、第１照射ライン８１および第２照射ライン８２に沿って形成された改質領域に沿うように、ウエハ状の基板１００の基板底面１１４側からブレードを押し当てることにより、改質領域を起点として亀裂を生じさせ、ウエハ状の基板１００を複数の基板１００に分割する。このとき、分割された各基板１００上には、下側半導体層２１０、上側半導体層２５０、ｐ電極３００およびｎ電極４００が存在することになる。
この分割により、基板１００における第１基板側面１１１および第２基板側面１１２（ともに図１参照）が形成される。
そして、以上の工程を経ることで、図１に示す半導体発光素子１を得ることができる。
ここで、従来、分割工程において半導体積層基板２０を複数の半導体発光素子１に分割する際には、半導体積層基板２０に対して振動等が生じる場合があり、半導体積層基板２０における下側半導体層２１０同士がぶつかって、下側半導体層２１０に欠け等が発生する場合があった。
本実施の形態の半導体積層基板２０では、上述したように、ステップ１０４の表面レーザ工程及びステップ１０５のウェットエッチング工程により複数の領域に分離された下側半導体層２１０は、第１下側半導体側面２１１と第２下側半導体側面２１２とを接続する部分に接続側面２３５が形成されており、下側半導体層２１０の突出量が少ない。
したがって、本構成を有さない場合と比較して、ステップ１０６の分割工程において、下側半導体層２１０同士が衝突しにくく、また、下側半導体層２１０同士が衝突した場合であっても、従来のように下側半導体層２１０の尖った尖端部を有する場合と比較して、下側半導体層２１０の割れや欠けの発生を抑制することができる。
本実施の形態の半導体積層基板２０では、上述したように、ステップ１０４の表面レーザ工程及びステップ１０５のウェットエッチング工程により複数の領域に分離された下側半導体層２１０は、第１下側半導体側面２１１と第２下側半導体側面２１２とを接続する部分に接続側面２３５が形成されており、下側半導体層２１０の突出量が少ない。
したがって、本構成を有さない場合と比較して、ステップ１０６の分割工程において、下側半導体層２１０同士が衝突しにくく、また、下側半導体層２１０同士が衝突した場合であっても、従来のように下側半導体層２１０の尖った尖端部を有する場合と比較して、下側半導体層２１０の割れや欠けの発生を抑制することができる。
なお、本実施の形態の半導体発光素子１の製造工程では、ステップ１０３の被膜形成工程において交差部７３に形成するマスク５５の形状を円形状としたが、マスク５５の形状はこれに限られない。
図１５は、本実施の形態の半導体発光素子１の製造工程において、ステップ１０３の被膜形成工程にて形成するマスク５５の他の形状を示した図であり、マスク５５を第３方向ｚから見た図である。なお、図１５に示したマスク５５の形状は例であって、マスク５５の形状をこれらに限るものではない。
図１５は、本実施の形態の半導体発光素子１の製造工程において、ステップ１０３の被膜形成工程にて形成するマスク５５の他の形状を示した図であり、マスク５５を第３方向ｚから見た図である。なお、図１５に示したマスク５５の形状は例であって、マスク５５の形状をこれらに限るものではない。
マスク５５を第３方向ｚから見た形状は、図１５（ａ）に示すように、各辺が第１方向ｘまたは第２方向ｙに沿う四角形（正方形）であってもよい。
また、マスク５５を第３方向ｚから見た形状は、図１５（ｂ）に示すように、各対角線が第１方向ｘまたは第２方向ｙに沿う四角形（正方形）であってもよい。
さらに、マスク５５を第３方向ｚから見た形状は、図１５（ｃ）（ｄ）に示すように、第１方向ｘおよび第２方向ｙに沿って延びる十字形状であってもよい。
さらにまた、マスク５５は、保護膜５１と同一の材料で構成する場合には、図１５（ｅ）（ｆ）に示すように、保護膜５１とつながって形成されていてもよい。
また、マスク５５を第３方向ｚから見た形状は、図１５（ｂ）に示すように、各対角線が第１方向ｘまたは第２方向ｙに沿う四角形（正方形）であってもよい。
さらに、マスク５５を第３方向ｚから見た形状は、図１５（ｃ）（ｄ）に示すように、第１方向ｘおよび第２方向ｙに沿って延びる十字形状であってもよい。
さらにまた、マスク５５は、保護膜５１と同一の材料で構成する場合には、図１５（ｅ）（ｆ）に示すように、保護膜５１とつながって形成されていてもよい。
ただし、マスク５５を第３方向ｚから見た形状は、以下の理由により、円形状、各辺が第１方向ｘまたは第２方向ｙに沿う正方形、または、各対角線が第１方向ｘまたは第２方向ｙに沿う正方形であることが好ましく、円形状または各辺が第１方向ｘまたは第２方向ｙに沿う正方形であることがより好ましい。
すなわち、マスク５５がこのような形状であると、例えばステップ１０４の表面レーザ工程において第１照射ライン８１または第２照射ライン８２を形成する位置が、予め定めた予定位置からずれてしまった場合であっても、第１照射ライン８１と第２照射ライン８２とがマスク５５上で交差しやすくなるからである。
すなわち、マスク５５がこのような形状であると、例えばステップ１０４の表面レーザ工程において第１照射ライン８１または第２照射ライン８２を形成する位置が、予め定めた予定位置からずれてしまった場合であっても、第１照射ライン８１と第２照射ライン８２とがマスク５５上で交差しやすくなるからである。
ここで、例えばステップ１０４の表面レーザ工程において第１照射ライン８１と第２照射ライン８２とがマスク５５上で交差しなかった場合、第１照射ライン８１と第２照射ライン８２とにより複数の領域に分離される下側半導体層２１０においてマスク５５が積載されていない領域が形成される。そして、下側半導体層２１０のうちマスク５５が積載されていない領域では、マスク５５により変質された変質領域２１０ａが形成されていないため、ステップ１０５のウェットエッチング工程において、接続側面２３５における順傾斜面２３５ａが形成されなくなる懸念がある。
したがって、マスク５５を上述の形状にすることが好ましい。
したがって、マスク５５を上述の形状にすることが好ましい。
なお、マスク５５の形状が円形状の場合（図９参照）、マスク５５の直径は、例えば、ステップ１０４の表面レーザ工程にて形成する第１照射ライン８１および第２照射ライン８２の幅よりも大きく、また、ステップ１０２の半導体除去工程にて形成する第１溝部７１および第２溝部７２の幅以下の範囲であることが好ましい。
また、マスク５５の形状が、各辺が第１方向ｘまたは第２方向ｙに沿った正方形（図１５（ａ）参照）の場合、マスク５５の各辺の長さは、例えば、第１照射ライン８１および第２照射ライン８２の幅よりも大きく、また、隣接する保護膜５１同士の距離以下の範囲であることが好ましい。
さらにまた、マスク５５の形状が、各対角線が第１方向ｘまたは第２方向ｙに沿った正方形（図１５（ｂ）参照）の場合、マスク５５の各対角線の長さは、例えば、第１照射ライン８１および第２照射ライン８２の幅よりも大きく、また、隣接する保護膜５１同士の距離の２倍以下の範囲であることが好ましい。
また、マスク５５の形状が、各辺が第１方向ｘまたは第２方向ｙに沿った正方形（図１５（ａ）参照）の場合、マスク５５の各辺の長さは、例えば、第１照射ライン８１および第２照射ライン８２の幅よりも大きく、また、隣接する保護膜５１同士の距離以下の範囲であることが好ましい。
さらにまた、マスク５５の形状が、各対角線が第１方向ｘまたは第２方向ｙに沿った正方形（図１５（ｂ）参照）の場合、マスク５５の各対角線の長さは、例えば、第１照射ライン８１および第２照射ライン８２の幅よりも大きく、また、隣接する保護膜５１同士の距離の２倍以下の範囲であることが好ましい。
ここで、マスク５５の径が過度に大きい場合、それに伴って下側半導体層２１０に形成される変質領域２１０ａの面積も大きくなるため、ステップ１０５のウェットエッチング工程において、下側半導体層２１０の下側半導体上面２１３側が大きく削られる。そして、下側半導体層２１０の下側半導体上面２１３側が大きく削られた場合、接続部２３３や接続側面２３５の順傾斜面２３５ａを第３方向ｚから見た形状が、曲率の大きな円弧形状になりやすい。
接続部２３３や順傾斜面２３５ａの曲率が大きくなった場合には、曲率が小さい場合と比較して、例えば下側半導体層２１０に対して他の部材等がぶつかった場合に、接続部２３３等に力が集中しやすくなり、下側半導体層２１０に割れや欠け等が発生しやすくなる懸念がある。
接続部２３３や順傾斜面２３５ａの曲率が大きくなった場合には、曲率が小さい場合と比較して、例えば下側半導体層２１０に対して他の部材等がぶつかった場合に、接続部２３３等に力が集中しやすくなり、下側半導体層２１０に割れや欠け等が発生しやすくなる懸念がある。
また、マスク５５の径が過度に小さい場合、それに伴って変質領域２１０ａの面積も小さくなるため、ステップ１０５のウェットエッチング工程において、変質領域２１０ａを起点とした下側半導体層２１０の下側半導体上面２１３側における浸食が十分に行われない場合がある。そして、変質領域２１０ａを起点とした浸食が不十分な場合、上述の接続部２３３や接続側面２３５における順傾斜面２３５ａが形成されなかったり、接続部２３３や順傾斜面２３５ａの形状が、曲率の大きな円弧形状となったりする傾向がある。
さらに、マスク５５の径が過度に小さい場合、それに伴って変質領域２１０ａの面積も小さくなるため、ステップ１０４の表面レーザ工程にて形成する第１照射ライン８１と第２照射ライン８２とがマスク５５上で交差しにくくなる傾向がある。第１照射ライン８１と第２照射ライン８２とがマスク５５上で交差しない場合には、上述したように、第１照射ライン８１と第２照射ライン８２とにより複数の領域に分離された下側半導体層２１０において、変質領域２１０ａが形成されていない領域が発生する。そして、変質領域２１０ａが形成されていない下側半導体層２１０では、ステップ１０５のウェットエッチング工程において下側半導体上面２１３側がエッチングの起点とはならないため、上述したような順傾斜面２３５ａが形成されない場合がある。
なお、本実施の形態の半導体発光素子１の製造工程では、ステップ１０３の被膜形成工程において交差部７３にマスク５５を積層することにより、積層半導体層２００（下側半導体層２１０）が変質した変質領域２１０ａを交差部７３に形成した。しかし、変質領域２１０ａを形成する方法としては、マスク５５の積層に限られず、例えば、交差部７３にて露出する積層半導体層２００（下側半導体層２１０）に対して酸化・還元等の処理を施すことによって、積層半導体層２００（下側半導体層２１０）が変質した変質領域２１０ａを形成しても構わない。
１…半導体発光素子、２０…半導体積層基板、５１…保護膜、５５…マスク、７１…第１溝部、７２…第２溝部、７３…交差部、８１…第１照射ライン、８２…第２照射ライン、１００…基板、２００…積層半導体層、２１０…下側半導体層、２１０ａ…変質領域、２１１…第１下側半導体側面、２１１ａ…第１垂直面、２１１ｂ…第１傾斜面、２１２…第２下側半導体側面、２１２ａ…第２垂直面、２１２ｂ…第２傾斜面、２１３…下側半導体上面、２１４…下側半導体底面、２３０…上面周縁、２３１…第１直線部、２３２…第２直線部、２３３…接続部、２３５…接続側面、２３５ａ…順傾斜面、２３５ｂ…逆傾斜面、２３５ｃ…境界部、２５０…上側半導体層、３００…ｐ電極、４００…ｎ電極
Claims (5)
- 基板上に、通電により発光する発光層を含みＩＩＩ族窒化物により構成される半導体層が積層された半導体積層基板に対して、ＳｉＯ ２ もしくは金属薄膜から構成され当該半導体層上の一部の領域に積層されて当該一部の領域を被覆する被覆部を形成する被覆部形成工程と、
前記被覆部が形成された前記半導体積層基板に対して、前記半導体層を当該被覆部が形成された側から前記基板に到達するように局所的に除去することで、当該被覆部にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、
前記被覆部および前記分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程と
を含む半導体発光素子の製造方法。 - 前記被覆部形成工程では、ＳｉＯ ２ から構成される前記被覆部を形成するとともに、ＳｉＯ ２ から構成され且つ前記半導体層上の当該被覆部とは異なる領域を被覆する他の被覆部を形成し、
前記分割溝形成工程では、前記被覆部で交差し且つ前記他の被覆部を通過しない前記複数の分割溝を形成すること
を特徴とする請求項１記載の半導体発光素子の製造方法。 - 前記被覆部形成工程の前に、前記半導体積層基板に対して、前記基板とは反対側から前記半導体層の一部を局所的に除去し、当該半導体層が当該基板側に向かって凹むとともに互いに交差する複数の溝部を形成することで、当該半導体層における当該基板とは反対側を複数の領域に分離する半導体除去工程を更に含み、
前記被覆部形成工程では、前記複数の溝部が交差する交差部に前記被覆部を形成し、
前記分割溝形成工程では、前記複数の溝部に沿うとともに前記交差部にて交差する前記複数の分割溝を形成することを特徴とする請求項１または２記載の半導体発光素子の製造方法。 - 基板上に、通電により発光する発光層を含みＩＩＩ族窒化物により構成される半導体層が積層された半導体積層基板に対して、当該半導体層の一部の領域をＳｉＯ ２ もしくは金属薄膜により被覆し、または当該半導体層の一部の領域に酸化処理もしくは還元処理を施すことで、当該半導体層の一部の領域を変質させた変質領域を形成する変質領域形成工程と、
前記変質領域が形成された前記半導体積層基板に対して、前記半導体層を当該変質領域が形成された側から前記基板に到達するまで局所的に除去することで、当該変質領域にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、
前記変質領域および前記複数の分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程と
を含む半導体発光素子の製造方法。 - 通電により発光する発光層を含む半導体層を備える半導体発光素子であって、
前記半導体層は、半導体底面と、当該半導体底面の第１の周縁から当該半導体層の上方に立ち上がる半導体側面と、当該半導体側面の上方における第２の周縁から当該半導体層の内方に向かって延びることで上方を向く半導体上面とを有し、
前記第２の周縁は、直線状に延びる複数の直線部と、隣接する当該直線部同士を接続する複数の接続部とを有するとともに、それぞれの接続部は、前記半導体上面と垂直な方向から見た場合に、当該接続部により接続される２つの直線部の延長線同士の交点よりも内側に位置し、
前記半導体側面は、前記第１の周縁から前記第２の周縁における前記直線部へ向けて立ち上がる直線部側面と、当該第１の周縁から当該第２の周縁における前記接続部へ向けて立ち上がる接続側面とを有し、
前記接続側面は、前記第１の周縁から前記半導体層の上方且つ外方に傾斜する外方傾斜面と、当該外方傾斜面の上端から前記第２の周縁における前記接続部に向けて、当該半導体層の上方且つ内方に傾斜する内方傾斜面とを有することを特徴とする半導体発光素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012254089A JP5920186B2 (ja) | 2012-11-20 | 2012-11-20 | 半導体発光素子の製造方法および半導体発光素子 |
| US14/060,000 US9276170B2 (en) | 2012-10-23 | 2013-10-22 | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
| CN201310503421.1A CN103779468B (zh) | 2012-10-23 | 2013-10-23 | 半导体发光元件及半导体发光元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012254089A JP5920186B2 (ja) | 2012-11-20 | 2012-11-20 | 半導体発光素子の製造方法および半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014103238A JP2014103238A (ja) | 2014-06-05 |
| JP5920186B2 true JP5920186B2 (ja) | 2016-05-18 |
Family
ID=51025497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012254089A Active JP5920186B2 (ja) | 2012-10-23 | 2012-11-20 | 半導体発光素子の製造方法および半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5920186B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180070489A (ko) * | 2016-12-16 | 2018-06-26 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105371995B (zh) * | 2015-12-04 | 2017-11-28 | 哈尔滨汽轮机厂有限责任公司 | 一种具有自检功能的测力计 |
| JP7169513B2 (ja) | 2019-12-23 | 2022-11-11 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5157081B2 (ja) * | 2006-04-24 | 2013-03-06 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
-
2012
- 2012-11-20 JP JP2012254089A patent/JP5920186B2/ja active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180070489A (ko) * | 2016-12-16 | 2018-06-26 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
| KR102438948B1 (ko) * | 2016-12-16 | 2022-08-31 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
| KR102549581B1 (ko) * | 2016-12-16 | 2023-06-28 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014103238A (ja) | 2014-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| JP5267462B2 (ja) | 半導体発光素子及びその製造方法 | |
| US9276170B2 (en) | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element | |
| WO2011074534A1 (ja) | 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器 | |
| US10084112B2 (en) | Light emitting diode and method of fabricating the same | |
| JP6047989B2 (ja) | 半導体発光素子及びその製造方法 | |
| TWI614914B (zh) | 發光元件及其製造方法 | |
| KR101035878B1 (ko) | Ⅲ족 질화물 반도체 발광소자 | |
| JP2007242645A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| US8916904B2 (en) | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device | |
| JP4937599B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2011233808A (ja) | 半導体発光素子、その製造方法および半導体発光素子の電極の設計方法 | |
| JP5920186B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
| US20150021622A1 (en) | Light-emitting element and method for manufacturing same | |
| JP5025199B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5929705B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| CN106981553B (zh) | 发光元件及其制造方法 | |
| CN110061111B (zh) | 发光元件及其制造方法 | |
| TW201725660A (zh) | 發光元件及其製造方法 | |
| US9553238B2 (en) | Method of manufacturing light emitting element | |
| JP5644745B2 (ja) | 半導体発光素子および発光装置 | |
| JP2009033205A (ja) | 窒化物半導体発光素子の製造方法 | |
| EP2765619A2 (en) | Semiconductor light emitting device | |
| JP2009060142A (ja) | 窒化物系半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5920186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |