JP2013051260A - 半導体発光チップの製造方法および半導体発光チップ - Google Patents
半導体発光チップの製造方法および半導体発光チップ Download PDFInfo
- Publication number
- JP2013051260A JP2013051260A JP2011187363A JP2011187363A JP2013051260A JP 2013051260 A JP2013051260 A JP 2013051260A JP 2011187363 A JP2011187363 A JP 2011187363A JP 2011187363 A JP2011187363 A JP 2011187363A JP 2013051260 A JP2013051260 A JP 2013051260A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- modified region
- sapphire substrate
- light emitting
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
Abstract
【解決手段】表面がサファイア単結晶のC面で構成されたサファイア基板の表面に、表面およびサファイア単結晶のM面に沿った第1方向に向かう第1溝部と、表面に沿うとともに第1方向と交差する第2方向に向かい且つ第1溝部の幅よりも幅が狭い第2溝部とを備える半導体層を形成し、半導体層が形成されたサファイア基板に対し、サファイア基板の裏面側からレーザ光を照射することで、サファイア基板の内部に、第1方向に向かうとともに第1溝部と重なる第1改質領域と、第2方向に向かうとともに第2溝部と重なる第2改質領域とを形成し、第1改質領域および第2改質領域が形成されたサファイア基板を、第1改質領域および第2改質領域を用いて分割し、半導体発光チップを得る。
【選択図】図6
Description
公報記載の従来技術として、素子群形成基板に想定された分割予定ラインに沿って基板の内部にレーザ光を集光させて照射することで、レーザ光の照射前よりも結晶強度が低い改質領域を形成した後、この改質領域を起点として素子群形成基板を分割して発光チップを得る技術がある(特許文献1参照)。
[1]表面および裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のM面に沿った第1方向に向かう第1溝部と、当該表面に沿うとともに当該第1方向と交差する第2方向に向かい且つ当該第1溝部の幅よりも幅が狭い第2溝部とを備える半導体層を形成する半導体形成工程と、
前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第1方向に向かうとともに当該第1溝部と重なる第1改質領域と、前記第2方向に向かうとともに当該第2溝部と重なる第2改質領域とを形成する改質領域形成工程と、
前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第1改質領域および当該第2改質領域を用いて分割する分割工程と
を含む半導体発光チップの製造方法。
[2]前記半導体形成工程では、前記第1溝部および前記第2溝部をそれぞれ複数ずつ形成するとともに、隣接する前記第1溝部同士の間隔を、隣接する当該第2溝部同士の間隔よりも広くすることを特徴とする[1]記載の半導体発光チップの製造方法。
[3]前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に前記第1改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第1深さよりも浅い第2深さとなる位置に前記第2改質領域を形成することを特徴とする[1]または[2]記載の半導体発光チップの製造方法。
[4]前記改質領域形成工程では、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対して、前記第2改質領域を形成した後、前記第1改質領域を形成することを特徴とする[1]乃至[3]のいずれか記載の半導体発光チップの製造方法。
[5]前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割することを特徴とする[1]乃至[4]のいずれか記載の半導体発光チップの製造方法。
III族窒化物半導体を含み、前記サファイア基板の前記表面に積層される半導体層とを備え、
前記サファイア基板における前記表面は、サファイア単結晶のC面に沿って形成され、
前記サファイア基板における2つの前記第1側面は、それぞれ、サファイア単結晶のM面に沿って形成されるとともに、それぞれ、前記表面と当該第1側面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、
前記サファイア基板における2つの前記第2側面は、それぞれ、サファイア単結晶のM面およびC面に交差する面に沿って形成されるとともに、前記表面と当該第2側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有し、
前記半導体層は、前記サファイア基板の前記表面に積層される下層と、当該下層よりも小さい投影面積を有し、当該下層の上面における周縁部が露出するように当該下層の当該上面に積層される上層とを備え、
前記下層の前記周縁部は、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿う2つの第1周縁部と、当該表面と前記第2側面との境界の向きに沿う2つの第2周縁部とを有し、
2つの前記第1周縁部は、それぞれ、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、第1の幅を有する第1溝部に沿った切断により形成され、
2つの前記第2周縁部は、それぞれ、前記サファイア基板の前記表面と前記第2側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、前記第1の幅よりも狭い第2の幅を有する第2溝部に沿った切断により形成されること
を特徴とする半導体発光チップ。
[7]前記表面と前記第1側面との境界の向きに沿う方向における当該第1側面の長さは、当該表面と前記第2側面との境界の向きに沿う方向における当該第2側面の長さよりも短いことを特徴とする[6]記載の半導体発光チップ。
[8]前記第1改質領域が、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に存在し、
前記第2改質領域が、前記サファイア基板の前記裏面からの深さが前記第1深さよりも浅い第2深さとなる位置に存在すること
を特徴とする[6]または[7]記載の半導体発光チップ。
[9]前記サファイア基板における2つの前記第2側面が、サファイア単結晶のA面に沿って形成されることを特徴とする[6]乃至[8]のいずれか記載の半導体発光チップ。
図1に示す発光チップ10は、基板表面11aおよびその裏側となる基板裏面11bを有する基板11と、基板11の基板表面11a上に積層された半導体層15と、半導体層15の上に形成されたp電極16aおよびn電極16bとを有している。そして、これら半導体層15、p電極16aおよびn電極16bによって、半導体発光素子31が構成されている。
基板表面11aは、光出力向上の為に凹凸加工を施してもよい。基板表面11aに形成する凹凸の形状および製造方法は、公知の技術を適用することができる。例えば、直径0.5〜5μm、高さ0.5〜2μmの略円錐形状または略角錐形状の凸部を2〜5μm間隔に形成して凹凸加工を施した基板表面11aに、半導体層15を形成するのが好適である。
また、基板裏面11bは、表面粗さが2nm〜1000nmの凹凸を有する面であることが好ましく、表面粗さが10nm〜500nmの凹凸を有する面であることがより好ましい。このような凹凸を有することで、凹凸を有さない場合と比較して、基板裏面11bからの光取り出し効率を向上させることが可能になる。
本実施の形態においては、4つの基板側面のうち、2つの短辺側の基板側面は、基板11として用いられるサファイア単結晶のM面([1−100]面)に沿って設けられており、他の長辺側の2つの基板側面は、サファイア単結晶のA面([11−20]面)に沿って設けられている。ここで、「−」は、「−」の後に続く数字の上に付くバーを表す。以下の説明においては、サファイア単結晶のM面に沿った2つの基板側面を、第1基板側面111と称し、A面に沿った2つの基板側面を、第2基板側面112と称する。
ここで、下層12aの周縁に沿って存在する段差のうち、サファイア単結晶のM面に沿った部分の幅、すなわち第1基板側面111と上層12bとの距離を第1の長さw1とし、A面に沿った部分の幅、すなわち第2基板側面112と上層12bとの距離を第2の長さw2とする。なお、1つの発光チップ10には、サファイア単結晶のM面に沿った段差が2つ存在し、A面に沿った段差が2つ存在する。本実施の形態においては、M面に沿った2つの段差の幅(第1の長さw1)は互いに等しく、A面に沿った2つの段差の幅(第2の長さw2)は互いに等しい。また、本実施の形態では、第1の長さw1および第2の長さw2は、w1>w2の関係を有している。
また、本実施の形態で得られる発光チップ10の基板11におけるサファイア単結晶のM面に沿った短辺側の長さは、第1発光層長さc1+(第2の長さw2)×2で表され、A面に沿った長辺側の長さは、第2発光層長さc2+(第1の長さw1)×2で表される。
この例では、まず、サファイア単結晶からなるウエハ状の基板11に半導体層15を形成することで、半導体積層基板20(後述する図3参照)を得る半導体層積層工程を実行する(ステップ101)。
次に、ステップ101で得られた半導体積層基板20に対し、複数の半導体発光素子31を形成することで、素子群形成基板30(後述する図4参照)を得る素子群形成工程を実行する(ステップ102)。
続いて、ステップ102で得られた素子群形成基板30に対して、基板11の内部に、上述した第2改質領域52を形成する第2改質領域形成工程を実行する(ステップ103)。
さらに続いて、ステップ103により第2改質領域52を形成した素子群形成基板30に対して、基板11の内部に、上述した第1改質領域51を形成する第1改質領域形成工程を実行する(ステップ104)。
そして、基板11の内部に第1改質領域51及び第2改質領域52を形成した素子群形成基板30に対し、第1改質領域51および第2改質領域52を起点とした分割を行うことで、素子群形成基板30から、個片化した発光チップ10を得る分割工程を実行する(ステップ105)。
図3は、ステップ101の半導体層積層工程を実行することによって得られた半導体積層基板20の構成の一例を示す図である。ここで、図3(a)は、半導体積層基板20を、半導体層15が積層された側から見た上面図であり、図3(b)は、図3(a)のIIIB−IIIB断面図である。なお、図3(a)は、図3(b)をIIIA方向から見たものに対応している。
図3(a)に示すように、半導体層15が積層された側には積層された半導体層15のp型層14が露出している。
基板11上に半導体層15を形成する場合、基板11として300〜1000μmの厚みのものを用いることが好ましい。基板11の厚さが300μm未満であると、半導体層15を積層する途中で基板11が反ってしまい、不都合である。また基板11の厚さが1000μmを超える場合は、基板11のコストアップに加えて、半導体層15の積層後、研磨により基板11を薄くするのに労力を要する。
半導体層15を基板11の基板表面11aに積層する方法としては、MOCVD法(有機金属化学気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エピタキシー法)、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、MOCVD法が挙げられる。
図4は、図3の半導体積層基板20に対して、ステップ102の素子群形成工程を実行することにより得られた素子群形成基板30の構成の一例を示す図である。ここで、図4(a)は、素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図4(b)は、図4(a)のIVB−IVB断面図であり、図4(c)は、図4(a)のIVC−IVC断面図である。さらに、図4(d)は、図4(a)のIVD−IVD断面図であり、図4(e)は、図4(a)のIVE−IVE断面図である。ここで、図4(a)は、図4(b)〜(e)をIVA方向から見たものに対応する。
なお、本実施の形態では、基板11を構成するサファイア単結晶のM面に沿い且つ基板表面11aに沿う方向(第1溝部41に沿う方向)が「第1方向」に対応し、サファイア単結晶のA面に沿い且つ基板表面11aに沿う方向(第2溝部42に沿う方向)が「第2方向」に対応する。
図4(a)〜(c)に示すように、本実施の形態においては、第1の幅n1および第2の幅n2はn1>n2の関係を有する。また、本実施の形態においては、第1間隔p1および第2間隔p2はp1>p2の関係を有する。さらに、本実施の形態においては、第1間隔p1は、第2発光層長さc2と第1の幅n1とを加えた長さに等しく、第2間隔p2は、第1発光層長さc1と第2の幅n2とを加えた長さに等しい。
第1溝部41および第2溝部42を形成する手段としては、ウェットエッチングおよびドライエッチング等のエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層15のうち除去しない部分を傷めにくいからである。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半導体層15の表面に所定のマスクを形成する。
また、本実施の形態では、第1溝部41および第2溝部42を形成するのと同時に、n電極16bを設置するためにn型層12の一部を露出させたが、これらを別工程で行ってもよい。
第1の幅n1が15μmよりも小さい場合または第2の幅n2が10μmよりも小さい場合は、第1の幅n1を15μm以上および第2の幅n2を10μm以上とした場合に比べて、ステップ105の分割工程において切断面が半導体発光素子31まで到達する可能性が高まることにより、得られる発光チップ10において外観不良が生じやすくなる。一方、第1の幅n1が50μmよりも大きい場合または第2の幅n2が40μmよりも大きい場合は、第1の幅n1を50μm以下および第2の幅n2を40μm以下とした場合に比べて、ウエハ1枚あたりから得られる発光チップ10の個数が少なくなり、生産性の観点から好ましくない。
また、第1溝部41および第2溝部42の断面形状は、矩形状、U字状およびV字状等どのような形状でもよいが、矩形状にすることが好ましい。
p電極16aおよびn電極16bとしては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。また、p電極16aおよびn電極16bを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制限なく用いることができる。
加工後の基板11の厚みは、60〜300μm、好ましくは80〜250μm、より好ましくは100〜200μmとする。基板11の厚みを上記範囲とすることで、ステップ106の分割工程において素子群形成基板30の分割が容易になり、効率よく素子群形成基板30を分割することができる。
基板裏面11bは、凹凸がない鏡面よりも、凹凸を有する面のほうが望ましい。基板裏面11bの表面粗さは、2nm〜1000nmの範囲であることが好ましく、10nm〜500nmの範囲であることがより好ましい。なお、表面粗さとは中心平均粗さ(Ra)のことをいい、触針式表面粗さ計、光学式表面粗さ計および原子間力顕微鏡などによって測定することができる。
基板裏面11bの表面粗さが1000nmよりも大きい場合には、後述する改質領域形成工程にて基板裏面11b側からレーザ光を照射する際に、基板裏面11bでレーザ光が散乱しやすくなり、改質領域が形成されにくくなることで、素子群形成基板30の分割が困難になるおそれがある。一方、基板裏面11bの表面粗さが2nm未満の場合には、基板裏面11bの表面粗さが2nm以上の場合と比較して、発光チップ10における光取り出し効率が低下するおそれがある。
したがって、加工後の基板裏面11bの表面粗さが上記範囲となるように、基板裏面11bの研磨加工を行う。
図5は、図4の素子群形成基板30に対して、ステップ103の第2改質領域形成工程を実行することにより得られた、第2改質領域52形成後の素子群形成基板30の構成の一例を示す図である。ここで、図5(a)は、第2改質領域52形成後の素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図5(b)は、図5(a)のVB−VB断面図であり、図5(c)は、図5(a)のVC−VC断面図である。さらに、図5(d)は、図5(a)のVD−VD断面図であり、図5(e)は、図5(a)のVE−VE断面図である。ここで、図5(a)は、図5(b)〜(e)をVA方向から見たものに対応する。
また、複数の第2改質領域52は、基板表面11aと垂直な方向から見た場合に、それぞれ第2溝部42の中央部と重なり、隣接する第2改質領域52同士は第2間隔p2をとるように形成されている。
基板11の内部では、レーザ光L2の集光点において、基板11を構成するサファイア単結晶が溶融・再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。
本実施の形態では、1パルス分のレーザ光L2が照射されるごとに、基板11の内部におけるレーザ光L2の照射位置が、第2溝部42に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bからの距離が第2深さD2となる位置に、第2溝部42に沿って、複数の改質部が順次形成されていくことになる。図5(d)に示すように、この第2溝部42に沿って形成された複数の改質部により、第2改質領域52が構成される。
図6は、図5の第2改質領域52形成後の素子群形成基板30に対して、ステップ104の第1改質領域形成工程を実行することにより得られた、第1改質領域51形成後の素子群形成基板30の構成の一例を示す図である。ここで、図6(a)は、第1改質領域51形成後の素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図6(b)は、図6(a)のVIB−VIB断面図であり、図6(c)は、図6(a)のVIC−VIC断面図である。さらに、図6(d)は、図6(a)のVID−VID断面図であり、図6(e)は、図6(a)のVIE−VIE断面図である。ここで、図6(a)は、図6(b)〜(e)をVIA方向から見たものに対応する。
また、複数の第1改質領域51は、基板表面11aと垂直な方向から見た場合に、それぞれ第1溝部41の中央部と重なり、隣接する第1改質領域51同士は第1間隔p1をとるように形成されている。
さらに、第1改質領域51は、第2改質領域52が形成された位置(第2深さD2)よりも基板裏面11bからの距離が大きい第1深さD1に形成されている。すなわち、第1深さD1および第2深さD2は、D1>D2の関係を有する。
基板11の内部では、レーザ光L1の集光点において、基板11を構成するサファイア単結晶が、溶融・再固化することで、または、多光子吸収などが起こることで、改質された改質部が形成される。
本実施の形態では、1パルス分のレーザ光L1が照射されるごとに、基板11の内部におけるレーザ光L1の照射位置が、第1溝部41に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bからの距離が第1深さD1となる位置に、第1溝部41に沿って、複数の改質部が順次形成されていくことになる。図6(d)に示すように、この第1溝部41に沿って形成された複数の改質部により、第1改質領域51が形成される。
レーザ光L1の波長としては、例えば、355nm、266nm等を用いることができ、レーザ光L1の周波数は、例えば、15000〜300000Hzとする。
また、レーザ光L1の強度は、例えば、0.5〜5.0μJの範囲とすることができる。
しかしこれだけに限られるものではない。すなわち、第1溝部41の数と第1改質領域51の数とが異なっていてもよい。同様に、第2溝部42の数と、第2改質領域の数とが異なっていても良い。
例えば、複数の半導体発光素子31が積載された発光チップ10を形成する場合等は、複数の第1溝部41および複数の第1改質領域51のうち、少なくとも2つの第1溝部41と2つの第1改質領域51とがそれぞれ重なるように形成されていればよく、第1改質領域51が重ねて形成されない第1溝部41が存在してもよい。同様に、複数の第2溝部42および複数の第2改質領域52のうち、少なくとも2つの第2改質領域52がそれぞれ重なるように形成されていればよく、第2改質領域52が重ねて形成されない第2溝部42が存在してもよい。
分割工程では、ステップ104の第1改質領域形成工程終了後、図6の第1改質領域51までが形成された素子群形成基板30を、第1改質領域51および第2改質領域52に沿って切断し、複数の発光チップ10に分割する。
具体的には、図6に示す素子群形成基板30に対し、第1改質領域51および第2改質領域52に沿うようにブレード(図示せず)を押し当てることにより、第1改質領域51および第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を複数の発光チップ10に分割する。
続いて、サファイア単結晶のA面に沿って切断された短冊状の素子群形成基板30に対して、基板裏面11b側から、複数の第1改質領域51のそれぞれに沿うように、順にブレードを押し当てる。これにより、第1改質領域51を起点として亀裂を生じさせ、短冊状の素子群形成基板30をサファイア単結晶のM面に沿って切断する。
そして、以上の各工程を経ることで、図1に示す発光チップ10を得ることができる。
これにより、基板11を構成するサファイア単結晶のM面に沿った方向では、ステップ105の分割工程において、第1改質領域51を起点として生じた亀裂がサファイア単結晶のM面に対して傾斜した場合でも、亀裂は第1溝部41に到達しやすいため、切断面が半導体発光素子31にまで及ぶことが抑制される。したがって、発光チップ10に外観不良が発生するのを抑制することができる。
これにより、第1改質領域51を第2改質領域52よりも基板裏面11bからの距離が短い(半導体層15からの距離が長い)位置に形成した場合と比較して、半導体発光素子31に亀裂が及ぶのをより抑制することが可能になる。
これは次の理由による。第1改質領域51を起点として生じる亀裂がサファイア単結晶のM面に対して傾斜する場合の傾斜角度が略一定だとすると、第1改質領域51から半導体層15へと至る基板表面11aと垂直方向の距離が長いほど、第1改質領域51から生じた亀裂は、半導体層15へ到達する際に第1改質領域51が形成された位置からずれることになる。したがって、第1改質領域51と半導体層15との距離が短いほど、半導体発光素子31に亀裂が及ぶことが抑制され、半導体発光素子31の外観不良を抑制することができるからである。
この場合、基板表面11aと垂直な方向から見て、基板11側から半導体層15側に向かって切断面が傾斜しやすい方向とは逆側に、第1改質領域51をずらして形成することが好ましい。ステップ105の分割工程において、第1改質領域51を起点として生じた亀裂がサファイア単結晶のM面に対して傾斜した場合であっても、亀裂が半導体発光素子31に及ぶことをより抑制できるからである。
発光チップ10を基板表面11aの上方から見た形状は、例えば、図7(a)に示すように、第1発光層長さc1と第2発光層長さc2が同じ長さである正方形であってもよい。
さらに、発光チップ10を基板表面11aの上方から見た形状は、図7(b)に示すように、第1発光層長さc1を第2発光層長さc2よりも長くする長方形であってもよい。
この場合、M面に沿った方向とは異なる方向が「第2方向」に対応する。
本発明者は、第1溝部41、第2溝部42、第1改質領域51および第2改質領域52の加工条件を異ならせた素子群形成基板30の作製を行い、作製した素子群形成基板30を分割して得られた発光チップ10の外観不良発生率およびIr不良発生率について検討を行った。
また、表1には、得られた発光チップ10の構成として、半導体層15および基板11を合わせた発光チップ10の厚さと、発光チップ10における第1発光層長さc1と、発光チップ10における第2発光層長さc2とを示している。
なお、外観不良とは、発光チップ10において半導体発光素子31に欠けが生じることをいい、10000個の発光チップ10のうち外観不良の発光チップ10が生じた割合を、外観不良発生率とした。
また、Ir不良とは、発光チップ10に逆方向電圧Vrとして20Vを印加した場合に、逆方向電流Irが10μA以上流れることをいい、10000個の発光チップ10のうちIr不良の発光チップ10が生じた割合を、Ir不良発生率とした。
その後、実施の形態の素子群形成工程(ステップ102)において説明した手順により、第1溝部41および第2溝部42を形成し、半導体層15の所定の位置にp電極16aおよびn電極16bを形成し、その後、基板裏面11bを研削および研磨し、素子群形成基板30を得た。
ここで、実施例1〜3では、第1溝部41の第1の幅n1を30μmとするとともに、第2溝部42の第2の幅n2を20μmとした。また、実施例4では、第1溝部41の第1の幅n1を20μmとするとともに、第2溝部42の第2の幅n2を15μmとした。したがって、実施例1〜4においては、第1の幅n1および第2の幅n2は、n1>n2の関係を有している。
一方、比較例1〜4では、第1の幅n1を15μmとするとともに、第2の幅n2を20μmとした。したがって、比較例1〜4では、第1の幅n1および第2の幅n2は、n1<n2の関係を有している。
さらに、比較例5では、第1の幅n1および第2の幅n2をともに20μmとした。したがって、比較例5では、第1の幅n1および第2の幅n2は、n1=n2の関係を有している。
また、研削および研磨は、全実施例および全比較例において、素子群形成基板30における半導体層15の厚さと基板11の厚さとを合わせた厚さが150μmとなるように行った。
なお、実施例1、実施例2、実施例4、比較例1および比較例4では、第1改質領域51を形成する第1深さD1を100μmとし、第2改質領域52を形成する第2深さD2を50μmとした。また、実施例3では、第1深さD1を70μmとするとともに、第2深さD2を100μmとした。さらに比較例2および比較例3では、第1深さD1を50μmとするとともに、第2深さD2を100μmとした。さらにまた、比較例5では、第1深さD1および第2深さD2をともに100μmとした。
実施例1、3、4および比較例1、2、5で得られた発光チップ10は、第1発光層長さc1が220μm、第2発光層長さc2が370μmであり、発光チップ10を基板表面11a側から見た形状が、基板11を構成するサファイア単結晶のA面に沿った方向を長辺とする長方形であった。
また、実施例2で得られた発光チップ10は、第1発光層長さc1および第2発光層長さc2がともに220μmであり、発光チップ10を基板表面11a側から見た形状が、正方形であった。
さらに、比較例3、4で得られた発光チップ10は、第1発光層長さc1が370μm、第2発光層長さc2が220μmであり、発光チップ10を基板表面11a側から見た形状が、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった。
表1に示すように、実施例1〜4において、素子群形成基板30の分割によって得られた発光チップ10の外観不良発生率は1%未満であった。一方、比較例1〜5においては、発光チップ10の外観不良発生率は、いずれも1%以上であり、実施例1〜4と比較して、外観不良の発光チップ10が生じ易くなることが分かった。
また、実施例1〜4において、発光チップ10のIr不良発生率は、いずれも1%未満であった。一方、比較例1〜5においては、発光チップ10のIr不良発生率は、いずれも1%以上であり、実施例1〜4と比較して、Ir不良の発光チップ10が生じ易くなることが分かった。
実施例1の外観不良発生率(0.3%)と実施例3の外観不良発生率(0.8%)とを比較すると、実施例1の外観不良発生率の方が、実施例3の外観不良発生率よりも低い。また、実施例1のIr不良発生率(0.1%)と実施例3のIr不良発生率(0.2%)とを比較すると、実施例1のIr不良発生率の方が、実施例3のIr不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1改質領域51を第1深さD1に形成し、第2改質領域52を第1深さD1よりも基板裏面11bからの深さが浅い第2深さD2に形成することで(D1>D2)、発光チップ10における外観不良発生率およびIr不良発生率が減少することが分かった。
実施例1の外観不良発生率(0.3%)と実施例2の外観不良発生率(0.5%)とを比較すると、実施例1の外観不良発生率の方が、実施例2の外観不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1発光層長さc1を第2発光層長さc2よりも大きくした場合、すなわち、発光チップ10の形状を、基板11を構成するサファイア単結晶のA面に沿った方向を長辺とする長方形とした場合に、発光チップ10における外観不良発生率が減少することが分かった。
実施例1の外観不良発生率(0.3%)と実施例4の外観不良発生率(0.9%)とを比較すると、実施例1の外観不良発生率の方が、実施例4の外観不良発生率よりも低い。また、実施例1のIr不良発生率(0.1%)と実施例4のIr不良発生率(0.3%)とを比較すると、実施例1のIr不良発生率の方が、実施例4のIr不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1の幅n1を30μmとするとともに第2の幅n2を20μmとした方が、第1の幅n1を20μmとするとともに第2の幅n2を15μmとした場合と比べて、外観不良発生率およびIr不良発生率が減少することが分かった。
Claims (9)
- 表面および裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のM面に沿った第1方向に向かう第1溝部と、当該表面に沿うとともに当該第1方向と交差する第2方向に向かい且つ当該第1溝部の幅よりも幅が狭い第2溝部とを備える半導体層を形成する半導体形成工程と、
前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第1方向に向かうとともに当該第1溝部と重なる第1改質領域と、前記第2方向に向かうとともに当該第2溝部と重なる第2改質領域とを形成する改質領域形成工程と、
前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第1改質領域および当該第2改質領域を用いて分割する分割工程と
を含む半導体発光チップの製造方法。 - 前記半導体形成工程では、前記第1溝部および前記第2溝部をそれぞれ複数ずつ形成するとともに、隣接する当該第1溝部同士の間隔を、隣接する当該第2溝部同士の間隔よりも広くすることを特徴とする請求項1記載の半導体発光チップの製造方法。
- 前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に前記第1改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第1深さよりも浅い第2深さとなる位置に前記第2改質領域を形成することを特徴とする請求項1または2記載の半導体発光チップの製造方法。
- 前記改質領域形成工程では、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対して、前記第2改質領域を形成した後、前記第1改質領域を形成することを特徴とする請求項1乃至3いずれか1項記載の半導体発光チップの製造方法。
- 前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割することを特徴とする請求項1乃至4のいずれか1項記載の半導体発光チップの製造方法。
- それぞれが四辺を有し且つ四角形状を呈する表面および裏面と、当該表面における各辺と当該裏面における各辺とを1対1で結ぶことにより、当該表面における四辺の周縁および当該裏面における四辺の周縁を取り囲むように形成される4つの側面とを有し、4つの当該側面が、互いに対向する2つの第1側面と互いに対向する2つの第2側面とを含むサファイア基板と、
III族窒化物半導体を含み、前記サファイア基板の前記表面に積層される半導体層とを備え、
前記サファイア基板における前記表面は、サファイア単結晶のC面に沿って形成され、
前記サファイア基板における2つの前記第1側面は、それぞれ、サファイア単結晶のM面に沿って形成されるとともに、それぞれ、前記表面と当該第1側面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、
前記サファイア基板における2つの前記第2側面は、それぞれ、サファイア単結晶のM面およびC面に交差する面に沿って形成されるとともに、前記表面と当該第2側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有し、
前記半導体層は、前記サファイア基板の前記表面に積層される下層と、当該下層よりも小さい投影面積を有し、当該下層の上面における周縁部が露出するように当該下層の当該上面に積層される上層とを備え、
前記下層の前記周縁部は、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿う2つの第1周縁部と、当該表面と前記第2側面との境界の向きに沿う2つの第2周縁部とを有し、
2つの前記第1周縁部は、それぞれ、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、第1の幅を有する第1溝部に沿った切断により形成され、
2つの前記第2周縁部は、それぞれ、前記サファイア基板の前記表面と前記第2側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、前記第1の幅よりも狭い第2の幅を有する第2溝部に沿った切断により形成されること
を特徴とする半導体発光チップ。 - 前記表面と前記第1側面との境界の向きに沿う方向における当該第1側面の長さは、当該表面と前記第2側面との境界の向きに沿う方向における当該第2側面の長さよりも短いことを特徴とする請求項6記載の半導体発光チップ。
- 前記第1改質領域が、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に存在し、
前記第2改質領域が、前記サファイア基板の前記裏面からの深さが前記第1深さよりも浅い第2深さとなる位置に存在すること
を特徴とする請求項6または7記載の半導体発光チップ。 - 前記サファイア基板における2つの前記第2側面が、サファイア単結晶のA面に沿って形成されることを特徴とする請求項6乃至8のいずれか1項記載の半導体発光チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187363A JP5747741B2 (ja) | 2011-08-30 | 2011-08-30 | 半導体発光チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187363A JP5747741B2 (ja) | 2011-08-30 | 2011-08-30 | 半導体発光チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051260A true JP2013051260A (ja) | 2013-03-14 |
JP5747741B2 JP5747741B2 (ja) | 2015-07-15 |
Family
ID=48013105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011187363A Active JP5747741B2 (ja) | 2011-08-30 | 2011-08-30 | 半導体発光チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5747741B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015033638A1 (ja) * | 2013-09-03 | 2015-03-12 | シャープ株式会社 | 半導体発光素子 |
JP2015076617A (ja) * | 2013-10-08 | 2015-04-20 | エルジー イノテック カンパニー リミテッド | 発光素子、それを含む発光素子パッケージ及びパッケージを含む照明装置 |
KR20160027588A (ko) * | 2014-09-01 | 2016-03-10 | 주식회사 세미콘라이트 | 반도체 발광소자 |
JP2016149391A (ja) * | 2015-02-10 | 2016-08-18 | 旭化成株式会社 | 窒化物半導体素子、窒化物半導体素子の移動方法及び半導体装置の製造方法 |
CN109427567A (zh) * | 2017-08-30 | 2019-03-05 | 日亚化学工业株式会社 | 发光元件的制造方法 |
KR20190029453A (ko) * | 2017-09-11 | 2019-03-20 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
JP2020010051A (ja) * | 2019-08-28 | 2020-01-16 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233458A (ja) * | 1998-02-18 | 1999-08-27 | Hitachi Ltd | 半導体素子の製造方法およびその製造に用いる半導体ウエハ |
JP2002246334A (ja) * | 2001-02-16 | 2002-08-30 | Murata Mfg Co Ltd | 半導体チップの製造方法および半導体ウエハ |
JP2003338636A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2005191551A (ja) * | 2003-12-05 | 2005-07-14 | Showa Denko Kk | 半導体チップ製造方法および半導体チップ |
WO2005096399A1 (ja) * | 2004-03-31 | 2005-10-13 | Nichia Corporation | 窒化物半導体発光素子 |
JP2008306226A (ja) * | 2008-09-25 | 2008-12-18 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
WO2009020033A1 (ja) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | 半導体発光素子及びその製造方法 |
JP2009135512A (ja) * | 2009-01-23 | 2009-06-18 | Mitsubishi Chemicals Corp | 窒化物系半導体素子の製造方法 |
JP2011129765A (ja) * | 2009-12-18 | 2011-06-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
WO2011090024A1 (ja) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | 機能素子およびその製造方法 |
WO2012017771A1 (ja) * | 2010-08-06 | 2012-02-09 | 日亜化学工業株式会社 | 発光素子の製造方法 |
-
2011
- 2011-08-30 JP JP2011187363A patent/JP5747741B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233458A (ja) * | 1998-02-18 | 1999-08-27 | Hitachi Ltd | 半導体素子の製造方法およびその製造に用いる半導体ウエハ |
JP2002246334A (ja) * | 2001-02-16 | 2002-08-30 | Murata Mfg Co Ltd | 半導体チップの製造方法および半導体ウエハ |
JP2003338636A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2005191551A (ja) * | 2003-12-05 | 2005-07-14 | Showa Denko Kk | 半導体チップ製造方法および半導体チップ |
WO2005096399A1 (ja) * | 2004-03-31 | 2005-10-13 | Nichia Corporation | 窒化物半導体発光素子 |
WO2009020033A1 (ja) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | 半導体発光素子及びその製造方法 |
JP2008306226A (ja) * | 2008-09-25 | 2008-12-18 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
JP2009135512A (ja) * | 2009-01-23 | 2009-06-18 | Mitsubishi Chemicals Corp | 窒化物系半導体素子の製造方法 |
JP2011129765A (ja) * | 2009-12-18 | 2011-06-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
WO2011090024A1 (ja) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | 機能素子およびその製造方法 |
WO2012017771A1 (ja) * | 2010-08-06 | 2012-02-09 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818911B2 (en) | 2013-09-03 | 2017-11-14 | Sharp Kabushiki Kaisha | Semiconductor light-emitting element |
WO2015033638A1 (ja) * | 2013-09-03 | 2015-03-12 | シャープ株式会社 | 半導体発光素子 |
US9466763B2 (en) | 2013-09-03 | 2016-10-11 | Sharp Kabushiki Kaisha | Semiconductor light-emitting element |
JPWO2015033638A1 (ja) * | 2013-09-03 | 2017-03-02 | シャープ株式会社 | 半導体発光素子 |
CN104620398B (zh) * | 2013-09-03 | 2017-05-03 | 夏普株式会社 | 半导体发光元件 |
JP2015076617A (ja) * | 2013-10-08 | 2015-04-20 | エルジー イノテック カンパニー リミテッド | 発光素子、それを含む発光素子パッケージ及びパッケージを含む照明装置 |
KR101717990B1 (ko) | 2014-09-01 | 2017-03-21 | 주식회사 세미콘라이트 | 반도체 발광소자 |
KR20160027588A (ko) * | 2014-09-01 | 2016-03-10 | 주식회사 세미콘라이트 | 반도체 발광소자 |
JP2016149391A (ja) * | 2015-02-10 | 2016-08-18 | 旭化成株式会社 | 窒化物半導体素子、窒化物半導体素子の移動方法及び半導体装置の製造方法 |
CN109427567B (zh) * | 2017-08-30 | 2023-06-13 | 日亚化学工业株式会社 | 发光元件的制造方法 |
KR20190024815A (ko) * | 2017-08-30 | 2019-03-08 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
JP2019046862A (ja) * | 2017-08-30 | 2019-03-22 | 日亜化学工業株式会社 | 発光素子の製造方法 |
US10644193B2 (en) | 2017-08-30 | 2020-05-05 | Nichia Corporation | Method of manufacturing light-emitting element |
US10804427B2 (en) | 2017-08-30 | 2020-10-13 | Nichia Corporation | Method of manufacturing light-emitting element |
KR102529797B1 (ko) * | 2017-08-30 | 2023-05-04 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
CN109427567A (zh) * | 2017-08-30 | 2019-03-05 | 日亚化学工业株式会社 | 发光元件的制造方法 |
KR20190029453A (ko) * | 2017-09-11 | 2019-03-20 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
KR102539062B1 (ko) | 2017-09-11 | 2023-06-01 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
JP2020010051A (ja) * | 2019-08-28 | 2020-01-16 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5747741B2 (ja) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589942B2 (ja) | 半導体発光チップの製造方法 | |
JP5370262B2 (ja) | 半導体発光チップおよび基板の加工方法 | |
JP5747741B2 (ja) | 半導体発光チップの製造方法 | |
JP5179068B2 (ja) | 化合物半導体素子の製造方法 | |
JP5267462B2 (ja) | 半導体発光素子及びその製造方法 | |
TWI427827B (zh) | Manufacturing method of semiconductor light emitting element | |
JP3904585B2 (ja) | 半導体素子の製造方法 | |
TWI327340B (en) | Production method for semiconductor device | |
JP2011129765A (ja) | 半導体発光素子の製造方法 | |
US20130161794A1 (en) | Internally reformed substrate for epitaxial growth, internally reformed substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and manufacturing methods therefor | |
US20100102341A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
TW200524180A (en) | Light-emitting semiconductor device, manufacturing method thereof, and electrode forming method | |
US8916904B2 (en) | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device | |
US20150021622A1 (en) | Light-emitting element and method for manufacturing same | |
CN107305920B (zh) | 基板晶片以及ⅲ族氮化物半导体元件的制造方法 | |
JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2006203251A (ja) | 半導体素子の製造方法 | |
US8791469B2 (en) | Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections | |
JP5951732B2 (ja) | 半導体発光素子 | |
TWI546978B (zh) | 半導體發光元件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5747741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |