JPWO2015033638A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JPWO2015033638A1
JPWO2015033638A1 JP2014561645A JP2014561645A JPWO2015033638A1 JP WO2015033638 A1 JPWO2015033638 A1 JP WO2015033638A1 JP 2014561645 A JP2014561645 A JP 2014561645A JP 2014561645 A JP2014561645 A JP 2014561645A JP WO2015033638 A1 JPWO2015033638 A1 JP WO2015033638A1
Authority
JP
Japan
Prior art keywords
layer
light emitting
substrate
modified
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014561645A
Other languages
English (en)
Inventor
宏明 山本
宏明 山本
近江　晋
晋 近江
宇峰 翁
宇峰 翁
皇紀 田邊
皇紀 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015033638A1 publication Critical patent/JPWO2015033638A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導体発光素子（１０）は、基板（１１）と、基板（１１）上に設けられ、少なくとも第１導電型半導体層（１４）と発光層（１６）と第２導電型半導体層（１８）とを有する半導体積層部（２２）とを備える。基板（１１）は、発光層（１６）からの光に対して透光性を有し、半導体積層部（２２）が設けられる第１の面（１１ａ）と、第１の面（１１ａ）とは反対側に位置する第２の面（１１ｂ）と、第１の面（１１ａ）および第２の面（１１ｂ）に直交する一対の第３の面（１１ｃ）と、第１の面（１１ａ）および第２の面（１１ｂ）に直交し、一対の第３の面（１１ｃ）とは異なる一対の第４の面（１１ｄ）とを含む六面体形状を有する。第１の面（１１ａ）は、凹部（３１Ａ）と凸部（３１Ｂ）とが交互に形成されてなる凹凸構造（３１）を有する。第３の面（１１ｃ）は、それぞれ、第２の面（１１ｂ）から第１の距離離れた位置に第１の改質層（４１）を有する。第４の面（１１ｄ）は、それぞれ、２以上の改質層（４２，４３，４４）を有する。

Description

本発明は、半導体発光素子に関する。
近年、窒化物半導体素子を発光素子として用いた青色発光素子と蛍光体とを備えた白色発光装置が、大型液晶テレビのバックライトまたは照明用の光源などに用いられるようになりつつある。このような大型液晶テレビまたは照明などの製品では、一つの製品に大量の白色発光装置を使用する。そのため、これらの製品に用いられる青色発光素子には、良質に大量生産できることが求められている。
また、大型液晶テレビのバックライトまたは照明用の光源などに用いられる窒化物半導体発光素子は、たとえば８０ｍＡ以上の比較的大電流領域で駆動されることが一般的となりつつある。ちなみに、従来の窒化物半導体発光素子は、２０ｍＡ程度の比較的低電流領域で駆動されることが多い。
ところで、従来の窒化物半導体発光素子には、窒化物半導体層をサファイア基板のＣ面上に形成し、発光層からの光を窒化物半導体層側だけでなくサファイア基板の側面からも取り出すものがある。このような窒化物半導体発光素子では、サファイア基板の厚さをある程度厚くすることが必要である。また、サファイア基板の側面から放出される光がサファイア基板の当該側面で全反射されてサファイア基板の内部に戻ることを防止するために、サファイア基板の側面を粗面化することも必要である。
たとえば、特開２０１０−１４１３３１号公報（特許文献１）には、基板に発光構造物を成長させた後、レーザ光で基板に点線状の分割溝を形成し、その後、基板に圧力を加えて基板および発光構造物を分割することが記載されている。また、特開２０１３−２１２５０号公報（特許文献２）には、サファイア基板の上面またはその下面側からレーザ光を照射してサファイア基板の側面に加工変質層を形成することが記載されている。
特開２０１０−１４１３３１号公報 特開２０１３−２１２５０号公報
しかしながら、特開２０１０−１４１３３１号公報（特許文献１）に記載の方法では、サファイア基板の側面に２本以上の分割溝を形成する。また、サファイア基板の側面のそれぞれに同数本の分割溝を形成する。そのため、分割溝の形成に時間がかかる。また、分割溝の形成費用が嵩む。このことは、特開２０１３−２１２５０号公報（特許文献２）に記載の方法についても言える。
また、サファイア基板の側面に形成される分割溝の本数が多くなればなるほど、サファイア基板を分割するときにレーザ光（サファイア基板を分割するために用いる光）の一部が発光層に吸収され易くなる。これにより、電流がリークする確率の上昇を引き起こす。この不具合は、メサ端面（発光層の側面）をチップ端面（サファイア基板の側面）から離すことにより、回避されうる。しかし、メサ端面をチップ端面から離せば離すほど、チップ面における発光領域の占有割合が低くなるので、発光出力の低下を招く。このことは、特開２０１３−２１２５０号公報（特許文献２）に記載の方法についても言える。
本発明は、かかる点に鑑みてなされたものであり、その目的は、光取り出し効率に優れ、短時間且つ安価で製造可能な半導体発光素子の提供である。
半導体発光素子は、基板と、基板上に設けられ、少なくとも第１導電型半導体層と発光層と第２導電型半導体層とを有する半導体積層部とを備える。基板は、発光層からの光に対して透光性を有し、半導体積層部が設けられる第１の面と、第１の面とは反対側に位置する第２の面と、第１の面および第２の面に直交する一対の第３の面と、第１の面および第２の面に直交し、一対の第３の面とは異なる一対の第４の面とを含む六面体形状を有する。第１の面は、凹部と凸部とが交互に形成されてなる凹凸構造を有する。第３の面は、それぞれ、第２の面から第１の距離離れた位置に第１の改質層を有する。第４の面は、それぞれ、２以上の改質層を有する。
第１の面では、発光層からの光が第３の面に平行な方向には凸部で遮られることなく伝播する一方第４の面に平行な方向には凸部で遮られるように、凹部と凸部とが形成されていることが好ましい。
基板は、結晶構造を有する材料からなることが好ましい。第３の面は、基板の＜１−１００＞方向に平行であることが好ましく、第４の面は、基板の＜１１−２０＞方向に平行であることが好ましい。
第１の改質層の厚さは、０μｍより大きいことが好ましく、２以上の改質層の厚さは、それぞれ、０μｍより大きいことが好ましい。第１の改質層よりも第１の面側に位置する基板の部分の厚さは、３０μｍ以上であることが好ましく、２以上の改質層のうち最も第１の面側に位置する改質層よりも第１の面側に位置する基板の部分の厚さは、３０μｍ以上であることが好ましい。
第１の改質層は、基板の厚さ方向とは垂直な方向に延びていることが好ましい。２以上の改質層は、それぞれ、基板の厚さ方向とは垂直な方向に延びていることが好ましい。
本発明では、光取り出し効率に優れ、短時間且つ安価で製造可能な半導体発光素子を提供することができる。
（ａ）は本発明の半導体発光素子の構成の一例を示す平面図であり、（ｂ）は図１（ａ）に示すＩＢ−ＩＢ線における断面図であり、（ｃ）は図１（ａ）に示すＩＣ方向から半導体発光素子１０を見たときの要部側面図であり、（ｄ）は図１（ａ）に示すＩＤ方向から半導体発光素子１０を見たときの要部側面図であり、（ｅ）は基板の平面図である。 半導体発光素子の基板に設けられた改質層数と半導体発光素子の全光束比との関係（測定結果）を示すグラフである。 半導体発光素子の製造方法の一工程を示す断面図である。 （ａ）は半導体発光素子の製造方法の一工程を示す要部拡大図であり、（ｂ）は図４（ａ）に示すＩＶＢ方向からウエハを見たときの要部側面図であり、（ｃ）は図４（ａ）に示すＩＶＣ方向からウエハを見たときの要部側面図である。 半導体発光素子の基板に設けられた改質層数と半導体発光素子の全光束比との関係（測定結果）を示すグラフである。 半導体発光素子の使用形態の一例を示す側面図である。 半導体発光素子の使用形態の一例を示す側面図である。 （ａ）、（ｂ）は、半導体発光素子の使用形態の一例を示す側面図である。 （ａ）は半導体発光素子の使用形態の一例を示す断面図であり、（ｂ）はその上面図であり、（ｃ）はその下面図である。
以下、本発明の半導体発光素子について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
［第１の実施形態］
［半導体発光素子の構成］
図１（ａ）は、第１の実施形態の半導体発光素子１０の平面図である。図１（ｂ）は、図１（ａ）に示すＩＢ−ＩＢ線における断面図である。図１（ｃ）は、図１（ａ）に示すＩＣ方向から半導体発光素子１０を見たときの要部側面図であり、図１（ｄ）は、図１（ａ）に示すＩＤ方向から半導体発光素子１０を見たときの要部側面図である。図１（ｅ）は、半導体発光素子１０の基板１１の平面図である。なお、図１（ｃ）および図１（ｄ）では、半導体発光素子１０の半導体積層部２２における積層構造を記していない。
本実施形態の半導体発光素子１０は、基板１１と半導体積層部２２とを備える。半導体積層部２２は、バッファ層１２と、ノンドープＧａＮ層１３と、ｎ型コンタクト層１４と、多重層１５と、発光層１６と、ｐ型電子ブロック層１７と、ｐ型コンタクト層１８とを有する。ｎ型コンタクト層１４が請求の範囲における「第１ｎ型窒化物半導体層」および「第２ｎ型窒化物半導体層」の一方に相当し、ｐ型コンタクト層１８が請求の範囲における「第１ｎ型窒化物半導体層」および「第２ｎ型窒化物半導体層」の他方に相当する。
ｎ型コンタクト層１４と、多重層１５と、発光層１６と、ｐ型電子ブロック層１７と、ｐ型コンタクト層１８とは、エッチングされてメサ部を構成している。ｐ型コンタクト層１８の上には、透明電極１９を介してｐ側電極２１が設けられている。メサ部の外側（図１（ｂ）における右側）では、ｎ型コンタクト層１４の上面の一部分が多重層１５などから露出しており、ｎ型コンタクト層１４の露出面の上にはｎ側電極２０が設けられている。ｎ側電極２０から露出するｎ型コンタクト層１４の露出面の部分と、ｎ型コンタクト層１４、多重層１５、発光層１６、ｐ型電子ブロック層１７およびｐ型コンタクト層１８のそれぞれのエッチング端面と、ｐ側電極２１から露出する透明電極１９の部分とは、表面保護膜（不図示）により覆われていても良い。表面保護膜は、酸化シリコン、窒化シリコンまたは酸化チタンなどの絶縁材料からなることが好ましい。表面保護膜が設けられていれば、半導体発光素子の耐湿性を高めることができる。以下では、半導体積層部２２、透明電極１９、ｎ側電極２０およびｐ側電極２１を説明してから、基板１１を説明する。
＜半導体積層部＞
＜バッファ層＞
バッファ層１２は、基板１１の第１の面１１ａ上に設けられている。これにより、基板１１を構成する材料とＩＩＩ族窒化物半導体との間の格子定数差を解消させることができる。バッファ層１２は、Ａｌx1Ｇａy1Ｏz1Ｎ1-z1（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）層であることが好ましく、ＡｌＮ層またはＡｌＯＮ層であることがより好ましい。バッファ層１２の厚さは、３ｎｍ以上１００ｎｍ以下であることが好ましく、５ｎｍ以上５０ｎｍ以下であることがより好ましい。バッファ層１２の一例は、厚さが１５ｎｍのＡｌＮ層である。
＜ノンドープＧａＮ層＞
ノンドープＧａＮ層１３は、バッファ層１２上に設けられている。このようにＧａを含むＩＩＩ族窒化物半導体層がバッファ層１２上に形成されていれば、バッファ層１２とノンドープＧａＮ層１３との界面付近で転位のループが生じやすくなる。よって、バッファ層１２中の結晶欠陥がノンドープＧａＮ層１３に引き継がれることを防止できる。ノンドープＧａＮ層１３の厚さは、１００ｎｍ以上３０００ｎｍ以下であることが好ましく、その一例は、５００ｎｍである。
＜ｎ型コンタクト層＞
ｎ型コンタクト層１４は、ノンドープＧａＮ層１３上に設けられている。ｎ型コンタクト層１４は、ｎ型ドーパントがＡｌx2Ｇａy2Ｉｎz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）層にドープされた層であることが好ましい。ｎ型コンタクト層１４は、単層からなっても良いし、組成が異なる２種以上の層が積層されて構成されても良い。ｎ型ドーパントは、ＳｉおよびＧｅの少なくとも一方であることが好ましい。ｎ型コンタクト層１４のｎ型ドーパント濃度は、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下であることが好ましい。ｎ型コンタクト層１４の厚さは、１μｍ以上１０μｍ以下であることが好ましい。これにより、半導体発光素子１０の製造コストを低く抑えつつ、ｎ型コンタクト層１４の抵抗を低くすることができる。ｎ型コンタクト層１４の一例は、Ｓｉが１×１０19ｃｍ-3ドープされ、厚さが約２μｍのＧａＮ層である。
＜多重層＞
多重層１５は、ｎ型コンタクト層１４上に設けられている。多重層１５は、たとえばナローバンドギャップ層とワイドバンドギャップ層とが交互に積層されて構成されたものであることが好ましい。多重層１５の厚さは、６０ｎｍ以上１５０ｎｍ以下であることが好ましい。
ナローバンドギャップ層は、バンドギャップエネルギーがワイドバンドギャップ層よりも小さな層であり、Ｉｎx3Ｇａ1-x3Ｎ（０＜ｘ３≦０．３）層であることが好ましい。ナローバンドギャップ層は、ｎ型ドーパント（たとえばＳｉ）を含むことが好ましい。ナローバンドギャップ層のｎ型ドーパント濃度は、１×１０16ｃｍ‐3以上５×１０18ｃｍ‐3以下であることが好ましく、５×１０16ｃｍ‐3以上５×１０17ｃｍ‐3以下であることがより好ましい。ナローバンドギャップ層の厚さは、１ｎｍ以上３ｎｍ以下であることが好ましい。
ワイドバンドギャップ層は、バンドギャップエネルギーがナローバンドギャップ層よりも大きな層であり、ＧａＮ層であることが好ましい。ワイドバンドギャップ層の厚さは、１ｎｍ以上３ｎｍ以下であることが好ましい。
多重層１５の一例は、厚さが約３．０ｎｍのＩｎ0.02Ｇａ0.98Ｎ層と厚さが約３．０ｎｍのＧａＮ層とが交互に積層され、当該Ｉｎ0.02Ｇａ0.98Ｎ層および当該ＧａＮ層を２０組有するものである。
＜発光層＞
発光層１６は、多重層１５上に設けられている。発光層１６は、Ａｌx4Ｇａy4Ｉｎz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）層であっても良いし、ｎ型ドーパントまたはｐ型ドーパントがＡｌx4Ｇａy4Ｉｎz4Ｎ層にドープされた層であっても良いし、組成が異なる２種以上の層が積層されて構成されても良い。発光層１６の厚さは、４０ｎｍ以上８０ｎｍ以下であることが好ましい。
井戸層と障壁層とが交互に積層されて発光層１６が構成される場合、井戸層はＩｎを含むＩｎx5Ｇａ1-x5Ｎ（０≦ｘ５≦０．３）層であることが好ましく、障壁層はＧａＮ層であることが好ましい。発光層１６の一例は、厚さが約３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層（井戸層）と厚さが約４ｎｍのＧａＮ層（障壁層）とが交互に積層され、当該Ｉｎ0.2Ｇａ0.8Ｎ層および当該ＧａＮ層を８組有するものである。
＜ｐ型電子ブロック層＞
ｐ型電子ブロック層１７は、発光層１６上に形成されている。これにより、過剰の電子が発光層１６から漏れ出ることを防止することができる。このようなｐ型電子ブロック層１７は、ｐ型ドーパントがＡｌx6Ｇａy6Ｉｎz6Ｎ（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６≠０）層にドープされた層であることが好ましい。ｐ型ドーパントは、ＭｇおよびＺｎの少なくとも一方であることが好ましい。ｐ型電子ブロック層１７のｐ型ドーパント濃度は、１×１０18ｃｍ-3以上２×１０19ｃｍ-3以下であることが好ましい。ｐ型電子ブロック層１７の厚さは、１０ｎｍ以上３０ｎｍ以下であることが好ましい。ｐ型電子ブロック層１７の一例は、Ｍｇが２×１０19ｃｍ-3ドープされ、厚さが１５ｎｍのｐ型Ａｌ0.15Ｇａ0.85Ｎ層である。
＜ｐ型コンタクト層＞
ｐ型コンタクト層１８は、ｐ型電子ブロック層１７上に形成されている。ｐ型コンタクト層１８は、ｐ型ドーパントがＡｌx7Ｇａy7Ｉｎz7Ｎ（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）層にドープされた層であることが好ましい。ｐ型コンタクト層１８は、単層からなっても良いし、組成が異なる２種以上の層が積層されて構成されても良い。ｐ型コンタクト層１８のｐ型ドーパント濃度は、２×１０19ｃｍ-3以下であることが好ましい。ｐ型コンタクト層１８の厚さは、３０ｎｍ以下であることが好ましい。
以上、半導体積層部２２の構成について示したが、半導体積層部２２は、ｎ型コンタクト層１４と発光層１６とｐ型コンタクト層１８とを有していれば良い。そのため、半導体積層部２２は、バッファ層１２、ノンドープＧａＮ層１３、多重層１５およびｐ型電子ブロック層１７の少なくとも１つを有していなくても良いし、バッファ層１２、ノンドープＧａＮ層１３、多重層１５およびｐ型電子ブロック層１７以外の半導体層をさらに有していても良い。
＜透明電極、ｎ側電極、ｐ側電極＞
透明電極１９は、ｐ型コンタクト層１８にオーミック接触されている。透明電極１９は、ＩＴＯ(Indium Tin Oxide)、酸化インジウム（Indium Oxide）、酸化スズ（Tin Oxide）または酸化亜鉛（Zinc Oxide）などからなっても良いし、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｐｄ、ＡｌおよびＮｉの少なくとも１つを含む材料からなっても良い。透明電極１９の厚さは、２０ｎｍ以上２００ｎｍ以下であることが好ましい。
ｎ側電極２０は、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｐｄ、ＡｌおよびＮｉの少なくとも１つを含む金属層の単層からなっても良いし、材料が異なる２種以上の金属層が積層されても良い。ｎ側電極２０の厚さは１μｍ以上であることが好ましい。これにより、ｎ側電極２０にワイヤボンディングを行うことができる。
ｐ側電極２１は、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｐｄ、ＡｌおよびＮｉの少なくとも１つを含む金属層の単層からなっても良いし、材料が異なる２種以上の金属層が積層されても良い。ｐ側電極２１の厚さは１μｍ以上であることが好ましい。これにより、ｐ側電極２１にワイヤボンディングを行うことができる。
＜基板＞
基板１１は、発光層１６からの光に対して透光性を有する。「基板１１が発光層１６からの光に対して透光性を有する」とは、発光層１６からの光の５０％以上が基板１１を透過することを意味し、好ましくは発光層１６からの光の８０％以上が基板１１を透過し、より好ましくは発光層１６からの光の９０％以上が基板１１を透過する。また、基板１１は、結晶構造を有する材料からなることが好ましい。これらのことから、基板１１は、サファイア基板またはＳｉＣ基板などであることが好ましい。基板１１は、第１の面１１ａと、第１の面１１ａとは反対側に位置する第２の面１１ｂと、一対の第３の面１１ｃと、一対の第４の面１１ｄとを含む六面体形状を有する。「六面体形状」とは、四角形を底面とする角柱形状を意味し、たとえば直方体形状または立方体形状などを含む。基板１１の一例は、５３２μｍ×４４４μｍで厚さＬ１１が約１３０μｍの直方体形状からなるサファイア基板である。
第１の面１１ａは、半導体積層部２２が設けられる面であり、凹部３１Ａと凸部３１Ｂとが交互に形成されてなる凹凸構造３１を有する。第１の面１１ａでは、発光層１６からの光が第３の面１１ｃに平行な方向（ｘ方向）には凸部３１Ｂで遮られることなく伝播する一方（経路Ｐ１）第３の面１１ｃとは垂直な方向（ｙ方向）には凸部３１Ｂで遮られるように（経路Ｐ２）、凹部３１Ａと凸部３１Ｂとが形成されている。たとえば、図１（ｅ）に示すように凸部３１Ｂが第１の面１１ａにおいて三角形の頂点となる位置に配置されている場合には、第１の面１１ａにおける凸部３１Ｂの直径ｄ１は１μｍ以上６μｍ以下であることが好ましく、第３の面１１ｃに平行な方向における凸部３１Ｂの中心間距離（間隔ｄ２）は１．０μｍ以上６．０μｍ以下であることが好ましく、三角形の各辺と平行な方向における凸部３１Ｂの中心間距離（間隔ｄ３）は１．０μｍ以上６．０μｍ以下であることが好ましい。
図１（ｅ）に示す場合には、第４の面１１ｄから取り出される光の量は、第３の面１１ｃから取り出される光の量よりも多くなる。よって、第４の面１１ｄのそれぞれに２以上の改質層を形成することにより光の取り出し効率を高めることができる。なお、発光層１６からの光が第３の面１１ｃとは垂直な方向（ｙ方向）には凸部３１Ｂで遮られることなく伝播する一方第３の面１１ｃに平行な方向（ｘ方向）には凸部３１Ｂで遮られるように、凹部３１Ａと凸部３１Ｂとが形成されていても良い。その場合には、第３の面１１ｃから取りされる光の量は、第４の面１１ｄから取り出される光の量よりも多くなる。よって、第３の面１１ｃのそれぞれに２以上の改質層を形成することにより光の取り出し効率を高めることができる。
凸部３１Ｂの外形は、円錐形に限定されない。第１の面１１ａにおける凸部３１Ｂの形状が円形とは異なる形状であるときには、上記直径ｄ１は、第１の面１１ａにおける凸部３１Ｂの形状の外接円の直径に相当する。第１の面１１ａにおける凸部３１Ｂの配置は前述の配置に限定されない。
一対の第３の面１１ｃは、第１の面１１ａおよび第２の面１１ｂに直交する。基板１１が結晶構造を有する材料からなる場合、第３の面１１ｃは、基板１１の＜１−１００＞方向に平行であることが好ましい。
第３の面１１ｃは、第２の面１１ｂから第１の距離Ｌｐ１離れた位置に第１の改質層４１を有する。「第１の距離Ｌｐ１」は、第２の面１１ｂと第１の改質層４１の厚さ方向の中点との間の距離を意味し、１０μｍ以上５０μｍ以下であることが好ましい。第１の距離Ｌｐ１の一例は、３０μｍである。ここで、第１の改質層４１の厚さ方向は、基板１１の厚さ方向に平行である。「第１の改質層４１」は、表面が粗面化された層を意味する。第１の改質層４１のそれぞれの表面の算術平均粗さＲａは、１μｍ以上６μｍ以下であることが好ましい。
第１の改質層４１は、基板１１の厚さ方向とは垂直な方向（ｘ方向）に延びていることが好ましい。これにより、第１の改質層４１が基板１１の厚さ方向とは垂直な方向の一部分にのみ設けられている場合に比べ、第１の改質層４１を容易に形成できるので、第１の改質層４１の形成に要する時間が短縮され、第１の改質層４１の形成に要するコストを低く抑えることができる。第１の改質層４１の厚さａは、基板１１の厚さ方向における第１の改質層４１の最大の長さであり、０μｍよりも大きく５０μｍ以下であることが好ましい。第１の改質層４１よりも第１の面１１ａ側に位置する基板１１の部分の厚さＬ１２は、３０μｍ以上であることが好ましい。これにより、基板１１の第１の面１１ａから第１の改質層４１までの距離が十分であるので、レーザースクライブ時（後述）に照射されるレーザ光が発光層１６に吸収されて半導体積層部２２を破壊することを防止できる。また、基板１１の第１の面１１ａから第１の改質層４１までの距離が十分であるので、ブレーキング時（後述）に第１の改質部１４１（図４（ｂ）参照）からの亀裂が半導体積層部２２に到達することを防止できる。よって、半導体積層部２２が破壊されることを防止できる。
一対の第４の面１１ｄは、第１の面１１ａおよび第２の面１１ｂに直交する面であって一対の第３の面１１ｃとは異なる面である。基板１１が結晶構造を有する材料からなる場合、第４の面１１ｄは、基板１１の＜１１−２０＞方向に平行であることが好ましい。第４の面１１ｄは、２以上の改質層を有し、本実施の形態では第２〜第４の改質層４２〜４４を有する。
第２の改質層４２のそれぞれは、第２の面１１ｂから第２の距離Ｌｐ２離れた位置に設けられていることが好ましい。「第２の距離Ｌｐ２」は、第２の面１１ｂと第２の改質層４２の厚さ方向の中点との間の距離を意味し、７０μｍ以上９０μｍ以下であることが好ましい。第２の距離Ｌｐ２の一例は８０μｍである。ここで、第２の改質層４２の厚さ方向は、基板１１の厚さ方向に平行である。「第２の改質層４２」は、表面が粗面化された層を意味する。第２の改質層４２のそれぞれの表面の算術平均粗さＲａは、１μｍ以上６μｍ以下であることが好ましい。
第３の改質層４３のそれぞれは、第２の面１１ｂから第３の距離Ｌｐ３離れた位置に設けられていることが好ましい。「第３の距離Ｌｐ３」は、第２の面１１ｂと第３の改質層４３の厚さ方向の中点との間の距離を意味し、４０μｍ以上７０μｍ以下であることが好ましい。第３の距離Ｌｐ３の一例は６０μｍである。ここで、第３の改質層４３の厚さ方向は、基板１１の厚さ方向に平行である。「第３の改質層４３」は、表面が粗面化された層を意味する。第３の改質層４３のそれぞれの表面の算術平均粗さＲａは、１μｍ以上６μｍ以下であることが好ましい。
第４の改質層４４のそれぞれは、第２の面１１ｂから第４の距離Ｌｐ４離れた位置に設けられていることが好ましい。「第４の距離Ｌｐ４」は、第２の面１１ｂと第４の改質層４４の厚さ方向の中点との間の距離を意味し、１０μｍ以上５０μｍ以下であることが好ましい。第４の距離Ｌｐ４の一例は３０μｍである。ここで、第４の改質層４４の厚さ方向は、基板１１の厚さ方向に平行である。「第４の改質層４４」は、表面が粗面化された層を意味する。第４の改質層４４のそれぞれの表面の算術平均粗さＲａは、１μｍ以上６μｍ以下であることが好ましい。
第２の改質層４２は、基板１１の厚さ方向とは垂直な方向（ｙ方向）に延びていることが好ましい。これにより、第２の改質層４２が基板１１の厚さ方向とは垂直な方向の一部分にのみ設けられている場合に比べ、第２の改質層４２を容易に形成できるので、第２の改質層４２の形成に要する時間が短縮され、第２の改質層４２の形成に要するコストを低く抑えることができる。このことは、第３の改質層４３および第４の改質層４４のそれぞれにも言える。
第２の改質層４２の厚さｂは、基板１１の厚さ方向における第２の改質層４２の最大の長さであり、０μｍよりも大きく５０μｍ以下であることが好ましい。第２の改質層４２の厚さｂが０μｍよりも大きければ、第４の面１１ｄのそれぞれから取り出される光量が多くなる。よって、光の取り出し効率がより高くなる。これらのことは、第３の改質層４３の厚さｃおよび第４の改質層４４の厚さｄのそれぞれにも言える。
第２の改質層４２（２以上の改質層のうち最も第１の面１１ａ側に位置する改質層）よりも第１の面１１ａ側に位置する基板１１の部分の厚さＬ１３は、３０μｍ以上であることが好ましい。これにより、基板１１の第１の面１１ａから第２の改質層４２までの距離が十分であるので、レーザースクライブ時（後述）に照射されるレーザ光が発光層１６に吸収されて半導体積層部２２を破壊することを防止できる。また、基板１１の第１の面１１ａから第２の改質層４２までの距離が十分であるので、ブレーキング時（後述）に第２の改質部１４２（図４（ｃ）参照）からの亀裂が半導体積層部２２に到達することを防止できる。よって、半導体積層部２２が破壊されることを防止できる。
第１〜第４の改質層４１〜４４の形成方法は、限定されない。たとえば、ウエハ１１１（図３など参照）を分割して半導体発光素子を製造する場合には、そのウエハ１１１を分割するときに第１〜第４の改質層４１〜４４を形成することが好ましい。パルス幅がナノ秒〜フェムト秒であるレーザ光がウエハ１１１の内部の所定の位置で集光するように、そのレーザ光をウエハ１１１の第１の面１１１ａまたはその第２の面１１１ｂからウエハ１１１の内部へ向かって照射する。これにより、高エネルギーのレーザ光がウエハ１１１の内部の所定の位置で集光し、ウエハ１１１の内部のうちレーザ光が集光された部分に改質部が形成される。この改質部をウエハ１１１の厚さ方向とは垂直な方向に互いに間隔をあけて形成する。ウエハ１１１をブレーキングすると、改質部に含まれる亀裂が伸展し、ウエハ１１１が半導体発光素子に分割される。それとともに、「（表層にあわられた）改質部の亀裂が伸展し改質部同士がつながって層状になった部分」が形成される。つまり、第１〜第４の改質層４１〜４４が形成される。
パルス幅がピコ秒〜フェムト秒のレーザ光を用いれば、基板１１の内部加工を効率的に行うことができる。一方、パルス幅がナノ秒のレーザ光を発振させる装置は、パルス幅がピコ秒〜フェムト秒のレーザ光を発振させる装置よりも安価である。よって、パルス幅がナノ秒のレーザ光を用いれば、パルス幅がピコ秒〜フェムト秒のレーザ光を用いた場合よりも半導体発光素子の製造コストを低く抑えることができる。これらを踏まえてレーザ光のパルス幅を決定することが好ましい。また、赤外領域にピーク波長を有するレーザ光を用いることが好ましい。
前記内部加工（改質部）の段数が多くなると、ウエハ１１１をスムーズに分割させることができるが、加工に時間がかかる。たとえば、基板１１の厚さＬ１１が１３０μｍである場合、段数が１個以上３個以下であれば、ウエハ１１１の分割をスムーズに行うことができるとともに半導体発光素子１０の加工時間（タクトタイム）が長くなることを防止できる。
このように、本実施形態では、基板１１の側面のうち光の取り出し面（一対の第４の面１１ｄ）のそれぞれには２つ以上の改質層が設けられている。これにより、基板１１の側面のうち光の取り出し面のそれぞれに１つの改質層が設けられている場合に比べて基板１１の側面から取り出される光量が多くなる。
また、光の取り出し面とは異なる基板１１の側面（一対の第３の面１１ｃ）のそれぞれに設けられている改質層の個数は、基板１１の側面のうち光の取り出し面（一対の第４の面１１ｄ）のそれぞれに設けられる改質層の個数よりも少ない。これにより、基板１１の４つの側面に同数の改質層が設けられている場合に比べて、改質層の形成に要する時間が短縮され、改質層の形成に要するコストを抑えることができる。
さらに、基板１１の４つの側面に同数の改質層が設けられている場合に比べて、改質層数が少ない側面では、ウエハ１１１の分割時に使用されるレーザ光（たとえばレーザースクライブ時に照射されるレーザ光）が発光層１６に吸収されることを防止できる。これにより、電流のリークを防止することができる。よって、メサ端面をチップ端面から離して設ける必要がないので、チップ面における発光領域の占有割合を高く維持することができる。したがって、発光出力を高く維持することができる。
以上より、本実施形態では、光取り出し効率に優れ、短時間且つ安価で製造可能な半導体発光素子１０を提供することができる。このことは、半導体発光素子１０の発光波長に依存せず、半導体発光素子１０のあらゆる発光波長において言える。
［半導体発光素子の特性］
図２は、半導体発光素子の基板に設けられた改質層数と半導体発光素子の全光束比との関係（測定結果）を示すグラフである。図２の横軸には、改質層数を表わしている。括弧内において、コンマよりも左側には光の取り出し面とは異なる基板の側面（本実施の形態では一対の第３の面１１ｃ）のそれぞれに設けられた改質層の数を表わし、コンマよりも右側には基板の側面のうち光の取り出し面（本実施の形態では一対の第４の面１１ｄ）のそれぞれに設けられた改質層の数を表わす。図２の縦軸には、半導体発光素子１０の全光束比を表わしている。この全光束比は、改質層数が（１，１）である半導体発光素子の全光束量を１．００としたときの割合である。
図２に示すように、改質層数が（１，３）である半導体発光素子１０の全光束量は、改質層数が（３，３）である半導体発光素子１０の全光束量とほぼ同一であり、改質層数が（１，１）である半導体発光素子１０の全光束量よりも多かった。一方、改質層数が（３，１）である半導体発光素子の全光束量は、改質層数が（１，１）である半導体発光素子１０の全光束量よりも少なかった。これらのことから、発光層１６からの光が凸部３１Ｂで遮られないように伝播する方向に対して垂直な面（本実施の形態では一対の第４の面１１ｄ）における改質層数が発光層１６からの光が凸部３１Ｂで遮られないように伝播する方向に対して平行な面（本実施の形態では一対の第３の面１１ｃ）における改質層数よりも多ければ、半導体発光素子１０の全光束量が多くなることが分かった。
［半導体発光素子の製造］
図３は、半導体発光素子１０の製造方法の一工程を示す断面図である。図４（ａ）は、半導体発光素子１０の製造方法の一工程を示す要部拡大図であり、図４（ｂ）は、図４（ａ）に示すＩＶＢ方向からウエハ１１１を見たときの要部側面図であり、図４（ｃ）は、図４（ａ）に示すＩＶＣ方向からウエハ１１１を見たときの要部側面図である。ウエハ１１１は２以上の半導体発光素子領域を有するが、図３および図４（ａ）〜（ｃ）には１つの半導体発光素子領域のみを記している。また、図４（ｃ）では、ウエハ１１１の半導体積層部１２２における積層構造を記していない。
まず、ウエハ１１１を準備する。ウエハ１１１の第１の面１１１ａ上にレジストをパターニングし、たとえばＩＣＰ（Inductively coupled plasma）などによってレジストから露出するウエハ１１１の部分をエッチングする。これにより、ウエハ１１１の第１の面１１１ａには、凹部と凸部１３１Ｂとが交互に形成されてなる凹凸構造が形成される。
次に、たとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などにより、ウエハ１１１の第１の面１１１ａ上に、バッファ層１１２、ノンドープＧａＮ層１１３、ｎ型コンタクト層１１４、多重層１１５、発光層１１６、ｐ型電子ブロック層１１７およびｐ型コンタクト層１１８を順に形成する。これにより、ウエハ１１１の第１の面１１１ａ上には半導体積層部１２２が形成される。その後、このウエハ１１１を熱処理して、ｐ型ドーパントを活性化させる。
続いて、透明電極１９を形成する。たとえばスパッタ法または真空蒸着法などにより、ｐ型コンタクト層１１８上に透明電極１１９を形成する（図３）。その透明電極１１９上にマスク（不図示）を形成してから、たとえばフッ化水素などを用いてマスクから露出する透明電極１１９の部分を除去する（ウエットエッチング）。
続いて、メサ構造を形成する。透明電極１９上にマスク（不図示）を形成する。このマスクは、透明電極１９とその周囲とを覆う一方、ｎ側電極２０が設けられる位置に開口部を有する。その後、ドライエッチングなどによって、マスクから露出するｐ型コンタクト層１１８、ｐ型電子ブロック層１１７、発光層１１６、多重層１１５およびｎ型コンタクト層１１４の部分を除去する。これにより、ｎ型コンタクト層１１４の一部が露出し、ウエハ１１１の第１の面１１１ａ上では半導体積層部１２２が格子状に配列される。
続いて、ｎ側電極２０およびｐ側電極２１を設ける。ｎ型コンタクト層１１４の露出面上に、ｎ側電極２０を設ける位置に開口部が形成されたマスクを形成する。そのマスクの開口部内に、たとえば真空蒸着法またはスパッタ法などによってｎ側電極２０を形成する。また、透明電極１９上に、ｐ側電極２１を設ける位置に開口部が形成されたマスクを形成する。そのマスクの開口部内に、たとえば真空蒸着法またはスパッタ法などによってｐ側電極２１を形成する。ｎ側電極２０およびｐ側電極２１の形成の順序は特に問わない。その後、必要に応じて表面保護膜を形成する。
続いて、得られたウエハを分割する。たとえば、ステンレスリングに貼り付けられた粘着シートにウエハを貼り付け、そのステンレスリングをレーザースクライブ装置のステージにセットする。基板１１の第２の面１１ｂを構成する長辺となる部分であって第２の面１１１ｂから第１の距離Ｌｐ１離れた位置にレーザ光を集光させる（レーザースクライブ）。これにより、レーザ光が集光された部分では、第１の改質部１４１がたとえば３〜５μｍ程度の間隔をあけて形成される。その後、ウエハを９０°回転させてから、基板１１の第２の面１１ｂを構成する短辺となる部分であって、第２の面１１１ｂから第２の距離Ｌｐ２離れた位置、第２の面１１１ｂから第３の距離Ｌｐ３離れた位置、および、第２の面１１１ｂから第４の距離Ｌｐ４離れた位置に、レーザ光を集光させる（レーザースクライブ）。これにより、レーザ光が集光された部分では、第２〜第４の改質部１４２，１４３，１４４が形成される。第２の面１１１ｂから第２の距離Ｌｐ２離れた位置では第２の改質部１４２がたとえば３〜５μｍ程度の間隔をあけて形成され、第２の面１１１ｂから第３の距離Ｌｐ３離れた位置では第３の改質部１４３がたとえば３〜５μｍ程度の間隔をあけて形成され、第２の面１１１ｂから第４の距離Ｌｐ４離れた位置では第４の改質部１４４がたとえば３〜５μｍ程度の間隔をあけて形成される。このようなレーザースクライブは、ウエハ１１１をチップサイズ分だけ移動させながら繰り返し行われることが好ましい。その後、ウエハ１１１をステンレスリングから取り外してブレーキングする。これにより、第１の改質部１４１、第２の改質部１４２、第３の改質部１４３および第４の改質部１４４のそれぞれから亀裂が生じ、その亀裂がウエハ１１１の厚み方向に進展し、よって、ウエハ１１１が分割される。と同時に、第１の改質部１４１同士がつながって第１の改質層４１が形成され、第２の改質部１４２同士がつながって第２の改質層４２が形成され、第３の改質部１４３同士がつながって第３の改質層４３が形成され、第４の改質部１４４同士がつながって第４の改質層４４が形成される。このようにして半導体発光素子１０が得られる。
［第２の実施形態］
本発明者らは、半導体発光素子１０を樹脂封止した場合であっても、光取り出し効率に優れ、短時間且つ安価で製造可能な半導体発光素子１０を提供できることを確認している。半導体発光素子１０を封止するために用いる樹脂は、発光層１６からの光に対して透光性を有することが好ましい。また、樹脂は、発光層１６からの光を吸収して蛍光を発する蛍光体材料を含むことがより好ましい。
図５は、半導体発光素子の基板に設けられた改質層数と半導体発光素子の全光束比との関係（測定結果）を示すグラフである。図５には、半導体発光素子が樹脂封止されている場合の結果（樹脂封止有り）と、半導体発光素子が樹脂封止されていない場合の結果（樹脂封止無し，図２に示す結果に相当）とを示している。図５の横軸には、改質層数を表わしている。括弧内において、コンマよりも左側には光の取り出し面とは異なる基板の側面（一対の第３の面１１ｃ）のそれぞれに設けられた改質層の数を表わし、コンマよりも右側には基板の側面のうち光の取り出し面（一対の第４の面１１ｄ）のそれぞれに設けられた改質層の数を表わす。図５の縦軸には、半導体発光素子の全光束比を表わしている。この全光束比は、樹脂封止されていない半導体発光素子であって改質層数が（１，１）である半導体発光素子の全光束量を１．００としたときの割合である。
図５に示すように、半導体発光素子１０を樹脂封止した場合においても、図２に示す結果と同様の結果が得られた。また、半導体発光素子１０を樹脂封止した場合には、半導体発光素子１０を樹脂封止しない場合に比べて光束量が多くなった。
［半導体発光素子の使用形態］
図６は、半導体発光素子１０の使用形態の一例を示す側面図である。図６では、半導体発光素子１０を簡略化している。図７および図８においても同様である。半導体発光素子１０は、セラミック基板６１０上に設けられている。セラミック基板６１０は第１の電極６１１と第２の電極６１３とを有し、第１の電極６１１は導電性細線６１５を介して半導体発光素子１０のｎ側電極２０に接続され、第２の電極６１３は導電性細線６１７を介して半導体発光素子１０のｐ側電極２１に接続されている。
図７は、半導体発光素子１０の使用形態の一例を示す側面図である。半導体発光素子１０は、図６に示す場合と同じくセラミック基板６１０上に設けられているが、透明樹脂７１２により封止されている。透明樹脂７１２は、前述の蛍光体材料を含むことが好ましい。これにより、発光層１６からの光と蛍光体材料からの光とが混色されて、たとえば白色光が放射される。このことは、後述の透明樹脂８１１（図８（ａ）参照）および後述の透明樹脂９１１（図９（ａ）参照）においても言える。
図８（ａ）は、半導体発光素子１０の使用形態の一例を示す側面図である。半導体発光素子１０は、パッケージ８１０の凹部８１０ａの底面上に設けられており、透明樹脂８１１が凹部８１０ａ内に充填されている。これにより、半導体発光素子１０は、透明樹脂８１１により封止されている。なお、パッケージ８１０は、半導体発光素子１０を実装する基板であって照明またはバックライトなどで用いられる基板を意味し、外部接続用電極であるｎ側電極８１３およびｐ側電極８１５を有している。
図８（ｂ）は、半導体発光素子１０の使用形態の一例を示す側面図である。図８（ｂ）では、半導体発光素子１０は、ｎ側電極２０およびｐ側電極２１を上にしてパッケージ８１０の凹部８１０ａの底面上に設けられている。ｎ側電極２０は導電性細線６１５を介してパッケージ８１０のｎ側電極８２３に接続され、ｐ側電極２１は導電性細線６１７を介してパッケージ８１０のｐ側電極８２５に接続されている。
図９（ａ）は半導体発光素子１０の使用形態の一例を示す断面図であり、図９（ｂ）に示すＩＸＡ−ＩＸＡ線における断面図である。図９（ｂ）はその上面図であり、図９（ｃ）はその下面図である。半導体発光素子１０は、パッケージ９１０に対してフリップチップ実装されている。具体的には、パッケージ９１０は、外部接続用電極であるｎ側電極９１７およびｐ側電極９１９を有する。ｎ側電極９１７およびｐ側電極９１９のそれぞれの一部は、パッケージ９１０の下面上に設けられており、残りの一部は、パッケージ９１０の凹部９１０ａの底面上に設けられている。パッケージ９１０の凹部９１０ａ内において、ｎ側電極９１７上にはｎ側接合電極９１３が設けられており、ｐ側電極９１９上にはｐ側接合電極９１５が設けられている。半導体発光素子１０のｎ側電極２０は、ｎ側接合電極９１３を介してｎ側電極９１７に接続されており、そのｐ側電極２１は、ｐ側接合電極９１５を介してｐ側電極９１９に接続されている。パッケージ９１０の凹部９１０ａ内には透明樹脂９１１が充填されており、これにより、半導体発光素子１０は透明樹脂９１１により封止されている。
パッケージ９１０の構成は特に限定されない。たとえば、パッケージ９１０は、平面板状、細長い棒状または凹状の窪みを有し、窪みの側面がリフレクタとして作用するバスタブであっても良い。
半導体発光素子１０とパッケージ９１０との間にサブマウントが設けられていても良い。これにより、半導体発光素子１０の実装が簡便となり、半導体発光素子１０の放熱特性が向上し、半導体発光素子１０の発光出力が向上する。
以上説明したように、図１に示す半導体発光素子１０は、基板１１と、基板１１上に設けられ、少なくとも第１導電型半導体層１４と発光層１６と第２導電型半導体層１８とを有する半導体積層部２２とを備える。基板１１は、発光層１６からの光に対して透光性を有し、半導体積層部２２が設けられる第１の面１１ａと、第１の面１１ａとは反対側に位置する第２の面１１ｂと、第１の面１１ａおよび第２の面１１ｂに直交する一対の第３の面１１ｃと、第１の面１１ａおよび第２の面１１ｂに直交し、一対の第３の面１１ｃとは異なる一対の第４の面１１ｄとを含む六面体形状を有する。第１の面１１ａは、凹部３１Ａと凸部３１Ｂとが交互に形成されてなる凹凸構造３１を有する。第３の面１１ｃは、それぞれ、第２の面１１ｂから第１の距離Ｌｐ１離れた位置に第１の改質層４１を有する。第４の面１１ｄは、それぞれ、２以上の改質層を有する。これにより、光取り出し効率に優れ、短時間且つ安価で製造可能な半導体発光素子１０を提供することができる。
第１の面１１ａでは、発光層１６からの光が第３の面１１ｃに平行な方向には凸部３１Ｂで遮られることなく伝播する一方第４の面１１ｄに平行な方向には凸部３１Ｂで遮られるように、凹部３１Ａと凸部３１Ｂとが形成されていることが好ましい。これにより、発光層１６からの光は、第４の面１１ｄからも取り出される。よって、光取り出し効率がさらに向上する。
基板１１は、結晶構造を有する材料からなることが好ましい。第３の面１１ｃは、基板１１の＜１−１００＞方向に平行であることが好ましく、第４の面１１ｄは、基板１１の＜１１−２０＞方向に平行であることが好ましい。
第１の改質層４１の厚さは、０μｍより大きいことが好ましく、２以上の改質層の厚さは、それぞれ、０μｍより大きいことが好ましい。第１の改質層４１よりも第１の面１１ａ側に位置する基板１１の部分の厚さは、３０μｍ以上であることが好ましく、２以上の改質層のうち最も第１の面１１ａ側に位置する改質層よりも第１の面１１ａ側に位置する基板１１の部分の厚さは、３０μｍ以上であることが好ましい。これにより、光取り出し効率がさらに向上する。
第１の改質層４１は、基板１１の厚さ方向とは垂直な方向に延びていることが好ましい。２以上の改質層は、それぞれ、基板１１の厚さ方向とは垂直な方向に延びていることが好ましい。これにより、第１の改質層４１および２以上の改質層を形成するのに要する時間がさらに短縮される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 半導体発光素子、１１ 基板、１１ａ，１１１ａ 第１の面、１１ｂ，１１１ｂ 第２の面、１１ｃ 第３の面、１１ｄ 第４の面、１２，１１２ バッファ層、１３，１１３ ノンドープＧａＮ層、１４，１１４ ｎ型コンタクト層、１５，１１５ 多重層、１６，１１６ 発光層、１７，１１７ ｐ型電子ブロック層、１８，１１８ ｐ型コンタクト層、１９，１１９ 透明電極、２０ ｎ側電極、２１ ｐ側電極、２２，１２２ 半導体積層部、３１ 凹凸構造、３１Ａ 凹部、３１Ｂ，１３１Ｂ 凸部、４１ 第１の改質層、４２ 第２の改質層、４３ 第３の改質層、４４ 第４の改質層。
本実施形態の半導体発光素子１０は、基板１１と半導体積層部２２とを備える。半導体積層部２２は、バッファ層１２と、ノンドープＧａＮ層１３と、ｎ型コンタクト層１４と、多重層１５と、発光層１６と、ｐ型電子ブロック層１７と、ｐ型コンタクト層１８とを有する。ｎ型コンタクト層１４が請求の範囲における「第１導電型半導体層」および「第２導電型半導体層」の一方に相当し、ｐ型コンタクト層１８が請求の範囲における「第１導電型半導体層」および「第２導電型半導体層」の他方に相当する。

Claims (5)

  1. 基板と、
    前記基板上に設けられ、少なくとも第１導電型半導体層と発光層と第２導電型半導体層とを有する半導体積層部と
    を備えた半導体発光素子であって、
    前記基板は、
    前記発光層からの光に対して透光性を有し、
    前記半導体積層部が設けられる第１の面と、前記第１の面とは反対側に位置する第２の面と、前記第１の面および前記第２の面に直交する一対の第３の面と、前記第１の面および前記第２の面に直交し、前記一対の第３の面とは異なる一対の第４の面とを含む六面体形状を有し、
    前記第１の面は、凹部と凸部とが交互に形成されてなる凹凸構造を有し、
    前記第３の面は、それぞれ、前記第２の面から第１の距離離れた位置に第１の改質層を有し、
    前記第４の面は、それぞれ、２以上の改質層を有する半導体発光素子。
  2. 前記第１の面では、前記発光層からの光が前記第３の面に平行な方向には前記凸部で遮られることなく伝播する一方前記第３の面とは垂直な方向には前記凸部で遮られるように、前記凹部と前記凸部とが形成されている請求項１に記載の半導体発光素子。
  3. 前記基板は、結晶構造を有する材料からなり、
    前記第３の面は、前記基板の＜１−１００＞方向に平行であり、
    前記第４の面は、前記基板の＜１１−２０＞方向に平行である請求項２に記載の半導体発光素子。
  4. 前記第１の改質層の厚さは、０μｍより大きく、
    前記２以上の改質層の厚さは、それぞれ、０μｍより大きく、
    前記第１の改質層よりも前記第１の面側に位置する基板の部分の厚さは、３０μｍ以上であり、
    前記２以上の改質層のうち最も前記第１の面側に位置する改質層よりも前記第１の面側に位置する基板の部分の厚さは、３０μｍ以上である請求項１〜３のいずれかに記載の半導体発光素子。
  5. 前記第１の改質層は、前記基板の厚さ方向とは垂直な方向に延びており、
    前記２以上の改質層は、それぞれ、前記基板の厚さ方向とは垂直な方向に延びている請求項１〜４のいずれかに記載の半導体発光素子。
JP2014561645A 2013-09-03 2014-06-10 半導体発光素子 Pending JPWO2015033638A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013182039 2013-09-03
JP2013182039 2013-09-03
PCT/JP2014/065322 WO2015033638A1 (ja) 2013-09-03 2014-06-10 半導体発光素子

Publications (1)

Publication Number Publication Date
JPWO2015033638A1 true JPWO2015033638A1 (ja) 2017-03-02

Family

ID=52628128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014561645A Pending JPWO2015033638A1 (ja) 2013-09-03 2014-06-10 半導体発光素子

Country Status (4)

Country Link
US (2) US9466763B2 (ja)
JP (1) JPWO2015033638A1 (ja)
CN (1) CN104620398B (ja)
WO (1) WO2015033638A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466763B2 (en) * 2013-09-03 2016-10-11 Sharp Kabushiki Kaisha Semiconductor light-emitting element
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
TW201523917A (zh) * 2013-12-12 2015-06-16 Hwasun Quartek Corp 磊晶基板、其製造方法及發光二極體
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
CN105336837A (zh) * 2015-09-29 2016-02-17 佛山市国星光电股份有限公司 一种led器件及其制作方法
TWI786248B (zh) * 2018-12-26 2022-12-11 晶元光電股份有限公司 發光元件
CN113192883A (zh) * 2021-04-20 2021-07-30 天津三安光电有限公司 红外发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
JP2012079720A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子
JP2013051260A (ja) * 2011-08-30 2013-03-14 Toyoda Gosei Co Ltd 半導体発光チップの製造方法および半導体発光チップ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253999B (ja) * 1993-06-30 1995-08-11 Hitachi Cable
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
KR100993088B1 (ko) * 2008-07-22 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101123010B1 (ko) 2008-12-09 2012-06-15 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
JP2012000636A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
US8765509B2 (en) 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
US8343788B2 (en) * 2011-04-19 2013-01-01 Epistar Corporation Light emitting device and manufacturing method thereof
KR101259483B1 (ko) * 2011-06-01 2013-05-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
WO2013089417A1 (en) * 2011-12-14 2013-06-20 Seoul Opto Device Co., Ltd. Semiconductor device and method of fabricating the same
KR101894025B1 (ko) * 2011-12-16 2018-09-03 엘지이노텍 주식회사 발광소자
WO2013114480A1 (ja) * 2012-02-01 2013-08-08 パナソニック株式会社 半導体発光素子、その製造方法及び光源装置
US9214353B2 (en) * 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US9466763B2 (en) * 2013-09-03 2016-10-11 Sharp Kabushiki Kaisha Semiconductor light-emitting element
TWI614914B (zh) * 2014-07-11 2018-02-11 晶元光電股份有限公司 發光元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
JP2012079720A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子
JP2013051260A (ja) * 2011-08-30 2013-03-14 Toyoda Gosei Co Ltd 半導体発光チップの製造方法および半導体発光チップ

Also Published As

Publication number Publication date
CN104620398A (zh) 2015-05-13
WO2015033638A1 (ja) 2015-03-12
US20150349202A1 (en) 2015-12-03
US9466763B2 (en) 2016-10-11
US20160372632A1 (en) 2016-12-22
CN104620398B (zh) 2017-05-03
US9818911B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
WO2015033638A1 (ja) 半導体発光素子
KR101451036B1 (ko) 반도체 발광 소자
US8716732B2 (en) Light emitting element
TWI513065B (zh) Semiconductor light emitting device and light emitting device
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
KR101548066B1 (ko) 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법
JP6419077B2 (ja) 波長変換発光デバイス
JP2011029612A (ja) Ｉｉｉ族窒化物半導体発光素子
TW201434181A (zh) 半導體發光裝置及其製造方法
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
JP5276680B2 (ja) 発光素子パッケージ、照明システム
JP2008300621A (ja) 半導体発光素子及びその製造方法
TWI493758B (zh) 半導體發光裝置及發光模組
TW201637241A (zh) 半導體發光元件、發光裝置及半導體發光元件之製造方法
JP4947569B2 (ja) 半導体発光素子及びその製造方法
JP2016163015A (ja) 紫外線発光素子及びその製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2005197573A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008130723A (ja) 発光装置およびその製造方法
WO2011058890A1 (ja) 発光素子
JP6067400B2 (ja) 半導体発光素子
JP2011066453A (ja) 半導体発光素子及び半導体発光装置
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2018170318A (ja) 半導体発光素子とその製造方法
KR20090103343A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204