CN104620398A - 半导体发光元件 - Google Patents

半导体发光元件 Download PDF

Info

Publication number
CN104620398A
CN104620398A CN201480002009.4A CN201480002009A CN104620398A CN 104620398 A CN104620398 A CN 104620398A CN 201480002009 A CN201480002009 A CN 201480002009A CN 104620398 A CN104620398 A CN 104620398A
Authority
CN
China
Prior art keywords
layer
substrate
upgrading
light
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480002009.4A
Other languages
English (en)
Other versions
CN104620398B (zh
Inventor
山本宏明
近江晋
翁宇峰
田边皇纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104620398A publication Critical patent/CN104620398A/zh
Application granted granted Critical
Publication of CN104620398B publication Critical patent/CN104620398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半导体发光元件(10)具备：基板(11)；半导体层叠部(22)，设置在基板(11)上，至少具有第一导电型半导体层(14)、发光层(16)和第二导电型半导体层(18)。基板(11)相对于来自发光层(16)的光而具有透光性，并具有六面体形状，包括设置半导体层叠部(22)的第一面(11a)、位于与第一面(11a)相反的一侧的第二面(11b)、与第一面(11a)及第二面(11b)正交的一对第三面(11c)、与第一面(11a)及第二面(11b)正交且与一对第三面(11c)不同的一对第四面(11d)。第一面(11a)具有交替地形成凹部(31A)和凸部(31B)而成的凹凸构造(31)。第三面(11c)分别在与第二面(11b)相距第一距离的位置具有第一改质层(41)。第四面(11d)分别具有两层以上的改质层(42，43，44)。

Description

半导体发光元件
技术领域
本发明涉及半导体发光元件。
背景技术
近年来，具备将氮化物半导体元件作为发光元件来使用的蓝色发光元件和荧光体的白色发光装置日益被用于大型液晶电视的背光灯或者照明用的光源等。在这种大型液晶电视或者照明等的产品中，一个产品中会使用大量的白色发光装置。因而，对于这些产品中使用的蓝色发光元件，要求优质且能够量产。
此外，大型液晶电视的背光灯或者照明用的光源等中使用的氮化物半导体发光元件在例如80mA以上的较大的大电流区域被驱动日益一般化。顺便提及，现有的氮化物半导体发光元件大多在20mA程度的较低的低电流区域被驱动。
但是，在现有的氮化物半导体发光元件中，有将氮化物半导体层形成于蓝宝石基板的C面上且不仅从氮化物半导体层侧还从蓝宝石基板的侧面取出来自发光层的光的结构。在这种氮化物半导体发光元件中，需要使蓝宝石基板的厚度厚至某种程度。此外，为了防止从蓝宝石基板的侧面发出的光在蓝宝石基板的该侧面被全反射而返回到蓝宝石基板的内部，还需要使蓝宝石基板的侧面粗糙化。
例如在日本特开2010-141331号公报(专利文献1)中记载了如下内容，即，在基板上使发光构造物生长之后，利用激光而在基板上形成虚线状的分割槽，然后给基板施加压力来分割基板以及发光构造物。此外，在日本特开2013-21250号公报(专利文献2)中记载了如下内容，即，从蓝宝石基板的上表面或者其下表面侧照射激光而在蓝宝石基板的侧面形成加工变质层。
在先技术文献
专利文献
专利文献1：日本特开2010-141331号公报
专利文献2：日本特开2013-21250号公报
发明内容
发明要解决的课题
然而，在日本特开2010-141331号公报(专利文献1)所记载的方法中，在蓝宝石基板的侧面形成2个以上的分割槽。此外，在蓝宝石基板的各个侧面形成相同数量的分割槽。因而，形成分割槽需要花费时间。此外，分割槽的形成费用增多。这些情形对于日本特开2013-21250号公报(专利文献2)所记载的方法也如此。
此外，在蓝宝石基板的侧面所形成的分割槽的数量越多，则在分割蓝宝石基板时激光(为了分割蓝宝石基板而使用的光)的一部分越易于被发光层吸收。由此，引起电流泄漏的概率上升。通过使台面端面(发光层的侧面)远离芯片端面(蓝宝石基板的侧面)，从而可避免该不良状况。但是，因为越使台面端面远离芯片端面则芯片面中的发光区域的占有比例越低，所以招致发光输出的降低。这些情形对于日本特开2013-21250号公报(专利文献2)所记载的方法也如此。
本发明正是鉴于上述问题而完成的，其目的在于提供光取出效率优异、可短时间且廉价地制造的半导体发光元件。
用于解决课题的手段
半导体发光元件具备：基板；和半导体层叠部，其被设置在基板上，至少具有第一导电型半导体层、发光层和第二导电型半导体层。基板相对于来自发光层的光而具有透光性，并且具有六面体形状，该六面体形状包括：设置半导体层叠部的第一面、位于与第一面相反的一侧的第二面、与第一面以及第二面正交的一对第三面、和与第一面以及第二面正交且与一对第三面不同的一对第四面。第一面具有交替地形成凹部和凸部的凹凸构造。第三面分别在与第二面相距第一距离的位置具有第一改质层。第四面分别具有两层以上的改质层。
优选在第一面，按照来自发光层的光在与第三面平行的方向上不被凸部遮挡地传播而在与第四面平行的方向被凸部遮挡的方式，形成有凹部和凸部。
优选基板由具有晶体构造的材料构成。第三面优选与基板的<1-100>方向平行，第四面优选与基板的<11-20>方向平行。
第一改质层的厚度优选大于0μm，两层以上的改质层的厚度优选分别大于0μm。比第一改质层更靠近第一面侧的基板的部分的厚度优选为30μm以上，比两层以上的改质层之中最靠近第一面侧的改质层更靠近第一面侧的基板的部分的厚度优选为30μm以上。
优选第一改质层在与基板的厚度方向垂直的方向上延伸。优选两层以上的改质层分别在与基板的厚度方向垂直的方向上延伸。
发明效果
在本发明中，能够提供光取出效率优异、可短时间且廉价地制造的半导体发光元件。
附图说明
图1(a)是表示本发明的半导体发光元件的构成的一例的俯视图，图1(b)是图1(a)所示的IB-IB线处的剖视图，图1(c)是从图1(a)所示的IC方向观察半导体发光元件10时的主要部分侧视图，图1(d)是从图1(a)所示的ID方向观察半导体发光元件10时的主要部分侧视图，图1(e)是基板的俯视图。
图2是表示在半导体发光元件的基板上设置的改质层数和半导体发光元件的总光通量比之间的关系(测量结果)的图表。
图3是表示半导体发光元件的制造方法的一工序的剖视图。
图4(a)是表示半导体发光元件的制造方法的一工序的主要部分放大图，图4(b)是从图4(a)所示的IVB方向观察晶片时的主要部分侧视图，图4(c)是从图4(a)所示的IVC方向观察晶片时的主要部分侧视图。
图5是表示在半导体发光元件的基板上设置的改质层数和半导体发光元件的总光通量比之间的关系(测量结果)的图表。
图6是表示半导体发光元件的使用形态的一例的侧视图。
图7是表示半导体发光元件的使用形态的一例的侧视图。
图8(a)、(b)是表示半导体发光元件的使用形态的一例的侧视图。
图9(a)是表示半导体发光元件的使用形态的一例的剖视图，图9(b)是其俯视图，图9(c)是其仰视图。
具体实施方式
以下，参照附图来说明本发明的半导体发光元件。另外，在本发明的附图中，相同的参照符号表示相同的部分或者相应的部分。此外，长度、宽度、厚度、深度等的尺寸关系，为了附图清楚和简化而被适当变更，并非表示实际的尺寸关系。
[第一实施方式]
[半导体发光元件的构成]
图1(a)是第一实施方式的半导体发光元件10的俯视图。图1(b)是图1(a)所示的IB-IB线处的剖视图。图1(c)是从图1(a)所示的IC方向观察半导体发光元件10时的主要部分侧视图，图1(d)是从图1(a)所示的ID方向观察半导体发光元件10时的主要部分侧视图。图1(e)是半导体发光元件10的基板11的俯视图。另外，在图1(c)以及图1(d)中，并未记载半导体发光元件10的半导体层叠部22中的层叠构造。
本实施方式的半导体发光元件10具备基板11和半导体层叠部22。半导体层叠部22具有：缓冲层12、未掺杂GaN层13、n型接触层14、多重层15、发光层16、p型电子阻挡层17和p型接触层18。n型接触层14相当于权利要求书中的“第一n型氮化物半导体层”以及“第二n型氮化物半导体层”当中的一方，p型接触层18相当于权利要求书中的“第一n型氮化物半导体层”以及“第二n型氮化物半导体层”当中的另一方。
n型接触层14、多重层15、发光层16、p型电子阻挡层17和p型接触层18被蚀刻而构成了台面部。在p型接触层18之上，隔着透明电极19而设有p侧电极21。在台面部的外侧(图1(b)中的右侧)，n型接触层14的上表面的一部分从多重层15等露出，在n型接触层14的露出面之上设有n侧电极20。从n侧电极20露出的n型接触层14的露出面的部分、n型接触层14、多重层15、发光层16、p型电子阻挡层17以及p型接触层18的各自的蚀刻端面、和从p侧电极21露出的透明电极19的部分，也可以被表面保护膜(未图示)覆盖。表面保护膜优选由氧化硅、氮化硅或者氧化钛等绝缘材料构成。如果设有表面保护膜，则能够提高半导体发光元件的耐湿性。以下，说明半导体层叠部22、透明电极19、n侧电极20以及p侧电极21之后再说明基板11。
<半导体层叠部>
<缓冲层>
缓冲层12被设置在基板11的第一面11a上。由此，能够消除构成基板11的材料与III族氮化物半导体之间的晶格常数差。缓冲层12优选为Alx1Gay1Oz1N1-z1(0≤x1≤1，0≤y1≤1，0≤z1≤1，x1+y1+z1≠0)层，更优选为A1N层或者A1ON层。缓冲层12的厚度优选为3nm以上且100nm以下，更优选为5nm以上且50nm以下。缓冲层12的一例是厚度为15nm的A1N层。
<未掺杂GaN层>
未掺杂GaN层13被设置在缓冲层12上。如果这样将含Ga的III族氮化物半导体层形成在缓冲层12上，则易于在缓冲层12和未掺杂GaN层13的界面附近产生转位的环。由此，能够防止缓冲层12中的晶体缺陷延续至未掺杂GaN层13。未掺杂GaN层13的厚度优选为100nm以上且3000nm以下，其一例为500nm。
<n型接触层>
n型接触层14被设置在未掺杂GaN层13上。n型接触层14优选为在Alx2Gay2Inz2N(0≤x2≤1，0≤y2≤1，0≤z2≤1，x2+y2+z2≠0)层中掺杂了n型掺杂剂的层。n型接触层14既可以由单层构成，也可以层叠组成不同的两种以上的层来构成。n型掺杂剂优选为Si以及Ge当中的至少一方。n型接触层14的n型掺杂剂浓度优选为1×1018cm-3以上且1×1019cm-3以下。n型接触层14的厚度优选为1μm以上且10μm以下。由此，既能将半导体发光元件10的制造成本抑制得较低，又能降低n型接触层14的电阻。n型接触层14的一例为掺杂了1×1019cm-3的Si且厚度为约2μm的GaN层。
<多重层>
多重层15被设置在n型接触层14上。多重层15优选为例如交替地层叠窄带隙层和宽带隙层而构成的层。多重层15的厚度优选为60nm以上且150nm以下。
窄带隙层是带隙能量比宽带隙层小的层，优选为Inx3Ga1-x3N(0＜x3≤0.3)层。窄带隙层优选包含n型掺杂剂(例如Si)。窄带隙层的n型掺杂剂浓度优选为1×1016cm-3以上且5×1018cm-3以下，更优选为5×1016cm-3以上且5×1017cm-3以下。窄带隙层的厚度优选为1nm以上且3nm以下。
宽带隙层是带隙能量比窄带隙层大的层，优选为GaN层。宽带隙层的厚度优选为1nm以上且3nm以下。
多重层15的一例是交替地层叠厚度约3.0nm的In0.02Ga0.98N层和厚度约3.0nm的GaN层且具有20组的该In0.02Ga0.98N层以及该GaN层的层。
<发光层>
发光层16被设置在多重层15上。发光层16既可以为Alx4Gay4Inz4N(0≤x4≤1，0≤y4≤1，0≤z4≤1，x4+y4+z4≠0)层，也可以为在Alx4Gay4Inz4N层中掺杂了n型掺杂剂或者p型掺杂剂的层，还可以层叠组成不同的两种以上的层来构成。发光层16的厚度优选为40nm以上且80nm以下。
在交替地层叠阱层和势垒层来构成发光层16的情况下，阱层优选为含In的Inx5Ga1-x5N(0≤x5≤0.3)层，势垒层优选为GaN层。发光层16的一例是交替地层叠厚度约3nm的In0.2Ga0.8N层(阱层)和厚度约4nm的GaN层(势垒层)、且具有8组的该In0.2Ga0.8N层以及该GaN层的层。
<p型电子阻挡层>
p型电子阻挡层17形成在发光层16上。由此能够防止过量的电子从发光层16泄漏出。这种p型电子阻挡层17优选为在Alx6Gay6Inz6N(0≤x6≤1，0≤y6≤1，0≤z6≤1，x6+y6+z6≠0)层中掺杂了p型掺杂剂的层。p型掺杂剂优选为Mg以及Zn当中的至少一方。p型电子阻挡层17的p型掺杂剂浓度优选为1×1018cm-3以上且2×1019cm-3以下。p型电子阻挡层17的厚度优选为10nm以上且30nm以下。p型电子阻挡层17的一例是掺杂了2×1019cm-3的Mg且厚度为15nm的p型Al0.15Ga0.85N层。
<p型接触层>
p型接触层18被形成在p型电子阻挡层17上。p型接触层18优选为在Alx7Gay7Inz7N(0≤x7≤1，0≤y7≤1，0≤z7≤1，x7+y7+z7≠0)层中掺杂了p型掺杂剂的层。p型接触层18既可以由单层构成，也可以层叠组成不同的两种以上的层来构成。p型接触层18的p型掺杂剂浓度优选为2×1019cm-3以下。p型接触层18的厚度优选为30nm以下。
以上，虽然示出了半导体层叠部22的构成，但半导体层叠部22只要具有n型接触层14、发光层16和p型接触层18即可。因而，半导体层叠部22既可以不具有缓冲层12、未掺杂GaN层13、多重层15以及p型电子阻挡层17当中的至少一个，也可以还具有缓冲层12、未掺杂GaN层13、多重层15以及p型电子阻挡层17以外的半导体层。
<透明电极、n侧电极、p侧电极>
透明电极19与p型接触层18欧姆接触。透明电极19既可以由ITO(Indium Tin Oxide)、氧化铟(Indium Oxide)、氧化锡(Tin Oxide)或者氧化锌(Zinc Oxide)等构成，也可以由包含Au、Ag、Pt、Ti、Pd、Al以及Ni当中的至少一个的材料构成。透明电极19的厚度优选为20nm以上且200nm以下。
n侧电极20既可以由包含Au、Ag、Pt、Ti、Pd、Al以及Ni当中的至少一个的金属层的单层构成，也可以层叠材料不同的两种以上的金属层。n侧电极20的厚度优选为1μm以上。由此，能够在n侧电极20进行引线接合。
p侧电极21既可以由包含Au、Ag、Pt、Ti、Pd、Al以及Ni当中的至少一个的金属层的单层构成，也可以层叠材料不同的两种以上的金属层。p侧电极21的厚度优选为1μm以上。由此，能够在p侧电极21进行引线接合。
<基板>
基板11相对于来自发光层16的光而具有透光性。“基板11相对于来自发光层16的光而具有透光性”是指来自发光层16的光的50％以上透过基板11，优选来自发光层16的光的80％以上透过基板11，更优选来自发光层16的光的90％以上透过基板11。此外，基板11优选由具有晶体构造的材料构成。鉴于此，基板11优选为蓝宝石基板或者SiC基板等。基板11具有六面体形状，该六面体形状包含：第一面11a、位于与第一面11a相反的一侧的第二面11b、一对第三面11c、和一对第四面11d。所谓“六面体形状”是指以四边形为底面的棱柱形状，包含例如长方体形状或者立方体形状等。基板11的一例是由532μm×444μm且厚度L11约130μm的长方体形状构成的蓝宝石基板。
第一面11a是设置半导体层叠部22的面，具有交替地形成凹部31A和凸部31B而成的凹凸构造31。在第一面11a，按照来自发光层16的光在与第三面11c平行的方向(x方向)上不被凸部31B遮挡地传播(路径P1)而在与第三面11c垂直的方向(y方向)上被凸部31B遮挡(路径P2)的方式，形成凹部31A和凸部31B。例如，当如图1(e)所示凸部31B在第一面11a被配置于成为三角形的顶点的位置的情况下，第一面11a中的凸部31B的直径d1优选为1μm以上且6μm以下，与第三面11c平行的方向上的凸部31B的中心间距离(间隔d2)优选为1.0μm以上且6.0μm以下。与三角形的各边平行的方向上的凸部31B的中心间距离(间隔d3)优选为1.0μm以上且6.0μm以下。
在图1(e)所示的情况下，从第四面11d取出的光的量多于从第三面11c取出的光的量。由此，通过在第四面11d的各个面形成两层以上的改质层，从而能够提高光的取出效率。另外，也可以按照来自发光层16的光在与第三面11c垂直的方向(y方向)上不被凸部31B遮挡地传播而在与第三面11c平行的方向(x方向)上被凸部31B遮挡的方式，形成凹部31A和凸部31B。在此情况下，从第三面11c取出的光的量多于从第四面11d取出的光的量。由此，通过在第三面11c的各个面形成两层以上的改质层，从而能够提高光的取出效率。
凸部31B的外形并不限定于圆锥形。在第一面11a中的凸部31B的形状是不同于圆形的形状时，上述直径d1相当于第一面11a中的凸部31B的形状的外接圆的直径。第一面11a中的凸部31B的配置并不限定于前述的配置。
一对第三面11c与第一面11a以及第二面11b正交。在基板11由具有晶体构造的材料构成的情况下，优选第三面11c与基板11的<1-100>方向平行。
第三面11c在与第二面11b相距第一距离Lp1的位置具有第一改质层41。“第一距离Lp1”是指第二面11b和第一改质层41的厚度方向的中点之间的距离，优选为10μm以上且50μm以下。第一距离Lp1的一例为30μm。在此，第一改质层41的厚度方向与基板11的厚度方向平行。“第一改质层41”是指表面被粗糙化后的层。第一改质层41的各个表面的算术平均粗糙度Ra优选为1μm以上且6μm以下。
第一改质层41优选在与基板11的厚度方向垂直的方向(x方向)上延伸。由此，较之于第一改质层41仅设置在与基板11的厚度方向垂直的方向的一部分上的情况，能容易地形成第一改质层41，所以形成第一改质层41所需的时间缩短，能将形成第一改质层41所需的成本抑制得较低。第一改质层41的厚度a是基板11的厚度方向上的第一改质层41的最大的长度，优选大于0μm且为50μm以下。比第一改质层41更靠近第一面11a侧的基板11的部分的厚度L12优选为30μm以上。由此，从基板11的第一面11a至第一改质层41为止的距离是足够的，所以能够防止在激光划片时(后述)照射的激光被发光层16吸收而破坏半导体层叠部22。此外，因为从基板11的第一面11a至第一改质层41为止的距离是足够的，所以能够防止在分断时(后述)来自第一改质部141(参照图4(b))的开裂到达半导体层叠部22。由此，能够防止半导体层叠部22被破坏。
一对第四面11d是与第一面11a以及第二面11b正交的面、且是与一对第三面11c不同的面。在基板11由具有晶体构造的材料构成的情况下，优选第四面11d与基板11的<11-20>方向平行。第四面11d具有两层以上的改质层，在本实施方式中具有第二～第四改质层42～44。
第二改质层42的各个层优选被设置在与第二面11b相距第二距离Lp2的位置。“第二距离Lp2”是指第二面11b和第二改质层42的厚度方向的中点之间的距离，优选为70μm以上且90μm以下。第二距离Lp2的一例为80μm。在此，第二改质层42的厚度方向与基板11的厚度方向平行。“第二改质层42”是指表面被粗糙化后的层。第二改质层42的各个表面的算术平均粗糙度Ra优选为1μm以上且6μm以下。
第三改质层43的各个层优选被设置在与第二面11b相距第三距离Lp3的位置。“第三距离Lp3”是指第二面11b和第三改质层43的厚度方向的中点之间的距离，优选为40μm以上且70μm以下。第三距离Lp3的一例为60μm。在此，第三改质层43的厚度方向与基板11的厚度方向平行。“第三改质层43”是指表面被粗糙化后的层。第三改质层43的各个表面的算术平均粗糙度Ra优选为1μm以上且6μm以下。
第四改质层44的各个层优选被设置在与第二面11b相距第四距离Lp4的位置。“第四距离Lp4”是指第二面11b和第四改质层44的厚度方向的中点之间的距离，优选为10μm以上且50μm以下。第四距离Lp4的一例为30μm。在此，第四改质层44的厚度方向与基板11的厚度方向平行。“第四改质层44”是指表面被粗糙化后的层。第四改质层44的各个表面的算术平均粗糙度Ra优选为1μm以上且6μm以下。
第二改质层42优选在与基板11的厚度方向垂直的方向(y方向)上延伸。由此，较之于第二改质层42仅设置在与基板11的厚度方向垂直的方向的一部分上的情况，能容易地形成第二改质层42，所以形成第二改质层42所需的时间被缩短，能够将形成第二改质层42所需的成本抑制得较低。该情形对于第三改质层43以及第四改质层44的各个层也如此。
第二改质层42的厚度b是基板11的厚度方向上的第二改质层42的最大的长度，优选大于0μm且为50μm以下。第二改质层42的厚度b若比0μm大，则从第四面11d的各个面取出的光量越多。由此，光的取出效率变高。这些情形对于第三改质层43的厚度c以及第四改质层44的厚度d的各个厚度也如此。
比第二改质层42(两层以上的改质层之中最靠近第一面11a侧的改质层)更靠近第一面11a侧的基板11的部分的厚度L13优选为30μm以上。由此，从基板11的第一面11a至第二改质层42为止的距离是足够的，所以能够防止在激光划片时(后述)照射的激光被发光层16吸收而破坏半导体层叠部22。此外，因为从基板11的第一面11a至第二改质层42为止的距离是足够的，所以能够防止在分断时(后述)来自第二改质部142(参照图4(c))的开裂到达半导体层叠部22。由此，能够防止半导体层叠部22被破坏。
第一～第四改质层41～44的形成方法并未限定。例如，在分割晶片111(参照图3等)来制造半导体发光元件的情况下，优选在分割该晶片111时形成第一～第四改质层41～44。按照脉冲宽度为纳秒～飞秒的激光在晶片111的内部的给定的位置聚光的方式，从晶片111的第一面111a或者其第二面111b朝向晶片111的内部照射该激光。由此，高能量的激光在晶片111的内部的给定的位置聚光，在晶片111的内部之中激光被聚光的部分形成改质部。在与晶片111的厚度方向垂直的方向上相互隔开间隔来形成该改质部。当分断晶片111时，包含在改质部中的开裂扩展，晶片111被分割为半导体发光元件。与此同时，形成“(出现在表层的)改质部的开裂扩展而改质部彼此相连成为层状的部分”。即，形成第一～第四改质层41～44。
如果使用脉冲宽度为皮秒～飞秒的激光，则能够有效率地进行基板11的内部加工。另一方面，振荡出脉冲宽度为纳秒的激光的装置比振荡出脉冲宽度为皮秒～飞秒的激光的装置廉价。由此，如果使用脉冲宽度为纳秒的激光，则较之于使用脉冲宽度为皮秒～飞秒的激光的情况，能够将半导体发光元件的制造成本抑制得较低。优选基于这些情况来决定激光的脉冲宽度。此外，优选使用在红外区域具有峰值波长的激光。
若所述内部加工(改质部)的阶段数变多，则能够顺畅地分割晶片111，但加工需要花费时间。例如，在基板11的厚度L11为130μm的情况下，若阶段数为1个以上且3个以下，则能够顺畅地分割晶片111，并且能够防止半导体发光元件10的加工时间(节拍时间)变长。
如此，在本实施方式中，在基板11的侧面之中光的取出面(一对第四面11d)的各个面设置2个以上的改质层。由此，较之于在基板11的侧面之中光的取出面的各个面设置1个改质层的情况，从基板11的侧面取出的光量变多。
此外，在与光的取出面不同的基板11的侧面(一对第三面11c)的各个面上设置的改质层的数量，比在基板11的侧面之中光的取出面(一对第四面11d)的各个面上设置的改质层的数量少。由此，较之于在基板11的4个侧面设置相同数量的改质层的情况，形成改质层所需的时间被缩短，能够抑制形成改质层的成本。
进而，较之于在基板11的4个侧面设置相同数量的改质层的情况，在改质层数少的侧面，能够防止在分割晶片111时使用的激光(例如在激光划片时照射的激光)被发光层16吸收。由此，能够防止电流的泄漏。由此，无需将台面端面设置为与芯片端面分离，所以能够将芯片面中的发光区域的占有比例维持得较高。因此，能够将发光输出维持得较高。
如以上，在本实施方式中，能够提供光取出效率优异、可短时间且廉价地制造的半导体发光元件10。该情形不依赖于半导体发光元件10的发光波长，在半导体发光元件10的所有发光波长中均如此。
[半导体发光元件的特性]
图2是表示在半导体发光元件的基板上设置的改质层数和半导体发光元件的总光通量比之间的关系(测量结果)的图表。在图2的横轴中，表示了改质层数。在括号内，逗号的左侧表示在与光的取出面不同的基板的侧面(在本实施方式中为一对第三面11c)的各个面上设置的改质层的数量，逗号的右侧表示在基板的侧面之中光的取出面(在本实施方式中为一对第四面11d)的各个面上设置的改质层的数量。在图2的纵轴中，表示了半导体发光元件10的总光通量比。该总光通量比是将改质层数为(1，1)的半导体发光元件的总光通量的量设为1.00时的比例。
如图2所示，改质层数为(1，3)的半导体发光元件10的总光通量的量与改质层数为(3，3)的半导体发光元件10的总光通量的量大致相同，比改质层数为(1，1)的半导体发光元件10的总光通量的量多。另一方面，改质层数为(3，1)的半导体发光元件的总光通量的量比改质层数为(1，1)的半导体发光元件10的总光通量的量少。根据这些情形可知，与按照来自发光层16的光不被凸部31B遮挡的方式传播的方向垂直的面(在本实施方式中为一对第四面11d)中的改质层数，比与按照来自发光层16的光不被凸部31B遮挡的方式传播的方向平行的面(在本实施方式中为一对第三面11c)中的改质层数多，则半导体发光元件10的总光通量的量增多。
[半导体发光元件的制造]
图3是表示半导体发光元件10的制造方法的一工序的剖视图。图4(a)是表示半导体发光元件10的制造方法的一工序的主要部分放大图，图4(b)是从图4(a)所示的IVB方向观察晶片111时的主要部分侧视图，图4(c)是从图4(a)所示的IVC方向观察晶片111时的主要部分侧视图。晶片111具有2个以上的半导体发光元件区域，但在图3以及图4(a)～(c)中仅记载了1个半导体发光元件区域。此外，在图4(c)中未记载晶片111的半导体层叠部122中的层叠构造。
首先，准备晶片111。在晶片111的第一面111a上使抗蚀剂图案化，通过例如ICP(Inductively coupled plasma；电感耦合等离子体)等对从抗蚀剂露出的晶片111的部分进行蚀刻。由此，在晶片111的第一面111a上形成凹凸构造，该凹凸构造是交替地形成凹部和凸部131B而成的。
然后，通过例如MOCVD(Metal Organic Chemical Vapor Deposition；金属有机化学气相沉积)法等，在晶片111的第一面111a上依次形成缓冲层112、未掺杂GaN层113、n型接触层114、多重层115、发光层116、p型电子阻挡层117以及p型接触层118。由此，在晶片111的第一面111a上形成半导体层叠部122。然后，对该晶片111进行热处理以使p型掺杂剂活性化。
接下来，形成透明电极19。通过例如溅射法或者真空蒸镀法等，在p型接触层118上形成透明电极119(图3)。在该透明电极119上形成掩模(未图示)之后，使用例如氟化氢等来除去从掩模露出的透明电极119的部分(湿式蚀刻)。
然后，形成台面构造。在透明电极19上形成掩模(未图示)。该掩模覆盖透明电极19及其周围，而在设有n侧电极20的位置具有开口部。然后，通过干式蚀刻等，除去从掩模露出的p型接触层118、p型电子阻挡层117、发光层116、多重层115以及n型接触层114的部分。由此，n型接触层114的一部分露出，在晶片111的第一面111a上半导体层叠部122呈晶格状排列。
接下来，设置n侧电极20以及p侧电极21。在n型接触层114的露出面上形成掩模，该掩模在设置n侧电极20的位置形成有开口部。在该掩模的开口部内，通过例如真空蒸镀法或者溅射法等形成n侧电极20。此外，在透明电极19上形成掩模，该掩模在设置p侧电极21的位置形成有开口部。在该掩模的开口部内，通过例如真空蒸镀法或者溅射法等形成p侧电极21。n侧电极20以及p侧电极21的形成顺序并未特别限定。然后，根据需要来形成表面保护膜。
然后，分割所获得的晶片。例如，在粘附于不锈钢圈的粘接片上粘附晶片，将该不锈钢圈放置在激光划片装置的工作台上。在基板11的成为构成第二面11b的长边的部分且与第二面111b相距第一距离Lp1的位置，使激光聚光(激光划片)。由此，在激光被聚光的部分，第一改质部141隔开例如3～5μm程度的间隔地形成。然后，使晶片旋转90°之后，在基板11的成为构成第二面11b的短边的部分且与第二面111b相距第二距离Lp2的位置、与第二面111b相距第三距离Lp3的位置以及与第二面111b相距第四距离Lp4的位置，使激光聚光(激光划片)。由此，在激光被聚光的部分，形成第二～第四改质部142、143、144。在与第二面111b相距第二距离Lp2的位置，第二改质部142隔开例如3～5μm程度的间隔地形成，在与第二面111b相距第三距离Lp3的位置，第三改质部143隔开例如3～5μm程度的间隔地形成，在与第二面111b相距第四距离Lp4的位置，第四改质部144隔开例如3～5μm程度的间隔地形成。这种激光划片优选一边使晶片111移动芯片大小的量一边反复进行。然后，将晶片111从不锈钢圈取下来进行分断。由此，从第一改质部141、第二改质部142、第三改质部143以及第四改质部144分别产生开裂，该开裂在晶片111的厚度方向上扩展，由此分割晶片111。与此同时，第一改质部141彼此相连而形成第一改质层41，第二改质部142彼此相连而形成第二改质层42，第三改质部143彼此相连而形成第三改质层43，第四改质部144彼此相连而形成第四改质层44。由此获得半导体发光元件10。
[第二实施方式]
本发明者们确认出：即便在对半导体发光元件10进行了树脂密封的情况下，也能够提供光取出效率优异、可短时间且廉价地制造的半导体发光元件10。为了对半导体发光元件10进行密封而使用的树脂，优选相对于来自发光层16的光而具有透光性。此外，树脂更优选包含吸收来自发光层16的光并发出荧光的荧光体材料。
图5是表示在半导体发光元件的基板上设置的改质层数和半导体发光元件的总光通量比之间的关系(测量结果)的图表。在图5中示出：半导体发光元件被树脂密封的情况下的结果(有树脂密封)、和半导体发光元件未被树脂密封的情况下的结果(无树脂密封，相当于图2所示的结果)。在图5的横轴中，表示了改质层数。在括号内，逗号的左侧表示在与光的取出面不同的基板的侧面(一对第三面11c)的各个面上设置的改质层的数量，逗号的右侧表示在基板的侧面之中光的取出面(一对第四面11d)的各个面上设置的改质层的数量。在图5的纵轴中，表示了半导体发光元件的总光通量比。该总光通量比是将未被树脂密封的半导体发光元件且改质层数为(1，1)的半导体发光元件的总光通量的量设为1.00时的比例。
如图5所示，即便在对半导体发光元件10进行了树脂密封的情况下，也得到了与图2所示的结果同样的结果。此外，在对半导体发光元件10进行了树脂密封的情况下，较之于对半导体发光元件10不进行树脂密封的情况，光通量的量变多。
[半导体发光元件的使用形态]
图6是表示半导体发光元件10的使用形态的一例的侧视图。在图6中，简化了半导体发光元件10。在图7以及图8中也同样。半导体发光元件10被设置在陶瓷基板610上。陶瓷基板610具有第一电极611和第二电极613，第一电极611经由导电性细线615而与半导体发光元件10的n侧电极20连接，第二电极613经由导电性细线617而与半导体发光元件10的p侧电极21连接。
图7是表示半导体发光元件10的使用形态的一例的侧视图。半导体发光元件10与图6所示的情况相同，被设置在陶瓷基板610上，但被透明树脂712进行了密封。透明树脂712优选包含前述的荧光体材料。由此，来自发光层16的光和来自荧光体材料的光发生混色，从而放射例如白色光。该情形在后述的透明树脂811(参照图8(a))以及后述的透明树脂911(参照图9(a))中也如此。
图8(a)是表示半导体发光元件10的使用形态的一例的侧视图。半导体发光元件10被设置在封装件810的凹部810a的底面上，透明树脂811被填充在凹部810a内。由此，半导体发光元件10被透明树脂811进行了密封。另外，封装件810是指安装半导体发光元件10的基板且在照明或者背光灯等中使用的基板，具有作为外部连接用电极的n侧电极813以及p侧电极815。
图8(b)是表示半导体发光元件10的使用形态的一例的侧视图。在图8(b)中，半导体发光元件10将n侧电极20以及p侧电极21设为上方地设置在封装件810的凹部810a的底面上。n侧电极20经由导电性细线615而与封装件810的n侧电极823连接，p侧电极21经由导电性细线617而与封装件810的p侧电极825连接。
图9(a)是表示半导体发光元件10的使用形态的一例的剖视图，是图9(b)所示的IXA-IXA线处的剖视图。图9(b)是其俯视图，图9(c)是其仰视图。半导体发光元件10相对于封装件910而被倒装片安装。具体而言，封装件910具有作为外部连接用电极的n侧电极917以及p侧电极919。n侧电极917以及p侧电极919的各自的一部分被设置在封装件910的下表面上，剩余的一部分被设置在封装件910的凹部910a的底面上。在封装件910的凹部910a内，在n侧电极917上设置n侧接合电极913，在p侧电极919上设置p侧接合电极915。半导体发光元件10的n侧电极20经由n侧接合电极913而与n侧电极917连接，其p侧电极21经由p侧接合电极915而与p侧电极919连接。在封装件910的凹部910a内填充了透明树脂911，由此半导体发光元件10被透明树脂911进行了密封。
封装件910的构成并未特别限定。例如，封装件910可以是具有平面板状、细长的棒状或者凹状的凹坑、且凹坑的侧面作为反射器发挥作用的浴槽。
可以在半导体发光元件10与封装件910之间设置子座。由此，半导体发光元件10的安装变得简便，半导体发光元件10的散热特性提升，半导体发光元件10的发光输出提升。
如以上所说明的那样，图1所示的半导体发光元件10具备：基板11；和半导体层叠部22，其被设置在基板11上，至少具有第一导电型半导体层14、发光层16和第二导电型半导体层18。基板11相对于来自发光层16的光而具有透光性，并且具有六面体形状，该六面体形状包括：设置半导体层叠部22的第一面11a、位于与第一面11a相反的一侧的第二面11b、与第一面11a以及第二面11b正交的一对第三面11c、和与第一面11a以及第二面11b正交且与一对第三面11c不同的一对第四面11d。第一面11a具有交替地形成凹部31A和凸部31B而成的凹凸构造31。第三面11c分别在与第二面11b相距第一距离Lp1的位置具有第一改质层41。第四面11d分别具有两层以上的改质层。由此，能够提供光取出效率优异、可短时间且廉价地制造的半导体发光元件10。
在第一面11a，优选按照来自发光层16的光在与第三面11c平行的方向上不被凸部31B遮挡地传播而在与第四面11d平行的方向上被凸部31B遮挡的方式，形成凹部31A和凸部31B。由此，还从第四面11d取出来自发光层16的光。由此，光取出效率进一步提升。
基板11优选由具有晶体构造的材料构成。第三面11c优选与基板11的<1-100>方向平行，第四面11d优选与基板11的<11-20>方向平行。
第一改质层41的厚度优选大于0μm，两层以上的改质层的厚度分别优选大于0μm。比第一改质层41更靠近第一面11a侧的基板11的部分的厚度优选为30μm以上，比两层以上的改质层之中最靠近第一面11a侧的改质层更靠近第一面11a侧的基板11的部分的厚度优选为30μm以上。由此，光取出效率进一步提升。
第一改质层41优选在与基板11的厚度方向垂直的方向上延伸。两层以上的改质层分别优选在与基板11的厚度方向垂直的方向上延伸。由此，形成第一改质层41以及两层以上的改质层所需的时间被进一步缩短。
应该认为本次公开的实施方式在所有方面均为例示，并非限制性的内容。本发明的范围并非由上述的说明来表示，而是由权利要求来表示，包含与权利要求均等的意思以及范围内的所有变更。
符号说明
10：半导体发光元件，11：基板，11a、111a：第一面，11b、111b第二面，11c：第三面，11d：第四面，12、112：缓冲层，13、113：未掺杂GaN层，14、114：n型接触层，15、115：多重层，16、116：发光层，17、117：p型电子阻挡层，18、118：p型接触层，19、119：透明电极，20：n侧电极，21：p侧电极，22、122：半导体层叠部，31：凹凸构造，31A：凹部，31B、131B：凸部，41：第一改质层，42：第二改质层，43：第三改质层，44：第四改质层。

Claims (5)

1.一种半导体发光元件，具备：
基板；和
半导体层叠部，其被设置在所述基板上，至少具有第一导电型半导体层、发光层和第二导电型半导体层，
所述基板相对于来自所述发光层的光而具有透光性，
所述基板具有六面体形状，该六面体形状包括：设置所述半导体层叠部的第一面、位于与所述第一面相反的一侧的第二面、与所述第一面以及所述第二面正交的一对第三面、和与所述第一面以及所述第二面正交且与所述一对第三面不同的一对第四面，
所述第一面具有交替地形成凹部和凸部而成的凹凸构造，
所述第三面分别在与所述第二面相距第一距离的位置具有第一改质层，
所述第四面分别具有两层以上的改质层。
2.根据权利要求1所述的半导体发光元件，其中，
在所述第一面，按照来自所述发光层的光在与所述第三面平行的方向上不被所述凸部遮挡地传播而在与所述第三面垂直的方向上被所述凸部遮挡的方式，形成有所述凹部和所述凸部。
3.根据权利要求2所述的半导体发光元件，其中，
所述基板由具有晶体构造的材料构成，
所述第三面与所述基板的<1-100>方向平行，
所述第四面与所述基板的<11-20>方向平行。
4.根据权利要求1～3中任一项所述的半导体发光元件，其中，
所述第一改质层的厚度大于0μm，
所述两层以上的改质层的厚度分别大于0μm，
比所述第一改质层更靠近所述第一面侧的基板的部分的厚度为30μm以上，
比所述两层以上的改质层之中最靠近所述第一面侧的改质层更靠近所述第一面侧的基板的部分的厚度为30μm以上。
5.根据权利要求1～4中任一项所述的半导体发光元件，其中，
所述第一改质层在与所述基板的厚度方向垂直的方向上延伸，
所述两层以上的改质层分别在与所述基板的厚度方向垂直的方向上延伸。
CN201480002009.4A 2013-09-03 2014-06-10 半导体发光元件 Active CN104620398B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-182039 2013-09-03
JP2013182039 2013-09-03
PCT/JP2014/065322 WO2015033638A1 (ja) 2013-09-03 2014-06-10 半導体発光素子

Publications (2)

Publication Number Publication Date
CN104620398A true CN104620398A (zh) 2015-05-13
CN104620398B CN104620398B (zh) 2017-05-03

Family

ID=52628128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480002009.4A Active CN104620398B (zh) 2013-09-03 2014-06-10 半导体发光元件

Country Status (4)

Country Link
US (2) US9466763B2 (zh)
JP (1) JPWO2015033638A1 (zh)
CN (1) CN104620398B (zh)
WO (1) WO2015033638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336837A (zh) * 2015-09-29 2016-02-17 佛山市国星光电股份有限公司 一种led器件及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015033638A1 (ja) * 2013-09-03 2015-03-12 シャープ株式会社 半導体発光素子
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
TW201523917A (zh) * 2013-12-12 2015-06-16 Hwasun Quartek Corp 磊晶基板、其製造方法及發光二極體
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
TWI786248B (zh) * 2018-12-26 2022-12-11 晶元光電股份有限公司 發光元件
CN113192883A (zh) * 2021-04-20 2021-07-30 天津三安光电有限公司 红外发光二极管及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253999B (zh) * 1993-06-30 1995-08-11 Hitachi Cable
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
KR100993088B1 (ko) * 2008-07-22 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101123010B1 (ko) 2008-12-09 2012-06-15 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
JPWO2011090024A1 (ja) * 2010-01-19 2013-05-23 シャープ株式会社 機能素子およびその製造方法
JP2012000636A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JP5434872B2 (ja) * 2010-09-30 2014-03-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US8343788B2 (en) * 2011-04-19 2013-01-01 Epistar Corporation Light emitting device and manufacturing method thereof
KR101259483B1 (ko) * 2011-06-01 2013-05-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子
JP5747741B2 (ja) 2011-08-30 2015-07-15 豊田合成株式会社 半導体発光チップの製造方法
US9209358B2 (en) * 2011-12-14 2015-12-08 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
KR101894025B1 (ko) * 2011-12-16 2018-09-03 엘지이노텍 주식회사 발광소자
CN104160520A (zh) * 2012-02-01 2014-11-19 松下电器产业株式会社 半导体发光元件、其制造方法和光源装置
WO2013126927A2 (en) * 2012-02-26 2013-08-29 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
WO2015033638A1 (ja) * 2013-09-03 2015-03-12 シャープ株式会社 半導体発光素子
TWI614914B (zh) * 2014-07-11 2018-02-11 晶元光電股份有限公司 發光元件及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336837A (zh) * 2015-09-29 2016-02-17 佛山市国星光电股份有限公司 一种led器件及其制作方法

Also Published As

Publication number Publication date
US9818911B2 (en) 2017-11-14
CN104620398B (zh) 2017-05-03
US9466763B2 (en) 2016-10-11
US20160372632A1 (en) 2016-12-22
US20150349202A1 (en) 2015-12-03
WO2015033638A1 (ja) 2015-03-12
JPWO2015033638A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
CN104620398A (zh) 半导体发光元件
Muramoto et al. Development and future of ultraviolet light-emitting diodes: UV-LED will replace the UV lamp
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
EP1959503A1 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
US7642542B2 (en) Semiconductor light-emitting device and producing method for the same
US8710530B2 (en) Light emitted diode
JP5858633B2 (ja) 発光素子、発光素子パッケージ
US20130320301A1 (en) Light emitting diode having photonic crystal structure and method of fabricating the same
TW201135978A (en) Light emitting device, method of manufacturing the same
EP2360747A2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device, and lighting system
JP2011171742A (ja) 発光素子
JP5276680B2 (ja) 発光素子パッケージ、照明システム
JP2011108859A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
KR101020974B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2007200932A (ja) 窒化物半導体素子の製造方法
JP2005268601A (ja) 化合物半導体発光素子
JP2007258277A (ja) 半導体発光素子
KR102473891B1 (ko) 일종 광 추출 효율을 제고할 수 있는 자외선 발광다이오드 칩 및 그 제조법
US20120241803A1 (en) Semiconductor light emitting device and method for manufacturing same
CN111106212A (zh) 垂直结构深紫外发光二极管及其制备方法
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
CN113795931B (zh) 发光二极管及其制作方法
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR102608142B1 (ko) 반도체 소자 및 이를 구비한 광원 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221129

Address after: Taiwan, Taipei, China

Patentee after: Lite-On Technology Co.,Ltd.

Address before: Japan's Osaka Osaka Abeno Chang Chi Cho 22 No. 22

Patentee before: Sharp Corp.

TR01 Transfer of patent right