JP6934812B2 - 発光素子及びそれを含む発光素子アレイ - Google Patents

発光素子及びそれを含む発光素子アレイ Download PDF

Info

Publication number
JP6934812B2
JP6934812B2 JP2017529607A JP2017529607A JP6934812B2 JP 6934812 B2 JP6934812 B2 JP 6934812B2 JP 2017529607 A JP2017529607 A JP 2017529607A JP 2017529607 A JP2017529607 A JP 2017529607A JP 6934812 B2 JP6934812 B2 JP 6934812B2
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
semiconductor layer
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017529607A
Other languages
English (en)
Other versions
JP2018501650A5 (ja
JP2018501650A (ja
Inventor
イ，コンファ
チェ，ビョンキョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2018501650A publication Critical patent/JP2018501650A/ja
Publication of JP2018501650A5 publication Critical patent/JP2018501650A5/ja
Application granted granted Critical
Publication of JP6934812B2 publication Critical patent/JP6934812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00—Illumination
    • Y10S362/80—Light emitting diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

実施例は、発光素子及びそれを含む発光素子アレイに関する。
ＧａＮ、ＡｌＧａＮなどの３−５族化合物半導体は、広くて調整が容易なバンドギャップエネルギーを有するなどの多くの利点により、光電子工学分野（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ）と電子素子のために広範囲に使用される。
特に、半導体の３−５族又は２−６族化合物半導体物質を用いた発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオードのような発光素子は、薄膜成長技術及び素子材料の開発によって、赤色、緑色、青色及び紫外線などの様々な色を具現することができ、蛍光物質を用いたり、色を組み合わせたりすることによって効率の良い白色光線も具現可能であり、蛍光灯、白熱灯などの既存の光源に比べて低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の利点を有する。
したがって、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替し得る白色発光ダイオード照明装置、自動車のヘッドライト及び信号灯にまでその応用が拡大されている。
従来の発光素子は、ｎ型半導体層、活性層及びｐ型半導体層を含む発光構造物が形成され、ｎ型半導体層を介して注入される電子とｐ型半導体層を介して注入される正孔とが再結合して活性層をなす物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する。
発光構造物の断面積を小さくしてピクセルをなすようにするための試みがあるが、それぞれの発光構造物の厚さが大きすぎるため、超薄型の単位ピクセルを具現することが難しい。
すなわち、上述した発光構造物はサファイアなどの基板上で成長し、ところで、発光構造物の成長後に基板がそのまま残存する水平型発光素子、発光構造物の一側に金属支持物（ｍｅｔａｌ ｓｕｐｐｏｒｔ）を結合し、基板を除去する垂直型発光素子などの場合、基板や金属支持物の厚さが大きいため、超薄型のピクセルをなすことが難しい。
実施例は、成長基板や金属支持物が省略された超薄型の発光素子を具現しようとする。
実施例は、第１導電型半導体層、前記第１導電型半導体層上の活性層、及び前記活性層上の第２導電型半導体層を含む発光構造物；前記第１導電型半導体層の一部の領域に配置される第１電極；前記第１電極、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層の一部の領域上に配置され、ＤＢＲ構造の絶縁層；及び前記第２導電型半導体層上に配置される第２電極を含み、前記第１電極は、第１面上で前記絶縁層と接触し、前記第１面と対向する第２面で露出する、発光素子を提供する。
発光構造物は第１メサ領域を含み、前記第１導電型半導体層は第２メサ領域を含み、前記第１電極は、前記第２メサ領域の第１導電型半導体層上に配置されてもよい。
第１電極は、前記第２メサ領域の前記第１導電型半導体層の側面に配置されてもよい。
第１電極は、前記第２メサ領域の縁部に延長されて配置されてもよい。
第１メサ領域上で、前記第２導電型半導体層が露出するオープン領域が配置され、前記オープン領域上に前記第２電極の少なくとも一部が配置されてもよい。
第１メサエッチング領域上において、前記オープン領域の外郭で前記第２導電型半導体層、前記絶縁層及び前記第２電極が少なくとも一部重なってもよい。
ＤＢＲ構造は、ＴｉＯ２とＳｉＯ２、またはＴａ２Ｏ５とＳｉＯ２が少なくとも２回繰り返して配置された構造であってもよい。
第１電極は、オーミック層及び反射層上に結合層を含むことができる。
結合層はチタン（Ｔｉ）を含むことができる。
第２電極は、オーミック層及び反射層を含むことができる。
第２電極のオーミック層は、クロム（Ｃｒ）、銀（Ａｇ）またはチタン（Ｔｉ）を含むことができる。
第２電極のオーミック層は１ｎｍ以下の厚さであってもよい。
反射層は、白金（Ｐｔ）と金（Ａｕ）、ニッケル（Ｎｉ）と金（Ａｕ）、アルミニウム（Ａｌ）と白金（Ｐｔ）と金（Ａｕ）、 及びアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）の構造を有することができる。
他の実施例は、回路基板；前記回路基板上に配置され、第１導電型半導体層、前記第１導電型半導体層上の活性層、及び前記活性層上の第２導電型半導体層を含む発光構造物；前記第１導電型半導体層の一部の領域に配置される第１電極；前記第１電極、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層の一部の領域上に配置され、ＤＢＲ構造の絶縁層；及び前記第２導電型半導体層上に配置される第２電極を含み、前記第１電極は、第１面上で前記絶縁層と接触し、前記第１面と対向する第２面で露出する、複数個の発光素子；及び前記回路基板と発光素子との間に配置されるＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を含み、前記ＡＣＦは、基材及び前記基材内の導電性ボールを含み、前記導電性ボールが、前記回路基板及び前記第２電極にそれぞれ接触する、発光素子アレイを提供する。
絶縁層は、前記第１電極の第１面、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層の一部の領域上に配置されてもよい。
第１電極の第２面は、前記第２メサ領域の第１導電型半導体層の上部及び側面と接触することができる。
更に他の実施例は、回路基板；前記回路基板上に配置され、第１導電型半導体層、前記第１導電型半導体層上の活性層、及び前記活性層上の第２導電型半導体層を含む発光構造物；前記第１導電型半導体層の一部の領域に配置される第１電極；前記第１電極、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層の一部の領域上に配置され、ＤＢＲ構造の絶縁層；及び前記第２導電型半導体層上に配置される第２電極を含み、前記第１電極は、第１面上で前記絶縁層と接触し、前記第１面と対向する第２面で露出する、複数個の発光素子；及び前記回路基板と発光素子との間に配置されるＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を含み、前記ＡＣＦは、基材及び前記基材内の導電性ボールを含み、前記導電性ボールが、前記回路基板及び前記第２電極にそれぞれ接触する、発光素子アレイを提供する。
前記複数個の発光素子の第１電極は、前記回路基板と反対方向において一つの配線で接続されてもよい。
実施例に係る発光素子及びそれを含む発光素子アレイは、発光構造物の上部面、第２電極の上部面の一部及び第１電極の上部面にＤＢＲ構造の絶縁層が配置されることによって、活性層から放出された光を発光素子の下部面に反射することができる。
また、第１電極及び第２電極以外に、ＤＢＲ構造の絶縁層の反射によって光抽出効果を向上させることができる。
また、第２電極の形成工程で、透光性導電層のオープン領域よりも広く第２電極を形成して光漏れを防止することができる。
発光素子の一実施例の断面図である。 第１電極の構造を詳細に示した図である。 第２電極の構造を詳細に示した図である。 パッシベーション層の構造を詳細に示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 発光素子の製造工程を示した図である。 図１の発光素子の上面図である。 図１の発光素子の斜視図である。 図１の発光素子の側断面図である。 発光素子アレイを含むスマートウォッチの一実施例を示した図である。
以下、上記の目的を具体的に実現できる本発明の実施例を、添付の図面を参照して説明する。
本発明に係る実施例の説明において、各構成要素（ｅｌｅｍｅｎｔ）の「上（上部）又は下（下部）（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されると記載される場合において、上（上部）又は下（下部）は、２つの構成要素が互いに直接（ｄｉｒｅｃｔｌｙ）接触したり、１つ以上の他の構成要素が前記２つの構成要素の間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されることを全て含む。また、「上（上部）又は下（下部）」と表現される場合、一つの構成要素を基準として上側方向のみならず、下側方向の意味も含むことができる。
図１は、発光素子の一実施例の断面図である。
実施例に係る発光素子１００は、第１導電型半導体層１２２、活性層１２４及び第２導電型半導体層１２６を含む発光構造物１２０と、第２導電型半導体層１２６上の透光性導電層１３０と、第１導電型半導体層１２２上の第１電極１４２と、第２導電型半導体層１２６上の第２電極１４６と、絶縁層１５０とを含んでなる。
発光構造物１２０は、第１メサ（ｆｉｒｓｔ ｍｅｓａ）領域及び第２メサ（ｓｅｃｏｎｄ ｍｅｓａ）領域を有しており、第１メサ領域は、第１導電型半導体層１２２、活性層１２４及び第２導電型半導体層１２６上に配置され、第２メサ領域は第１導電型半導体層１２２上にのみ配置されてもよい。これは、後述する工程において、第１電極１４２が配置される領域を形成するために第１導電型半導体層１２２の上部面を露出させる第１エッチング工程で第１メサ領域が形成され、第１電極１４２の配置領域を増加させるために、上述した露出された第１導電型半導体層１２２の縁領域を再びエッチングする第２エッチング工程で第２メサ領域が形成され得るためである。
図１において、第１メサ領域及び第２メサ領域の側面が垂直に近く示されているが、実際には一定の角度で傾斜して配置されてもよい。
第１導電型半導体層１２２は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現することができ、第１導電型ドーパントがドープされて第１導電型の半導体層であってもよい。第１導電型半導体層１２２は、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質からなることができ、例えば、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか１つ以上で形成されてもよい。
第１導電型半導体層１２２がｎ型半導体層である場合、第１導電型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのようなｎ型ドーパントを含むことができる。第１導電型半導体層１２２は、単層又は多層に形成されてもよく、これに対して限定しない。
第１導電型半導体層１２２は、第１メサ領域を中心に一側（図１での右側）に第２メサ領域をなし、第２メサ領域の右側で段差をなしている。
活性層１２４は、第１メサ領域上の第１導電型半導体層１２２の上部面に配置され、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造、量子点構造または量子線構造のいずれか１つを含むことができる。
活性層１２４は、ＩＩＩ−Ｖ族元素の化合物半導体材料を用いて井戸層と障壁層、例えば、ＡｌＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）／ＡｌＧａＡｓ、ＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのいずれか１つ以上のペア構造で形成されてもよいが、これに限定されない。井戸層は、障壁層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する物質で形成することができる。
第２導電型半導体層１２６は、活性層１２４の表面に半導体化合物で形成することができる。第２導電型半導体層１２６は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現することができ、第２導電型ドーパントがドープされてもよい。第２導電型半導体層１２６は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質からなることができ、ＡｌＧａＮ、ＧａＮ ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか１つ以上で形成されてもよい。
第２導電型半導体層１２６は、第２導電型ドーパントがドープされ得、第２導電型半導体層１２６がｐ型半導体層である場合、第２導電型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントであってもよい。第２導電型半導体層１２６は、単層又は多層に形成されてもよく、これに対して限定しない。
第２導電型半導体層１２６上には、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）などで透光性導電層１３０が形成されることで、第２電極１４６から第２導電型半導体層１２６に電流スプレッディング（ｓｐｒｅａｄｉｎｇ）効果を向上させることができる。
第２導電型半導体層１２６、活性層１２４及び第１導電型半導体層１２２の一部までメサエッチングし、第１導電型半導体層１２２を露出させて第１電極１４２が形成される領域を確保することができる。
第１導電型半導体層１２２及び第２導電型半導体層１２６の上には、それぞれ第１電極１４２と第２電極１４６を配置することができる。
発光構造物１２０及び第１電極１４２の露出された表面には絶縁層１５０が形成され、透光性導電層１３０上で絶縁層１５０の一部がオープンされて透光性導電層１３０が露出し、絶縁層１５０は少なくとも２つの層からなることができ、具体的な構造は後述する。
上述した透光性導電層１３０が露出する領域で、第２電極１４６が透光性導電層と直接接触することができる。
図１において、第２電極１４６が透光性導電層１３０と直接接触する領域の幅（ｗ０）と、前記のオープン領域の両側で透光性導電層１３０と絶縁層１５０が接触する領域の幅（ｗ１，ｗ２）との比は、１：１〜３：５であってもよく、ｗ０はｗ１又はｗ２よりも大きくてもよく、ｗ１とｗ２は同一であってもよい。詳細には、第２電極１４６が透光性導電層１３０と直接接触する領域の幅（ｗ０）は、１０μｍ〜３０μｍであってもよく、詳細には２２μｍであってもよく、前記のオープン領域の両側で透光性導電層１３０と絶縁層１５０が接触する領域の幅（ｗ１，ｗ２）は、１０μｍ〜５０μｍであってもよく、詳細には３０μｍであってもよい。
第２電極１４６が透光性導電層１３０と直接接触する領域の幅（ｗ０）が大きいほど、第２導電型半導体層１２６への電流注入は増加するが、後述するＤＢＲ構造の反射率が低下し得る。前記のオープン領域の両側で透光性導電層１３０と絶縁層１５０とが接触する領域の幅（ｗ１，ｗ２）が大きいほど、ＤＢＲ構造の反射率は増加するが、第２導電型半導体層１２６への電流注入の特性が低下し得る。
上述した透光性導電層１３０、第２電極１４６及び絶縁層１５０の配置関係は、図６で詳細に後述する。
第１電極１４２は、上述した第２メサ領域をなす第１導電型半導体層１２２の上部面の一部及び側面に配置され、また、第１電極１４２は、第１導電型半導体層１２２の側面から外郭に延長されて配置されてもよい。
そして、第２メサ領域と段差をなす第１導電型半導体層１２２上にも第１電極１４２が配置されてもよい。
図２は、第１電極の構造を詳細に示した図である。
第１電極１４２は、オーミック層１４２ａ、反射層１４２ｂ及び結合層１４２ｃを含むことができる。オーミック層１４２ａは、クロム（Ｃｒ）や銀（Ａｇ）を含むことができ、反射層１４２ｂは、白金（Ｐｔ）と金（Ａｕ）、ニッケル（Ｎｉ）と金（Ａｕ）、アルミニウム（Ａｌ）と白金（Ｐｔ）と金（Ａｕ）、及びアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）の構造のいずれか１つを有してもよく、またはこれらの合金であってもよく、結合層１４２ｃはチタン（Ｔｉ）を含むことができる。
オーミック層１４２ａは、第１導電型半導体層１２２と反射層１４２ｂとの結合のための薄膜であって、０．５ｎｍ〜３ｎｍの厚さｔ１で配置され、例えば、１ｎｍであってもよい。オーミック層１４２ａの厚さｔ１が０．５ｎｍよりも小さいと、第１導電型半導体層１２２と反射層１４２ｂのオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）が良好に行われず、オーミック層１４２ａの厚さｔ１が３ｎｍよりも大きいと、光吸収が発生して第１電極１４２の光反射度が減少し得る。
結合層１４２ｃは、反射層１４２ｂと絶縁層１５０との結合のために１０ｎｍ〜２００ｎｍの厚さｔ２で配置され、例えば、５０ｎｍであってもよい。結合層１４２ｃの厚さｔ２が１０ｎｍよりも小さいと、絶縁層１５０と反射層１４２ｂとの結合が正しく行われず、結合層１４２ｃの厚さｔ２が２００ｎｍよりも大きいと、結合層１４２ｃのストレス（ｓｔｒｅｓｓ）が増加して品質が低下し得る。
第１電極１４２の全体の厚さｔ３は、１μｍ前後であってもよい。
図３は、第２電極の構造を詳細に示した図である。
第２電極１４６は、オーミック層１４６ａ及び反射層１４６ｂを含むことができる。オーミック層１４６ａは、クロム、銀またはチタンからなることができ、透光性導電層１３０と反射層１４６ｂとの結合のための薄膜であって、０．５ｎｍ〜３ｎｍの厚さｔ４で配置され、例えば、１ｎｍであってもよい。オーミック層１４６ａの厚さｔ４が０．５ｎｍよりも小さいと、透光性導電層１３０と反射層１４６ｂのオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）が良好に行われず、オーミック層１４６ａの厚さｔ４が３ｎｍよりも大きいと、光吸収が発生して第2電極１４６の光反射度が減少し得る。
反射層１４６ｂは、白金（Ｐｔ）と金（Ａｕ）、ニッケル（Ｎｉ）と金（Ａｕ）、アルミニウム（Ａｌ）と白金（Ｐｔ）と金（Ａｕ）、及びアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）の構造のいずれか１つ、またはこれらの合金であってもよい。
第２電極１４６の全体の厚さｔ５は、第１電極１４２の全体の厚さｔ３と同一であってもよい。
第２電極１４６は、透光性導電層１３０のオープン領域上に配置され、図１に示したように、一部の領域では絶縁層１５０と重なることができる。第２電極１４６の形成工程において、透光性導電層１３０のオープン領域よりも広く第２電極１４６を形成することが、光漏れを防止できるためである。
そして、図１の発光素子において、上部面の方向には絶縁層１５０が配置されており、透光性導電層１３０のオープン領域にはメタル（ｍｅｔａｌ）からなる第２電極１４６が配置される。絶縁層１５０及び第２電極１４６が両方とも反射膜として作用し、図１において下部方向に光を反射することができる。
図４は、絶縁層の構造を詳細に示した図である。
絶縁層１５０は、図１の発光素子１００において第１メサエッチング領域及び第２メサエッチング領域の上部を全て覆って配置され、透光性導電層１３０が一部露出するようにオープン領域が形成される。このような構造は、後述する表１においてＡ領域、Ｂ領域、Ｃ領域及びＤ領域の全てに絶縁層１５０が配置され得る。
絶縁層１５０は、第１導電型半導体層１２２と第２導電型半導体層１２６との電気的接触を防止するために絶縁性材料からなり、活性層１２４から放出された光の反射のために、反射率が高い材料、例えば、ＤＢＲ構造をなすことができる。
すなわち、屈折率が異なる２つの材料を互いに繰り返して数回〜数十回配置してＤＢＲ構造をなすことができ、図４において、第１層１５０ａと第２層１５０ｂが繰り返して配置されている。
第１層１５０ａと第２層１５０ｂは、例えば、ＴｉＯ２とＳｉＯ２、またはＴａ２Ｏ５とＳｉＯ２であってもよい。
第１層１５０ａと第２層１５０ｂは、例えば、ＴｉＯ２とＳｉＯ２からなる場合、第１層１５０ａと第２層１５０ｂが３個ずつ交互に配置されてもよく、このとき、第１層１５０ａの厚さは０．７０ｎｍ〜０．９０ｎｍであってもよく、より詳細には、それぞれ０．７５ｎｍと０．８２ｎｍと０．７５ｎｍであってもよく、第２層１５０ｂの厚さは０．３５ｎｍ〜０．５５ｎｍであってもよく、より詳細には、それぞれ０．５０ｎｍと０．４３ｎｍと０．５０ｎｍであってもよい。
絶縁層１５０は、第１電極１４２及び発光構造物１２０の露出された表面に配置されており、透光性導電層１３０の一部のみが露出するようにオープンされてもよい。したがって、図１の第１メサエッチング領域において、透光性導電層１３０がオープンされた領域の外郭で第２導電型半導体層１２６と絶縁層１５０と第２電極１４６が少なくとも一部重なっている。
上述した構造の発光素子１００は、活性層１２４から放出された光が、図１において上部及び側面に向かうとき、第１電極１４２、第２電極１４６及び絶縁層１５０で反射され、図１において下部方向に進むことができる。
図５Ａ乃至図５Ｊは、発光素子の製造工程を示した図である。発光素子は、ウエハレベルの基板から複数個が一つの工程で製造されるが、理解の便宜のため、一部の図面では一つの発光素子のみを図示している。
図５Ａに示したように、基板１１０上に発光構造物１２０及び透光性導電層１３０を成長させる。
基板１１０は、伝導性基板又は絶縁性基板を含み、例えば、サファイア（Ａｌ２Ｏ３）やＳｉＯ２、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、Ｇａ２Ｏ３のうち少なくとも１つを使用することができる。
サファイアからなる基板１１０上に発光構造物１２０を成長させるとき、窒化ガリウム系材料からなる発光構造物１２０と基板１１０との格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）が非常に大きく、これらの間に熱膨張係数の差も非常に大きいため、結晶性を悪化させる転位（ｄｉｓｌｏｃａｔｉｏｎ）、メルトバック（ｍｅｌｔ−ｂａｃｋ）、クラック（ｃｒａｃｋ）、ピット（ｐｉｔ）、表面モルフォロジー（ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ）不良などが発生し得るため、ＡｌＮなどでバッファ層（図示せず）を形成することもできる。
第１導電型半導体層、活性層及び第２導電型半導体層を含む発光構造物１２０は、例えば、有機金属化学蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの方法を用いて形成されてもよく、これに限定されないい。
ＩＴＯからなる透光性導電層１３０は、例えば、４０ｎｍの厚さに成長することができる。基板１１０の厚さは、発光構造物１２０及び透光性導電層１３０よりも数倍〜数百倍であり得るが、説明の便宜のため、基板１１０の厚さを実際よりも小さく示しており、以下でも同一である。
そして、図５Ｂに示したように、発光構造物１２０の一部を一次的にエッチングし、第１導電型半導体層１２２の上部表面が一部露出するようにする。このとき、一次的にエッチングされる発光構造物１２０の厚さｔ６は約１μｍであり、第１メサ領域を除いた領域から活性層１２４及び第２導電型半導体層１２６が除去され得る。
そして、一次的にエッチングされて露出された第１導電型半導体層１２２の一部を、図５Ｃに示したように二次的にエッチングする。２次エッチング工程で除去される第１導電型半導体層１２２の厚さｔ７は約２μｍであってもよい。そして、第２メサ領域の上部面では第１導電型半導体層１２２が露出し得る。
そして、図５Ｄに示したように、第２メサ領域をなす第１導電型半導体層１２２の上部面の一部及び側面、そして、第２メサ領域と段差をなす第１導電型半導体層１２２上に第１電極１４２を形成することができる。
第１電極１４２の組成は上述した通りであり、第１電極１４２は、第１メサ領域の発光構造物１２０の側面と一定距離離隔しており、離隔した領域には、後述するように絶縁層１５０が配置され得る。例えば、第１電極１４２は、オーミック層としてＴｉが５０ｎｍ、反射層としてＮｉ／Ａｕがそれぞれ５０ｎｍと９００ｎｍ、そして、結合層としてＴｉが５０ｎｍの厚さに成長することができる。
そして、図５Ｅに示したように、第１電極１４２、透光性導電層１３０及び露出された発光構造物１２０の表面上に、絶縁層１５０を蒸着などの方法で成長させることができ、絶縁層１５０は、上述したＤＢＲ構造であってもよく、例えば、３００ｎｍの厚さを有することができる。
上述したように、第２メサ領域において、第１電極１４２が第１導電型半導体層１２２の上部表面の一部の領域にのみ配置されるため、絶縁層１５０は、第２メサ領域上で段差領域ｓを有して形成され得る。
そして、絶縁層１５０は、第１メサ領域上で透光性導電層１３０の縁領域に配置されており、中央領域を露出させて配置され得る。
そして、図５Ｆに示したように、上述した透光性導電層１３０の露出された中央領域に第２電極１４６を成長させることができる。第２電極１４６は、例えば、オーミック層としてＴｉが５０ｎｍ、反射層としてＮｉ／Ａｕがそれぞれ５０ｎｍと９００ｎｍの厚さでそれぞれ配置されてもよい。
そして、図５Ｇに示したように、発光素子アレイに回路基板２００を貼り合わせて第２電極１４６と回路基板２００とを接続する。このとき、第２電極１４６と回路基板との電気的結合には、後述するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を使用することができる。図５Ｇにおいて絶縁層１５０の下部には図示されていないが、第１電極が配置され得る。
図５Ｈに示したように、ＡＣＦ２１０は、基材２１１内に導電性ボール（ｃｏｎｄｕｃｔｉｖｅ ｂａｌｌ）２１２が含まれており、熱及び圧力を加えると、基材２１１が圧縮されて発光素子１００と回路基板２００とを結合し、このとき、導電性ボール２１２が発光素子１００の第２電極１４６と回路基板２００を電気的に接続することができる。
そして、図５Ｉに示したように、基板１１０及び第１導電型半導体層１２２の一部を除去する。このとき、基板の除去は、レーザーリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ：ＬＬＯ）の方法で行ってもよく、乾式及び湿式エッチングの方法で行ってもよい。
レーザーリフトオフ法を例に挙げると、基板１１０の方向に一定領域の波長を有するエキシマレーザー光をフォーカシング（ｆｏｃｕｓｉｎｇ）して照射すると、基板１１０と発光構造物１２０との境界面に熱エネルギーが集中し、境界面がガリウムと窒素分子とに分離されながら、レーザー光が通過する部分で瞬間的に基板１１０の分離が起こる。
そして、図５Ｊに示したように、第１導電型半導体層１２２の一部をエッチングなどの方法で除去しており、第１電極１４２が露出するまで除去することができ、例えば、２μｍ〜３μｍ程度の厚さｔ８の第１導電型半導体層１２２が除去されてもよい。
そして、それぞれの発光素子の第１電極１４２を回路基板２００と接続すると、複数個の発光素子１００が回路基板に接続された発光素子アレイが完成する。発光素子アレイにおいて、回路基板２００には、複数個の発光素子１００の第１電極１４２及び第２電極１４６がそれぞれ接続され得る。
図５Ｊにおいて、発光素子１００の第２電極１４６は、ＡＣＦ２１０を介して上部の回路基板２００と接続され得、第１電極１４２は、下部方向で露出しており、隣接する発光素子の第１電極１４２を下部方向で別途の一つの配線で接続して回路基板２００と接続することができる。
このような発光素子アレイは、高さが回路基板を除いて数マイクロ規模であり、一つの発光素子の横と縦の長さがそれぞれ１００μｍ以内であってもよく、各種表示装置においてピクセル（ｐｉｘｅｌ）をなすことができ、例えば、横方向と縦方向にそれぞれ４００個と１０８０個の発光素子がピクセルをなすことができる。
また、回路基板として、柔軟性のあるＦＰＣＢ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）が使用される場合、発光素子アレイ全体は、支持するＦＰＣＢの柔軟性によって曲げ可能な発光素子アレイを具現することができる。
図６は、図１の発光素子の上面図である。
同図は、図１の発光素子の各構成のスケール（ｓｃａｌｅ）を示している。
絶縁層１５０の縦方向の長さＷ２１と横方向の長さＷ２２は、それぞれ１０μｍ〜４０μｍと１０μｍ〜９０μｍであってもよく、詳細には、２６μｍと７３μｍであってもよい。絶縁層１５０の外郭には、それぞれ縦方向のマージンａと横方向のマージンｂが示されており、ａとｂは、例えば、それぞれ４．５μｍと２．０μｍであってもよい。上述したマージンａ，ｂを含む全体領域の縦方向の長さＷ１１は１０μｍ〜５０μｍであってもよく、詳細には３０μｍであってもよく、横方向の長さＷ１２は１０μｍ〜１００μｍであってもよく、詳細には８２μｍであってもよい。
それぞれの発光素子の単位にダイシングされた後、縦方向の長さと横方向の長さは、それぞれ１０μｍ〜３０μｍと１０μｍ〜７０μｍであってもよく、詳細には２０μｍと５０μｍであってもよく、図６に示された構造において、絶縁層１５０を含んだ縁領域の一部が除去されてもよい。
第１メサ領域の縦方向の長さＷ３１は１０μｍ〜２０μｍであってもよく、詳細には１４μｍであってもよく、横方向の長さＷ３２は１０μｍ〜５０μｍであってもよく、詳細には３０μｍであってもよく、第１メサ領域の形状及び大きさは、第２電極の形状及び大きさと同一であってもよい。
第２メサ領域の縦方向の長さＷ４１と横方向の長さＷ４２は、第１メサ領域よりも大きくてもよく、それぞれ１０μｍ〜３０μｍと１０μｍ〜７０μｍであってもよく、詳細には２０μｍと５０μｍであってもよい。
第１メサ領域上で縦方向の長さＷ６１と横方向の長さＷ６２で定義された領域は、第１メサ領域上で絶縁層１５０が配置されないことで、透光性導電層１３０が第２電極１４６と接触する領域であり得、上述した領域の縦方向の長さＷ６１は２μｍ〜１０μｍであってもよく、詳細には６μｍであってもよく、横方向の長さＷ６２は１０μｍ〜３０μｍであってもよく、詳細には２２μｍであってもよい。
第１電極１４２の縦方向の長さＷ５１は５μｍ〜２０μｍであってもよく、詳細には１０μｍであってもよく、横方向の長さＷ５２は１０μｍ〜４０μｍであってもよく、詳細には２７μｍであってもよい。そして、第１電極１４２が第１メサ領域と離隔した距離ｄは２μｍ〜１０μｍであってもよく、詳細には７μｍ前後であってもよい。
図６において、第１電極１４２は、実際には、第２メサ領域に配置された絶縁層１５０の下部に配置され、上面図では見えない。上述したダイシング工程後に第２メサ領域の縁部は全て除去され得、このとき、絶縁層１５０の下部方向に第１電極１４２が露出し得る。
図７Ａ及び図７Ｂは、図１の発光素子の斜視図及び側断面図である。
図７Ａ及び図７Ｂは、上述した絶縁層の組成による発光素子の光抽出効率を示すための図である。
Ａは、第１メサ領域の縁部を示し、発光構造物上に絶縁層及び第２電極が順次配置される。Ｂは、第１メサ領域の側面であり、発光構造物上に絶縁層が配置され、Ｃは、第２メサ領域の上部面であり、光構造物上に絶縁層が配置され、Ｄは、第２メサ領域の側面であり、発光構造物上に絶縁層が配置され、Ｅは、発光素子の上部領域であり、図５Ｈなどに示したようにＡＣＦが配置され、Ｆは、発光構造物の下部方向であり、エア（ａｉｒ）が配置され得る。
表１は、図７Ａ及び図７ＢにおいてＡ〜Ｆの組成を異ならせたとき、光抽出効率（ＬＥＥ、ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｅｆｆｉｃｉｅｎｃｙ）を示す。
Figure 0006934812
表１から、実施例に従ってＡ〜Ｆ領域が造成された発光素子の光抽出効率（ＬＥＥ）が優れていることがわかり、比較例４の場合、ＡＣＦで回路基板とボンディングを行う前の発光素子の光抽出効率を示す。
発光素子アレイは、上述したように、各種表示装置においてピクセル（ｐｉｘｅｌ）をなすことができ、照明装置の光源として使用することもできる。特に、ＦＰＣＢが回路基板として使用されるとき、ＦＰＣＢの柔軟性によって曲げ可能な発光素子アレイを具現し、スマートウォッチなどのウェアラブル（ｗｅａｒａｂｌｅ）機器の光源として使用することができる。
図８は、発光素子アレイを含むスマートウォッチの一実施例を示した図である。
スマートウォッチ３００は、外部デジタルデバイスとペアリングを行うことができ、外部デジタルデバイスは、スマートウォッチ３００と通信接続が可能なデジタルデバイスであってもよく、例えば、図示したスマートフォン４００、ノートパソコン４１０、ＩＰＴＶ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ Ｔｅｌｅｖｉｓｉｏｎ）４２０などを含むことができる。
スマートウォッチ３００の光源として、上述した発光素子アレイ３１０を使用することができ、ＦＰＣＢの柔軟性によって手首に装着することができ、発光素子の微細なサイズ（ｓｉｚｅ）によって微細画素を具現することができる。
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で、以上で例示していない様々な変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形して実施可能である。そして、このような変形及び応用に係る相違点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。
実施例に係る発光素子及びそれを含む発光素子アレイは、表示装置、特にスマートウォッチなどのフレキシブルなウェアラブル機器に使用することができる。

Claims (10)

  1. 回路基板と、
    前記回路基板と離隔して配置され、第１導電型半導体層、前記第１導電型半導体層上の活性層、及び前記活性層上の第２導電型半導体層を含む発光構造物と、
    前記第１導電型半導体層の一部の領域に配置される第１電極と、
    前記第１電極、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層の一部の領域上に配置され、ＤＢＲ構造の絶縁層と、
    前記発光構造物と前記回路基板との間に配置されるＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）と、
    前記第２導電型半導体層上に配置される第２電極と、を含み、
    前記発光構造物の一部は、前記第１導電型半導体層、前記活性層、及び前記第２導電型半導体層を含む第１メサ領域を形成し、前記第１メサ領域と隣接して前記第１導電型半導体層の一部が第２メサ領域を形成し、前記第１電極は、前記第１導電型半導体層の第２メサ領域上に配置され、
    前記第１電極は、第１、第２、及び第３部分を含み、
    前記第１部分の下面は、前記第２メサ領域内の第１導電型半導体層の上面と直接接触し、前記第１部分の上面は、前記絶縁層と接触し、
    前記第２部分の内側面は、前記第２メサ領域内の第１導電型半導体層の側面と直接接触し、前記第２部分の外側面は、前記絶縁層と接触し、
    前記第３部分は、前記第２部分の下面から前記第２メサ領域の外側に延びて配置され、
    前記第３部分の下面は、前記第１導電型半導体層の下面と同じ高さに配置されて露出され、前記第３部分の上面は、前記絶縁層と接触し、
    前記ＡＣＦは、基材及び前記基材内の導電性ボールを含み、前記導電性ボールが、前記回路基板及び前記第２電極にそれぞれ接触し、
    前記第２電極の上面は前記ＡＣＦと接触し、前記第２電極の下面の一部は前記発光構造物と接触する、発光素子。
  2. 前記第１電極は、前記回路基板と反対方向において一つの配線で接続された、請求項１に記載の発光素子。
  3. 前記第１メサ領域の一部上において、前記第２導電型半導体層、前記絶縁層、及び前記第２電極が垂直方向に重なる、請求項１又は２に記載の発光素子。
  4. 前記ＤＢＲ構造は、ＴｉＯ２とＳｉＯ２、またはＴａ２Ｏ５とＳｉＯ２が少なくとも２回繰り返して配置された構造である、請求項１乃至３のいずれか１項に記載の発光素子。
  5. 前記第１電極は、オーミック層及び反射層上に結合層を含む、請求項１乃至４のいずれか１項に記載の発光素子。
  6. 前記結合層はチタン（Ｔｉ）を含む、請求項５に記載の発光素子。
  7. 前記第２電極は、オーミック層及び反射層を含む、請求項１乃至６のいずれか１項に記載の発光素子。
  8. 前記第２電極のオーミック層は、クロム（Ｃｒ）、銀（Ａｇ）またはチタン（Ｔｉ）を含む、請求項７に記載の発光素子。
  9. 前記第２電極のオーミック層は１ｎｍ以下の厚さである、請求項７又は８に記載の発光素子。
  10. 前記反射層は、
    白金（Ｐｔ）と金（Ａｕ）、ニッケル（Ｎｉ）と金（Ａｕ）、アルミニウム（Ａｌ）と白金（Ｐｔ）と金（Ａｕ）、またはアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）の構造を有する、請求項５乃至９のいずれか１項に記載の発光素子。
JP2017529607A 2014-12-24 2015-12-24 発光素子及びそれを含む発光素子アレイ Active JP6934812B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140187884A KR102322841B1 (ko) 2014-12-24 2014-12-24 발광소자 및 이를 포함하는 발광소자 어레이
KR10-2014-0187884 2014-12-24
PCT/KR2015/014236 WO2016105146A1 (ko) 2014-12-24 2015-12-24 발광소자 및 이를 포함하는 발광소자 어레이

Publications (3)

Publication Number Publication Date
JP2018501650A JP2018501650A (ja) 2018-01-18
JP2018501650A5 JP2018501650A5 (ja) 2019-02-07
JP6934812B2 true JP6934812B2 (ja) 2021-09-15

Family

ID=56151069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529607A Active JP6934812B2 (ja) 2014-12-24 2015-12-24 発光素子及びそれを含む発光素子アレイ

Country Status (6)

Country Link
US (1) US10186640B2 (ja)
EP (1) EP3240050B1 (ja)
JP (1) JP6934812B2 (ja)
KR (1) KR102322841B1 (ja)
CN (1) CN107112394B (ja)
WO (1) WO2016105146A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
JP7233859B2 (ja) * 2017-06-20 2023-03-07 旭化成エレクトロニクス株式会社 赤外線発光ダイオード
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
US10515998B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-semiconductor-insulator-metal (MISIM) device, method of operation, and memory device including the same
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
CN108511569B (zh) * 2018-03-28 2019-12-06 厦门乾照光电股份有限公司 一种led芯片及制作方法
CN109103315B (zh) * 2018-07-28 2020-09-11 厦门三安光电有限公司 发光组件、微发光二极管及其显示装置
JP7425618B2 (ja) 2020-02-10 2024-01-31 アオイ電子株式会社 発光装置の製造方法、および発光装置
CN113066915B (zh) * 2021-04-27 2022-10-11 厦门三安光电有限公司 一种led芯片及一种半导体发光器件
CN113659050B (zh) * 2021-08-17 2023-07-04 天津三安光电有限公司 一种发光二极管及其制备方法
CN114651337A (zh) * 2021-12-10 2022-06-21 天津三安光电有限公司 发光二极管及发光装置
WO2024005341A1 (ko) * 2022-06-29 2024-01-04 삼성전자주식회사 발광 다이오드와 기판 간 접속 구조 및 이를 포함하는 디스플레이 모듈
WO2024063479A1 (ko) * 2022-09-19 2024-03-28 웨이브로드 주식회사 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법
KR102545077B1 (ko) * 2022-09-19 2023-06-21 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR102566048B1 (ko) * 2022-09-19 2023-08-14 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129384B2 (ja) * 1995-02-08 2001-01-29 日亜化学工業株式会社 窒化物半導体レーザ素子
JP4644947B2 (ja) * 2001-02-05 2011-03-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US6967981B2 (en) * 2002-05-30 2005-11-22 Xerox Corporation Nitride based semiconductor structures with highly reflective mirrors
JP3993475B2 (ja) * 2002-06-20 2007-10-17 ローム株式会社 Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
JP2005175212A (ja) * 2003-12-11 2005-06-30 Lite-On Technology Corp 発光ダイオード結晶粒子固定方法
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
CN101226981B (zh) * 2008-01-29 2011-05-04 中山大学 一种半导体发光器件及其制造方法
KR100991939B1 (ko) * 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법
JP5057398B2 (ja) 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5286045B2 (ja) * 2008-11-19 2013-09-11 スタンレー電気株式会社 半導体発光素子の製造方法
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
KR20110139445A (ko) * 2010-06-23 2011-12-29 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101169036B1 (ko) * 2010-10-21 2012-07-26 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101707532B1 (ko) * 2010-10-29 2017-02-16 엘지이노텍 주식회사 발광 소자
US9478719B2 (en) * 2010-11-08 2016-10-25 Bridgelux, Inc. LED-based light source utilizing asymmetric conductors
US8834114B2 (en) 2011-09-29 2014-09-16 General Electric Company Turbine drum rotor retrofit
KR101412011B1 (ko) * 2011-12-06 2014-06-27 엘이디라이텍(주) 발광소자 어레이 및 이를 포함하는 조명장치
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
US20140091330A1 (en) * 2012-10-02 2014-04-03 Helio Optoelectronics Corporation Led package structure with transparent electrodes
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
JP6133076B2 (ja) * 2013-02-16 2017-05-24 星和電機株式会社 半導体発光素子及び発光装置
CN108400214A (zh) * 2013-10-11 2018-08-14 世迈克琉明有限公司 半导体发光元件
CN103956419B (zh) * 2014-04-28 2018-01-16 深圳大学 一种led芯片及其制作方法

Also Published As

Publication number Publication date
KR20160077686A (ko) 2016-07-04
US20170338380A1 (en) 2017-11-23
WO2016105146A1 (ko) 2016-06-30
CN107112394B (zh) 2020-02-14
EP3240050A1 (en) 2017-11-01
EP3240050A4 (en) 2017-11-01
US10186640B2 (en) 2019-01-22
EP3240050B1 (en) 2021-05-19
JP2018501650A (ja) 2018-01-18
CN107112394A (zh) 2017-08-29
KR102322841B1 (ko) 2021-11-08

Similar Documents

Publication Publication Date Title
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
JP6755656B2 (ja) 発光素子、発光素子アレイ及びそれを含む照明装置
US20160141458A1 (en) Light-emitting device
JP2009105376A (ja) 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2016092411A (ja) 発光素子
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
KR101081129B1 (ko) 발광소자 및 그 제조방법
CN110494992B (zh) 半导体器件以及包括该半导体器件的发光器件封装
KR101747349B1 (ko) 반도체 발광소자
KR102294318B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR102007401B1 (ko) 발광소자
KR20140019521A (ko) 발광소자
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
US20150207025A1 (en) Method of manufacturing semiconductor light emitting device and method of manufacturing semiconductor light emitting device package
KR102462717B1 (ko) 발광소자
KR102404760B1 (ko) 발광소자
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120015882A (ko) 발광소자 패키지
KR20160055494A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210824

R150 Certificate of patent or registration of utility model

Ref document number: 6934812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150