KR101707532B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101707532B1
KR101707532B1 KR1020100107136A KR20100107136A KR101707532B1 KR 101707532 B1 KR101707532 B1 KR 101707532B1 KR 1020100107136 A KR1020100107136 A KR 1020100107136A KR 20100107136 A KR20100107136 A KR 20100107136A KR 101707532 B1 KR101707532 B1 KR 101707532B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
light
conductive semiconductor
emitting device
Prior art date
Application number
KR1020100107136A
Other languages
English (en)
Other versions
KR20120045530A (ko
Inventor
이상열
정환희
최광기
김청송
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100107136A priority Critical patent/KR101707532B1/ko
Priority to US13/283,082 priority patent/US8426885B2/en
Publication of KR20120045530A publication Critical patent/KR20120045530A/ko
Application granted granted Critical
Publication of KR101707532B1 publication Critical patent/KR101707532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 발광 소자의 측면 발광 효율을 증가시켜 발광 구조물에서 생성된 빛의 광 추출효율을 증가시키며, 발광 구조물, 및 발광 구조물에 구동전원을 제공하는 하부 전도층이 전기적으로 견고히 결합될 수 있도록 한다.

Description

발광 소자{Light Emitting Device}
실시예는 발광 소자에 관한 것이다.
통상, 질화물 계열의 발광 소자는 활성층에서 생성된 빛을 외부로 추출하는 광 방출효과를 증가시키기 위해 다양한 구조물을 갖는다. 빛이 외부로 방출되는 경로에 광 추출구조를 형성하거나, 활성층에 캐리어를 고루 확산시키는 방법 등이 제안되고 있다. 그러나, 활성층에서 생성된 빛은 발광 소자의 개구부를 통해서만 방출되는 것이 아니라 활성층의 전 방향에 걸쳐 방출되며, 발광 소자의 기판 방향으로 향하는 빛은 광 추출구조를 개선하거나, 캐리어를 확산시키는 방법으로는 유효하게 추출하기 어렵다. 이에, 활성층의 측면, 또는 기판 방향으로 향하는 빛을 발광 소자의 외부로 추출하는 방안이 요구되고 있다.
실시예는 광 추출효율을 증가시키며, 캐리어를 제공하는 도전층과 반도체층을 견고하게 형성하는 발광 소자를 제공한다.
실시예에 따른 발광 소자는, 기판상에 위치하는 하부 전도층, 상기 하부 전도층 상에 위치하는 투명 기판층, 상기 투명 기판층상에 위치하는 하부 컨택트층, 상기 하부 컨택트층 상에 위치하며, 일 면에는 제1도전성 반도체층이 위치하고, 타 면에는 상기 하부 컨택트층과 이웃하는 제2도전성 반도체층이 위치하는 활성층을 포함하여 구성되는 발광 구조물, 및 상기 발광 구조물에서 상기 하부 전도층 방향으로 관통하여 배치되고, 상기 하부 컨택트층과 상기 하부 전도층을 전기적으로 연결하는 결합 핀을 포함한다.
실시예는 생성된 빛을 최대한 외부로 추출하며, 캐리어를 제공하는 도전성 반도체층이 발광 소자에 안정적으로 결합될 수 있도록 한다.
도 1은 실시예에 따른 발광 소자의 일 예에 따른 단면도,
도 2 내지 도 5b는 도 1에 도시된 패시베이션층의 형태에 대한 제1실시예에 대한 참조도면을 나타낸다.
도 6는 도 1에 도시된 패시베이션층의 형태에 대한 제2실시예에 대한 참조도면,
도 7은 제3실시예에 따른 발광 소자에 대한 단면도를 개념적으로 나타낸 도면,
도 8은 제4실시예에 따른 발광 소자의 단면에 대한 개념도,
도 9는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 일 실시예에 대한 사시도,
도 10은 도 9에 예시된 따른 발광 소자 패키지를 이용하여 구성한 백라이트 유닛의 제1 실시예에 따른 사시도,
도 11은 실시 예에 따른 발광 소자 패키지를 이용하여 구성한 백라이트 유닛의 제2 실시예에 대한 사시도, 그리고
도 12는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 이용하여 구성한 조명장치의 일 예에 대한 사시도를 나타낸다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자에 대해 설명하도록 한다.
도 1은 실시예에 따른 발광 소자의 일 예에 따른 단면도를 도시한다.
도 1을 참조하면, 실시예에 따른 발광 소자는, 하부 컨택트층(120), 투명 기판층(140), 투명 접합층(130), 하부 전도층(150), 발광 구조물(110), 패시베이션(160), 및 상부 컨텍트층(170)을 포함하여 구성될 수 있다.
발광 구조물(110)은 제1 도전성 반도체층(111), 활성층(112) 및 제2 도전성 반도체층(113)을 포함하며, 상기 제1, 2 도전성 반도체층(111. 113)으로부터 제공되는 캐리어(Carrier)가 상기 활성층(112)에서 재결합(Recombination)됨으로써 빛을 생성할 수 있으며, 제1도전성 반도체층(111)에 광 추출구조가 형성되거나, 또는 제1도전성 반도체층(111) 상에는 투광성 전극층(미도시)을 형성하여 광 추출구조를 구성할 수 있다. 광 추출구조는 규칙적인 프리즘 형상이거나, 불규칙 패턴의 형태가 이용하기 용이하나, 이 외에 볼록, 또는 오목 렌즈형상을 가질수도 있으며, 기타 다양한 형태로 구현될 수 있다. 발광 구조물(110)을 형성하는 활성층(112)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.
실시예에 따른 발광 소자가 다중 양자 우물 구조를 가질 때, 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 실시예에 따른 발광 소자의 활성층(112)은 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 가질 수도 있으나, 본 명세서에서는 다중 양자우물구조를 중심으로 기술하도록 한다. 다만, 이에 한정하지는 않는다. 활성층(112)은 GaN 계열의 다양한 물질을 조합하여 이루어질 수 있고, 그 예로 AlInGaN, InGaN 등이 사용될 수 있다.
활성층(112)의 상부에 마련되는 제1도전성 반도체층(111)은 n형 반도체층으로 구현될 수 있다. 제1도전성 반도체층(111)은 반도체 화합물로 형성될 수 있다. 예를 들어, GaN층, AlGaN층, InGAN층 등과 같은 GaN계열 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다. 마찬가지로, 활성층(112)의 하부에 마련되는 제2도전성 반도체층(113)은 p형 반도체층으로 구현될 수 있으며, p형 도펀트가 도핑될 수 있다. 이때, 발광 구조물(110)의 양 측단에는 노출된 발광 구조물을 보호하기 위한 패시베이션(160)이 형성될 수 있다.
상부 컨텍트층(170)은 Bonding Pad를 통해 제1도전성 반도체층(111)과 결합될 수 있으며, 전도성 물질로 이루어질 수 있다. 예를 들어, Al, Ti, Cr, Ta, Ag, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드, 반도체성 실리사이드, CNTNs, 투명전도성 산화물, 투명 전도성 질화물 중 적어도 하나를 포함하는 물질일 수 있다.
본 실시예의 발광 구조물(110)에서 방출되는 빛은 상부 컨텍트층(170)을 향하거나, 또는 하부 컨택트층(120)을 향할 수 있다. 따라서, 하부 컨택트층(120)은 제2도전성 반도체층(113)과 투명 접합층(130) 사이에서 광학적으로 투명한 오믹 접촉층을 형성하는 것이 바람직하다. 하부 컨택트층(120)은 제2도전성 반도체층(113)과 동일한 크기를 가지도록 형성되거나, 또는 제2도전성 반도체층(113)보다 작거나 크게 형성될 수도 있다. 또한, 하부 컨택트층(120)은 제2도전성 반도체층(113)과 접촉하는 오믹 접촉층의 일 영역에 대해서는 반사층을 이루도록 할 수도 있다. 하부 컨택트층(120)의 일 영역에는 반사층(미도시)이 형성될 수 있다. 반사층(미도시)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다.
반사층 상에는 오믹층(미도시)이 형성될 수 있다. 오믹층은 제2 도전성 반도체층(113)에 오믹 접촉되어 발광 구조물(110)에 전원이 원활히 공급되도록 한다.
오믹층은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.
투명 기판층(140)은 활성층(112)에서 제2도전성 반도체층(113)으로 향하는 빛을 측면으로 산란시키기 위해 마련된다. 투명 기판층(140)은 50㎛ ∼ 500㎛으로 형성될 수 있으며, 두께가 두꺼워질수록 빛의 산란 효과가 증가하는 경향이 있다. 그러나, 투명 기판층(140)의 두께를 증가시킬수록 하부 전도층(150)과 하부 컨택트층(120)의 거리가 증가하므로, 바람직하게는 200㎛ 두께로 형성될 수 있다. 이때, 투명 기판층(140)은 제2도전성 반도체층(113)에서 하부 전도층(150) 방향으로 빛이 이동될 수 있도록 제2도전성 반도체층(113) 보다는 낮은 굴절율이고, 실리콘 에폭시 보다는 높은 굴절율의 재질인 것이 바람직하다. 예컨대, 투명 기판층(140)의 굴절율 범위는 1.4 ∼ 2.4일 수 있다.
하부 전도층(150)은 하부 컨택트층(120)과 전기적으로 연결되어 하부 컨택트층(120)에 구동 전원을 제공하며, 실시예에 따른 발광 소자의 최 하단에 위치하므로, 빛의 투과율 보다는 빛의 반사 특성이 우수할 필요가 있다. 하부 전도층(150)은 빛의 반사 특성이 우수한 재질로 형성될 수 있다. 예를 들어, Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al로 이루어지는 재질, 또는 이들 재질의 합금으로 형성될 수 있다.
결합 핀(180)은 제2도전성 반도체층(113)과 하부 전도층을 전기적으로 연결하기 위해 마련되며, 발광 구조물(110)에서 하부 전도층(150)에 이르는 영역을 견고히 고정한다.
결합 핀(180)은 발광 구조물(110)에 하나, 또는 둘 이상이 배열되어 발광 구조물(110), 하부 컨택트층(120), 투명 기판층(140), 및 하부 전도층(150)을 기계적으로 견고히 고정시켜, 전기적 접촉 특성을 향상시킬 수 있다.
결합 핀(180)은 발광 구조물(110)의 광 방출 효율을 크게 감소시키지 않는 범위 내에서는 복수 개가 형성될 수 있다. 결합 핀(180)이 발광 구조물(110)에 다수 형성되는 경우, 결합 핀(180)은 일정한 간격마다 형성되도록 함으로써 발광 구조물(110)에서 하부 전도층(150)에 이르는 구조물들의 전기적 접촉 특성을 균일하게 형성할 수도 있다.
한편, 결합 핀(180)은 제2도전성 반도체층(113)의 상측에 위치하는 헤드(181), 및 하부 전도층(150)에 연결되는 몸체(182)로 구성된다. 헤드(181)의 형태는 원형, 타원형, 삼각형, 및 다각형일 수 있으며, 헤드(181)의 폭은 몸체(182)의 폭에 비해 더 넓게 형성될 수 있다. 예컨대, 헤드(181)의 폭은 50㎛ ∼ 100㎛의 범위를 가질 수 있으며, 몸체(182)의 폭은 10㎛ ∼ 30㎛의 범위로 형성될 수 있다. 또한, 헤드의 높이는 1㎛ ∼ 6㎛의 범위로 형성될 수 있다.
결합 핀(180)의 헤드(181)는 발광 구조물(110) 내에 형성되므로 발광 구조물(110)과는 절연될 필요가 있다. 이를 위해, 헤드(181) 주변에는 패시베이션층(190)을 형성하여 발광 구조물(110)과 헤드(181)가 전기적으로 쇼트를 일으키지 않도록 할 수 있다. 헤드(181)는 제2도전성 반도체층(113)과 하부 전도층(150)을 전기적으로 연결해야 하므로 전도성이 우수하고, 화학적 변형이 적은 재질일 필요가 있다. 바람직하게는, 헤드(181)는 전도성 물질로 형성될 수 있다. 예를 들어, Au, Ni, Pt, Al, Cr, Ag, 또는 이들 재질의 합금일 수 있으며, 몸체(182)는 헤드(181)와 동일 재질일 수 있다.
결합 핀(180)은 발광 구조물(110)에서 하부 전도층(150) 까지 레이저로 천공하여 천공 홀을 형성하고, 천공 홀에 상기 언급된 재질, 예컨대, Au, Ni, Pt, Al, Cr, Ag, 또는 이들 재질의 합금을 증착, 또는 도금하여 형성될 수 있다. 예컨대, 결합 핀(180)은 스퍼터링 증착 공정에 의해 상기한 재질을 천공 홀에 증착시켜 제2도전성 반도체층(113)과 하부 전도층(150)을 전기적으로 연결하거나, 패시베이션층(190)이 형성된 천공 홀에 상기 언급된 재질, 예컨대 Au, Ni, Pt, Al, Cr, Ag, 또는 이들 재질의 합금을 도금하여 형성할 수 있다.
도 1에서 패시베이션층(190)의 형태는 L자 형태가 천공 홀을 중심으로 좌우 대칭되게 배치되어 있으나, 다른 형태로도 형성될 수 있으며 이에 한정하지 않는다. 천공 홀 내측에 형성되는 패시베이션층(190)의 형상은 추후 상세히 설명하도록 한다.
도 2 내지 도 5b는 도 1에 도시된 패시베이션층(190)의 형태에 대한 제1실시예에 대한 참조도면을 나타낸다.
도 2는 실시예에 따른 발광소자의 천공 홀(180a) 형성 전의 구조를 나타낸 단면도이다.
도 2 를 참조하면, 제2 도전성 반도체층(113)이 형성된 층의 적어도 일 영역에 제1 패시베이션층(190a)이 형성될 수 있다. 제1 패시베이션층(190a)은 하부 컨택트층(120) 상에 제2 도전성 반도체층(113)이 형성된 후 제2 도전성 반도체층(113)의 적어도 일 영역을 부분 에칭한 후 에칭된 영역에 패시베이션 부재를 매립하여 형성되거나, 또는 패시베이션 부재를 하부 컨택트층(120) 상의 일 영역에 배치한 후 하부 컨택트층(120)상의 타 영역에 제2 도전성 반도체층(113)을 배치하여 형성될 수 있으며, 이에 한정하지 아니한다.
도 3은 실시예에 따른 발광소자의 천공 홀(180a) 형성 후 식각 공정 전의 구조를 나타낸 단면도이다.
도 3을 참조하면, 제1 도전성 반도체층(111) 방향에서 투명 기판층(140)을 향해 레이저를 조사하여 천공 홀(180a)이 형성될 수 있다. 천공 홀(180a)를 통해서 제1 도전성 반도체층(111), 활성층(112), 제1 패시베이션층(190a), 하부 컨택트층(120), 및 투명 기판층(140)이 측방향으로 노출될 수 있다. 한편, 천공 홀(180a)은 제1 패시베이션층(190a)이 형성된 영역을 관통하여 형성되므로, 제2 도전성 반도체층(113)은 측방향으로 노출되지 않을 수 있다.
도 4는 실시예에 따른 발광소자의 식각 공정 후의 구조를 나타낸 단면도이다.
도 4를 참조하면, 제1 도전성 반도체층(111) 및 활성층(112)의 일 영역이 식각되어 천공 홀(180a)이 더욱 확장되고 하부 컨택트층(120)의 일 영역이 상방향으로 노출되어 헤드 영역(180b)을 형성할 수 있다.
도 5a 및 도 5b 는 실시예에 따른 발광소자의 제2 패시베이션층(190b) 형성 후의 구조를 나타낸 도면이다.
도 5a 및 도 5b 를 참조하면, 천공 홀(180a) 형성 및 식각 공정에 의해서 형성된 제1 반도체층(111), 활성층(112), 측방향 노출 영역을 커버하도록 제2 패시베이션층(190b)이 형성될 수 있다. 제2 패시베이션층(190b)은 제1 패시베이션층(190a)과 연속적으로 형성되어 패시베이션층(190)을 형성할 수 있다. 제2 패시베이션층(190b)의 폭 D 는 헤드 영역(180b)이 형성될 수 있도록 하부 컨택트층(120)의 노출 영역보다 작은 크기를 가질 수 있다. 한편, 도 5b 에 도시된 바와 같이 제2 패시베이션층(190b)의 상부는 제1 도전성 반도체층(111)의 일 영역을 덮을 수 있으며, 이에 한정하지 아니한다.
제2 패시베이션층(190)이 형성된 후, 헤드 영역(180b), 및 천공 홀(180a)은 Au, Ni, Pt, Al, Cr, Ag, 또는 이들 재질의 합금을 스퍼터링 증착하거나, 또는 도금 처리를 통해 매립될 수 있다. 천공 홀(180a)과 헤드 영역(180b)이 매립되면 결합 핀(180)의 형태를 가질 수 있으며, 결합 핀(180)은 발광 구조물(110)을 구성하는 활성층(112)과 제2도전성 반도체층(113)을 전기적으로 쇼트시키지 않으면서, 제2도전성 반도체층(113)과 하부 전도층(150)을 전기적으로 견고히 연결시킬 수 있다. 천공 홀(180a)은 결합 핀(180)의 몸체를 형성하고, 헤드 영역(180b)은 결합 핀(180)의 헤드를 형성할 수 있으며, 헤드(181)가 발광 구조물(110)을 하부 전도층(150)에 견고히 고정시켜 실시예에 따른 발광 소자의 구조적 안정성을 얻도록 할 수 있다.
도 6은 도 1에 도시된 패시베이션층(190)의 형태에 관한 제2 실시예를 도시한다.
도 6을 참조하면, 제1 패시베이션층(190a)의 형성 없이, 투명 기판층(140), 하부 컨택트층(130), 제2 도전성 반도체층(113), 활성층(112), 및 제1 도전성 반도체층(111)을 순차적으로 적층한 후, 제1도전성 반도체층(111)에서 투명 기판층(140) 방향으로 레이저를 조사하여 천공 홀(180a)을 형성하고, 천공 홀(180a)의 일 영역에 헤드 영역(180b)을 생성하며, 헤드 영역(180b)의 측면에 패시베이션층(190)을 형성할 수 있다. 이때, 패시베이션층(190)의 상부는 제1 도전성 반도체층(111)의 일 영역을 덮을수도 있으며, 이에 한정하지 아니한다. 패시베이션층(190)에 대한 제2 실시예는, 제1 실시예에서 측방향으로 연장된 제1 패시베이션층(190a)을 형성하기 위해서 제2 도전성 반도체층(113) 사이에 제1 층(190a)을 형성하는 공정 및 제2 도전성 반도체층(113) 및 활성층(112)의 일 영역에 대한 식각 공정을 추가로 요구하는데 비해 공정 단계를 감소시키는 장점을 갖는다.
한편, 도 1 내지 도 6을 통해 설명된 발광 소자에서, 결합 핀은 하나, 둘, 또는 그 이상이 발광 구조물(110)을 관통하여 하부 전도층(150)에 연결될 수 있다. 결합 핀(180)의 개수가 증가할수록, 하부 전도층(150)에서 구동전원이 제2도전성 반도체층(113)으로 균일하게 제공되도록 할 수 있으며, 이는 제2도전성 반도체층(113)에서 활성층(112)으로 향하는 캐리어가 균일하게 분포될 수 있음을 나타낸다.
따라서, 도 1, 및 도 1에 대한 결합 핀의 실시예를 나타내는 도 2 내지 도 6에 따른 발광 소자는 둘 이상의 결합 핀(180)을 구비할 수 있으며, 그 수는 발광 소자의 크기나 발광 소자의 발광 효율을 참조하여 결정될 수 있음은 물론이다.
도 7은 제3실시예에 따른 발광 소자에 대한 단면도를 개념적으로 나타낸다.
도 7을 참조하면, 제3실시예에 따른 발광 소자는, 하부 컨택트층(220), 투명 기판층(240), 투명 접합층(230), 하부 전도층(250), 발광 구조물(210), 패시베이션(260), 및 상부 컨텍트층(270)을 포함하며, 하부 컨택트층(220)에는 반사층(221)이 형성되어 발광 구조물(210)에서 방출되는 빛이 상부 컨택트층(270)을 향할 수 있도록 한다.
도 7에 도시된 투명 접합층(230), 하부 전도층(250), 발광 구조물(210), 패시베이션(260), 및 상부 컨텍트층(270)은 각각, 도 1에 도시된 투명 접합층(130), 하부 전도층(150), 발광 구조물(110), 패시베이션(160), 및 상부 컨텍트층(170)과 구조, 및 기능이 동일하므로 중복되는 설명은 생략하도록 하며, 도 1의 구성요소에 대한 설명을 참조하도록 한다.
다만, 제3실시예에 따른 발광 소자는, 하부 컨택트층(220)에 반사특성을 갖는 물질, 예를 들어 Ag, Al, 및 이들 산화물을 포함하는 반사층(221)을 형성하여 실시예에 따른 발광 소자의 광 추출효율을 증가시킬 수 있다. 반사층(221)은 하부 컨택트층(220) 내에 포함되며, 결합 핀(280)이 하부 전도층(250)으로 향하는 것을 방해하지 않고, 발광 구조물(210)에서 방출되는 빛이 투명 기판층(240)으로 향하는 것을 방해하지 않도록 하기 위해, 일정 간격(d1)마다 형성되도록 하거나, 또는 하부 컨택트층(220) 내에서 불규칙한 도트(dot) 형태로 배치될 수 있다.
도 8은 제4실시예에 따른 발광 소자의 단면도를 개념적으로 나타낸다.
도 8을 참조하면, 제4실시예에 따른 발광 소자는, 하부 컨택트층(320), 투명 기판층(340), 투명 접합층(330), 하부 전도층(350), 발광 구조물(310), 패시베이션(360), 및 상부 컨텍트층(370)을 포함하며, 하부 컨택트층(320)과 투명 접합층(330) 사이에는 독립적인 반사층(390)이 형성되어 발광 구조물(310)에서 방출되는 빛이 상부 컨택트층(370)을 향할 수 있도록 한다.
따라서, 도 8에 도시된 투명 접합층(330), 하부 전도층(350), 발광 구조물(310), 패시베이션(360), 및 및 상부 컨텍트층(370)은 각각, 도 1을 통해 설명된 투명 접합층(130), 하부 전도층(150), 발광 구조물(110), 패시베이션(160), 및 상부 컨텍트층(170)과 구조, 및 기능이 동일하므로 중복되는 설명은 생략하도록 하며, 도 1의 구성요소에 대한 설명을 참조하도록 한다. 다만, 제4실시예에서, 반사층(390)은 투명 기판층(340), 및 투명 접합층(330)과 별개로 형성되며, 투명 접합층(330)을 식각하여 요철 구조를 형성하거나, 하부 컨택트층(320)에 도트 형태로 Ag, Al, 및 이들의 산화물을 증착하여 형성할 수도 있다.
도 9는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 일 실시예를 도시한다.
도 9를 참조하면, 실시예에 따른 발광 소자 패키지는 캐비티(415)를 구비하는 몸체(420), 몸체(420)에 설치된 전극(431, 432), 전극(431, 432)과 전기적으로 연결되어 빛을 방출하는 발광 소자(410)를 포함할 수 있다.
몸체(420)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다.
몸체(420)에는 상부가 개방되도록 캐비티(cavity)(415)가 형성될 수 있다. 캐비티(415)는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(415)의 내측면은 바닥에 대해 수직한 측면이거나 경사진 측면이 될 수 있다.
캐비티(415)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있다.
또한, 몸체(420)의 상측에는 캐소드 마크(cathode mark)(422)가 형성될 수 있다. 상기 캐소드 마크(422)는 발광 소자 패키지의 전극(431, 432)의 극성을 나타낸다. 도 8에는 도시된 전극(431, 432)은 각각 애노드와 캐소드에 대응할 수 있다.
전극(431, 432) 사이에는 보호 캡(427)이 마련되어 전극(431, 432) 사이를 절연하고, 전극(431, 432) 사이의 틈을 메워 캐비티(415)의 기밀성을 향상시킬 수 있다.
캐비티(415)에는 캐비티를 밀봉하기 위한 봉지재가 충진될 수 있으며, 발광 소자(410)에서 방출되는 빛의 파장을 고려하여 형광체가 포함될 수 있다. 또는 형광체가 봉지재에 혼합되어 함께 충진될 수도 있으며, 봉지재는 단일 층, 또는 둘 이상의 다층으로 적층되어 발광 소자(410)에서 외부로 향하는 빛의 특성을 변경할 수도 있다.
도면에서, 전극(431)의 단부는 몸체(420)의 외부로 노출되어 솔더링 영역(431a)을 형성할 수 있으며, 마찬가지로, 도면에는 도시되지 않았으나, 전극(432)의 단부에도 솔더링 영역(미도시)이 형성되어 기판에 솔더링 될 수 있다.
한편, 도 9를 통해 설명된 발광 소자 패키지는 하나, 또는 둘 이상이 어레이 배열되어 백라이트 유닛을 형성하거나, 또는 조명장치를 형성할 수 있다. 이하, 도 10 내지 도 12를 참조하여 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛과 조명장치를 설명하도록 한다.
도 10은 도 9에 예시된 따른 발광 소자 패키지를 이용하여 구성한 백라이트 유닛의 제1 실시예에 따른 사시도를 나타낸다.
도 10을 참조하면, 백라이트 유닛은 하부 수납 부재(500), 빛을 출력하는 발광소자모듈(510), 발광소자모듈(510)에 인접 배치된 도광판(520) 및 다수의 광학 시트(미도시)를 포함할 수 있다. 다수의 광학 시트(미도시)는 도광판(520) 상에 위치할 수 있다.
발광소자모듈(510)은 복수의 발광 소자 패키지(511a ∼ 511n)가 기판(512)상에 실장되어 어레이를 이룰 수 있다.
도광판(520)은 발광 소자(511a ∼ 511n)에서 방출된 빛을 면 광원 형태로 변경시켜 액정표시패널(미도시)로 제공하며, 도광판(520)으로부터 제공된 빛의 휘도 분포를 균일하게 만들고 수직 입사 특성을 향상시키는 다수의 광학 필름(미도시) 및 도광판(520)의 후방으로 방출되는 빛을 도광판(520)으로 반사시키는 반사 시트(미도시)가 도광판(520)의 배면에 위치할 수 있다.
도 11은 실시 예에 따른 발광 소자 패키지를 이용하여 구성한 백라이트 유닛의 제2 실시예에 대한 사시도를 도시한다.
도 11은 수직형 백라이트 유닛을 나타내며, 도 10을 참조하면 백라이트 유닛은 하부 수납 부재(650), 반사판(620), 복수의 발광소자모듈(640) 및 다수의 광학 시트(630)를 포함할 수 있다.
이때, 발광소자모듈(640)은 복수의 발광 소자 패키지(644a ∼ 644n)가 어레이 배열되기 용이하도록 기판(642)에 실장될 수 있다. 기판(642)은 두께를 줄이고 자유롭게 배선되도록 하기 위해 FPCB가 적용될 수 있다.
한편, 발광 소자 패키지(644a ∼ 644n)의 바닥면에는 다수의 돌기 등이 형성되고, 발광 소자 패키지(644a ∼ 644n)들이 R, G, B 색상의 빛을 방출하는 것들로 구성되어 백색광을 형성할 경우, 적색 광, 녹색 광 및 청색 광의 색 혼합효과를 향상시킬 수 있다. 물론, 발광 소자 패키지(644a ∼ 644n)가 백색광만 방출하는 경우에도, 바닥면의 돌기에 의해 백색광이 고루 퍼지면서 방출되도록 할 수 있다.
반사판(620)은 높은 광 반사율을 갖는 플레이트를 사용하여 광손실을 줄일 수 있다. 광학 시트(630)는 휘도 향상 시트(632), 프리즘 시트(634), 및 확산시트(636) 중 적어도 하나를 포함할 수 있다.
확산 시트(636)는 발광 소자 패키지(644a ∼ 644n)로부터 입사된 광을 액정 표시 패널(미도시)의 정면으로 향하게 하고, 넓은 범위에서 균일한 분포를 가지도록 광을 확산시켜 액정 표시 패널(미도시)에 조사할 수 있다. 프리즘 시트(634)는 프리즘 시트로 입사되는 광들 중에서 경사지게 입사되는 광을 수직으로 출사되게 변화시키는 역할을 한다. 즉, 확산 시트(636)로부터 출사되는 광을 수직으로 변환시키기 위해 적어도 하나의 프리즘 시트(634)를 액정 표시 패널(미도시) 하부에 배치시킬 수 있다. 휘도 향상 시트(632)는 자신의 투과축과 나란한 광은 투과시키고 투과축에 수직한 광은 반사시킨다.
또한, 본 실시예에 따른 발광 소자는 조명 장치에 적용될 수 있다.
본 실시예에 따른 발광 소자 패키지가 조명 장치에 적용되는 일 예는 도 11을 참조하여 설명하도록 한다.
도 12를 참조하면, 조명 장치(700)는 등갓(702), 및 등갓(702)의 일 측면에 배열되는 발광 소자 패키지(701a ∼ 701n)로 구성되며, 도면에는 도시되지 않았으나, 각 발광 소자 패키지(701a ∼ 701n)에 전원을 공급하기 위한 전원장치가 마련될 수 있다.
또한, 발광 소자 패키지(701a ∼ 701n)는 등갓(702)의 일 측면을 따라 배열되므로, 등갓(702)의 각도에 따라 방사각이 결정될 수 있다.
도 12는 형광등 타입의 등갓을 예시하고 있다. 그러나, 본 실시예에 따른 발광 소자는 일반 장미전구 타입, FPL 타입, 형광등 타입, 할로겐 램프 타입, 메탈램프 타입, 및 기타 다양한 타입과 소켓 규격에 적용될 수 있음은 물론이며, 이에 한정하지 않는다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 권리의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 발광 구조물 111 : 제1도전성 반도체층
112 : 활성층 113 : 제2도전성 반도체층
120 : 하부 컨택트층 130 : 투명 접합층
140 : 투명 기판층 150 : 하부 전도층
160 : 패시베이션 170 : 상부 컨택트층
180: 결합 핀 190 : 패시베이션층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 전극층;
    상기 제1 전극층 상에 제1 도전성 반도체층, 제2 도전성 반도체층, 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 및
    상기 기판 하부에 형성되는 하부 전도층, 상기 하부 전도층과 연결되며 상기 기판과 상기 제1 전극층을 관통하는 몸체, 상기 제1 전극층 상부에 형성되는 헤드를 포함하는 도전층;을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 헤드의 적어도 일 영역은 상기 몸체보다 큰 폭을 갖는 발광소자.
  3. 제1항에 있어서,
    상기 헤드의 하면은 상기 제1 전극층과 접촉하는 발광소자.
  4. 제1항에 있어서,
    상기 헤드의 폭은 50㎛ ∼ 100㎛인 발광소자.
  5. 제1항에 있어서,
    상기 헤드의 높이는 1㎛ ∼ 6㎛인 발광소자.
  6. 제1항에 있어서,
    상기 몸체의 폭은 10㎛ ∼ 30㎛인 발광소자.
  7. 제1항에 있어서,
    상기 발광 구조물과 상기 도전층 사이에 패시베이션;을 더 포함하는 발광소자.
  8. 제7항에 있어서,
    상기 패시베이션은,
    적어도 일 영역이 측방향으로 돌출된 돌출부를 포함하는 발광소자.
  9. 제1항에 있어서,
    상기 도전층은,
    Au, Ni, pt, Al, Cr, Ag 중 적어도 하나를 포함하는 발광소자.
  10. 제1항에 있어서,
    상기 제1 전극층은 투광성을 갖는 발광소자.
  11. 제1항에 있어서,
    상기 제1 전극층은,
    IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 중 적어도 하나를 포함하는 발광소자.
  12. 제1항에 있어서,
    상기 기판은 투광성을 갖는 발광소자.
  13. 제1항에 있어서,
    상기 기판은,
    50 um 내지 500 um 의 두께를 갖는 발광소자.
  14. 제1항에 있어서,
    상기 제1 도전성 반도체층에는 광 추출 구조가 형성되는 발광소자.
  15. 제1항에 있어서,
    상기 기판은,
    상기 제2 도전성 반도체층 보다 낮은 굴절율을 갖는 발광소자.
  16. 제1항에 있어서,
    상기 기판은,
    1.4 ∼ 2.4의 굴절율을 갖는 발광소자.
  17. 제1항에 있어서,
    상기 제1 도전성 반도체층 상에 배치된 투광성 전극층을 더 포함하는 발광소자.
  18. 제1항에 있어서,
    상기 제2 도전성 반도체층 하부에 배치되는 하부 컨텍트층을 더 포함하며, 상기 하부 컨텍트층의 일 영역에는 반사층이 형성된 발광소자.
  19. 제18항에 있어서,
    상기 반사층은,
    Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al 중 적어도 하나를 포함하는 발광소자.
  20. 제1항 내지 제19항 중 어느 한 항에 따른 발광소자를 포함하는 조명장치.

KR1020100107136A 2010-10-29 2010-10-29 발광 소자 KR101707532B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100107136A KR101707532B1 (ko) 2010-10-29 2010-10-29 발광 소자
US13/283,082 US8426885B2 (en) 2010-10-29 2011-10-27 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107136A KR101707532B1 (ko) 2010-10-29 2010-10-29 발광 소자

Publications (2)

Publication Number Publication Date
KR20120045530A KR20120045530A (ko) 2012-05-09
KR101707532B1 true KR101707532B1 (ko) 2017-02-16

Family

ID=45593362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107136A KR101707532B1 (ko) 2010-10-29 2010-10-29 발광 소자

Country Status (2)

Country Link
US (1) US8426885B2 (ko)
KR (1) KR101707532B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197197A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体発光装置及びその製造方法
KR101977278B1 (ko) * 2012-10-29 2019-09-10 엘지이노텍 주식회사 발광 소자
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR102322841B1 (ko) * 2014-12-24 2021-11-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
JP6657331B2 (ja) * 2018-07-26 2020-03-04 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010006207A (ja) 2008-06-26 2010-01-14 Equos Research Co Ltd 車両

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276742B2 (en) * 2001-11-19 2007-10-02 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
KR101448996B1 (ko) * 2007-07-26 2014-10-10 엘지이노텍 주식회사 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
KR20100008359A (ko) * 2009-12-18 2010-01-25 폴리텍 주식회사 이중벽관을 이용한 융착식 연결부재
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020995B1 (ko) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010006207A (ja) 2008-06-26 2010-01-14 Equos Research Co Ltd 車両

Also Published As

Publication number Publication date
KR20120045530A (ko) 2012-05-09
US20120043574A1 (en) 2012-02-23
US8426885B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP5864514B2 (ja) 発光素子
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
KR101799451B1 (ko) 발광 소자
JP5762786B2 (ja) 発光素子、発光素子パッケージ
KR101707532B1 (ko) 발광 소자
US8884506B2 (en) Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
EP2530745B1 (en) Light emitting device and light emitting device package
TW201145587A (en) Light emitting device
JP6320769B2 (ja) 発光素子
KR20130112330A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20120130846A (ko) 발광 소자 패키지
KR20120136042A (ko) 발광소자 패키지
JP2014150255A (ja) 発光素子
KR20120130847A (ko) 발광 소자 및 발광 소자 패키지
KR102035180B1 (ko) 발광소자
KR20130054866A (ko) 발광소자 패키지 및 조명 장치
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101762325B1 (ko) 발광 소자
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120087035A (ko) 발광 소자 및 발광 소자 패키지
KR101710889B1 (ko) 발광 소자
KR101813491B1 (ko) 발광 소자
KR102127440B1 (ko) 발광 소자 패키지
KR20120058350A (ko) 발광 소자
KR20130065325A (ko) 발광소자 패키지 및 조명 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4