KR101039999B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101039999B1
KR101039999B1 KR1020100011703A KR20100011703A KR101039999B1 KR 101039999 B1 KR101039999 B1 KR 101039999B1 KR 1020100011703 A KR1020100011703 A KR 1020100011703A KR 20100011703 A KR20100011703 A KR 20100011703A KR 101039999 B1 KR101039999 B1 KR 101039999B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
conductive semiconductor
semiconductor layer
light emitting
Prior art date
Application number
KR1020100011703A
Other languages
English (en)
Inventor
정환희
이상열
문지형
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100011703A priority Critical patent/KR101039999B1/ko
Priority to US12/986,592 priority patent/US8421112B2/en
Priority to EP11150556.6A priority patent/EP2355189A3/en
Priority to CN201110036293.5A priority patent/CN102148322B/zh
Application granted granted Critical
Publication of KR101039999B1 publication Critical patent/KR101039999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 상기 제1도전형 반도체층의 내측 하면에 적어도 상면 일부가 접촉된 전극; 상기 활성층 및 상기 제2도전형 반도체층으로부터 상기 전극을 전기적으로 격리시키는 절연부재; 및 상기 제2전극층 아래에 지지부재를 포함한다.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND FABRICATION METHOD THEREOF}
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 제1도전형 반도체층의 내측 하면에 접촉된 전극을 구비한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 제1도전형 반도체층의 일측 아래에 상면에 접촉된 제1전극 및 제2도전형 반도체층 아래에 전극층이 구비된 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 반도체 발광소자는 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층; 상기 제1도전형 반도체층의 내측 하면에 적어도 상면 일부가 접촉된 전극; 상기 활성층 및 상기 제2도전형 반도체층으로부터 상기 전극을 전기적으로 격리시키는 절연부재; 및 상기 제2전극층 아래에 지지부재를 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 기판 위에 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제1도전형 반도체층의 일부 영역을 노출시키는 단계; 상기 제1도전형 반도체층 위에 적어도 하나의 전극 및 상기 전극 둘레에 절연부재를 형성하는 단계; 상기 제2도전형 반도체층 및 상기 절연 부재의 위에 제2전극층을 형성하는 단계; 상기 기판을 제거하는 단계; 및 상기 전극의 일부를 노출시키는 단계를 포함한다.
실시 예는 제1극성의 전원을 상기 제1도전형 반도체층의 내측 하면을 통해 공급할 수 있어, 칩 탑측에서의 전극 노출을 개선시켜 줄 수 있다.
실시 예는 제1극성 및 제2극성의 전원을 칩 하부를 통해 공급할 수 있는 효과가 있다.
실시 예는 광 효율을 개선시켜 줄 수 있다.
실시 예는 반도체 발광소자의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 2 내지 도 7은 실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.
도 8은 도 1의 변형 예이다.
도 9는 제2실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 10 및 도 11은 제3실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 12는 제4실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 13은 도 12의 평면도를 나타낸 도면이다.
도 14는 도 13의 변형 예를 나타낸 평면도이다.
도 15는 도 13의 변형 예이다.
도 16은 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 17은 제6실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 18은 제7실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 19는 제8실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 20은 제9실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 21은 제10실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 22는 실시 예(들)에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 각 실시 예의 기술적 특징은 각 실시 예로 한정하지 않고 다른 실시 예에 선택적으로 적용될 수 있다.
이하, 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 전극층(140), 전도성 지지부재(150), 절연부재(160), 전류 확산층(112) 및 전극(170)을 포함한다.
상기 반도체 발광소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. 상기 LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반도체 발광소자(100)는 발광 구조물을 포함하며, 상기 발광 구조물은 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다.
상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110)의 내부 또는 일측의 단차진 면 아래에는 전극(170)이 형성된다. 상기 전극(170)은 전극 패드이거나 전극 패드를 구비한 전극 패턴으로 형성될 수 있으며, 상기 전극 패턴은 가지 형상으로 분기될 수 있다.
상기 전극(170)은 Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 제1도전형 반도체층(110)의 상면은 광 추출 효율을 위해 러프니스 또는 패턴(미도시)이 형성될 수 있다. 상기 제1도전형 반도체층(110) 위에는 전류 확산층(112)이 형성될 수 있으며, 상기 전류 확산층(112)은 투명 전도층을 포함한다. 상기 전류 확산층(112)은 투광성 물질로서, 산화물 또는 질화물의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 이러한 전류 확산층(112)는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(170)은 상기 제1도전형 반도체층(110)의 상면이 아닌 일측 아래에 배치됨으로써, 수직 방향(칩 표면 방향)으로 진행하는 광자를 거의 방해하지 않게 된다. 상기 전극(170)의 상면 이외의 영역에는 절연부재(160)가 형성될 수 있으며, 상기 절연 부재(160)는 상기 전극(170)을 다른 층과 전기적으로 절연시켜 준다.
상기 전극(170) 위에는 접촉 전극(171)이 형성되며, 상기 접촉 전극(171)은 일측부가 상기 전극(170)에 연결되고 타측부가 상기 제1도전형 반도체층(110) 또는/및 상기 전류 확산층(112)에 직접 또는 간접적으로 접촉될 수 있다. 상기 전극(170)은 전류가 전 영역에 원활하게 공급되도록 접촉 전극(171)이나 전류 확산층(112)에 선택적으로 접촉될 수 있다.
상기 제1도전형 반도체층(110)의 아래에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 양자 우물 구조, 다중 양자우물 구조, 양자선(Quantum wire) 구조, 및 양자 점(Quantum dot) 구조 중 적어도 한 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다. 상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Ze 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 발광 구조물은 상기 제 2도전형 반도체층(120) 아래에 N형 반도체층(미도시)을 포함할 수 있다. 또한 상기 제 1도전형 반도체층(110)이 P형 반도체층이고, 상기 제 2도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. 이하, 설명의 편의를 위해 상기 발광 구조물의 최하층은 제2도전형 반도체층으로 설명하기로 한다.
상기 제2도전형 반도체층(120)의 아래에는 전극층(140)이 형성되며, 상기 전극층(140)은 오믹층, 반사층, 본딩층 중 적어도 한 층을 포함할 수 있다. 상기 전극층(140)은 오믹 접촉을 위해 상기 제2도전형 반도체층(120)의 아래에 층 또는 복수의 패턴으로 형성될 수 있고, 반사 금속으로 오믹 접촉되거나 전도성 산화물을 이용한 오믹 접촉될 수 있다. 상기 전극층(140)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
또한 상기 전극층(140)은 반사를 위해 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 또한 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 전극층(140)은 본딩층 예컨대, 배리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 전극층(140)의 아래에는 전도성 지지부재(150)가 형성되며, 상기 전도성 지지부재(150)는 소정 두께를 갖는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, Sic 등) 등으로 구현될 수 있다. 상기 전도성 지지부재(150)의 두께 또는 강도에 따라 상기 전도성 지지부재(150)는 형성되지 않을 수 있거나, 두 층이 단일 층으로 형성될 수 있다. 또한 상기 전도성 지지부재(150)는 전도성 시트로 구현될 수 있다.
실시 예에서 전극(170)의 위치를 칩 일측 아래에 배치하여 제1극성의 전원을 공급하고, 전극층을 칩 하부에 배치하여 제2극성의 전원을 공급함으로써, 제1도전형 반도체층의 상면 면적에 의한 광 추출 효율을 개선시켜 줄 수 있다.
도 2내지 도 7은 제1실시 예에 따른 반도체 발광소자의 제조과정을 나타낸 도면이다.
도 2를 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 요철 패턴이 형성될 수 있다. 또한 상기 기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 상기 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다. 상기 각 층의 위 아래에는 다른 층이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
상기 활성층(120) 위에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Ze 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조물로 정의될 수 있다. 또한 상기 제2도전형 반도체층(130) 위에는 제3도전형 반도체층 예컨대, N형 반도체층 또는 P형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 발광 구조물의 상층에는 제2도전형 반도체층(130)이 배치된 구조를 일 예로 설명하기로 한다.
도 3을 참조하면, 상기 제 1도전형 반도체층(110)의 일측에는 전극(170)이 형성된다. 상기 제2도전형 반도체층(130)의 상면을 에칭 영역을 제외한 부분을 마스크 패턴을 형성한 다음, 상기 제2도전형 반도체층(130)의 일부 영역을 에칭하여 상기 제 1도전형 반도체층(110)을 일측을 노출시켜 준다. 상기 노출된 제 1도전형 반도체층(110)의 일측에 전극(170)을 형성해 주게 된다.
여기서 상기 전극(170)은 상기 제 2도전형 반도체층(130), 상기 활성층(120), 제 1도전형 반도체층(110)의 측면과는 소정의 갭(165)을 갖고 이격된다. 여기서, 전극 형성 영역을 제외한 영역에 대해 마스크 패턴이나 절연부재을 형성한 다음 상기 전극(170)을 형성할 수 있다.
상기 전극(170)은 Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
도 4를 참조하면, 상기 전극(170)의 둘레에는 절연부재(160)이 형성된다. 상기 절연부재(160)은 전극(170)의 측면과 상면, 그리고 상기 제 2도전형 반도체층(130)의 상면 일부까지 연장되어 형성될 수 있다.
도 5를 참조하면, 상기 제 2도전형 반도체층(130) 및 절연부재(160) 위에는 전극층(140)이 형성되며, 상기 전극층(140) 위에는 전도성 지지부재(150)가 형성된다.
상기 전극층(140)은 오믹층, 반사층, 및 본딩층 중 적어도 하나를 포함할 수 있으며, 상기 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Al, Ag, Pd, Rh, Pt 등의 재질로 선택적으로 형성될 수 있다. 상기 반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 본딩층은 전도성 지지부재(150)의 접합성을 위해 형성될 수 있으며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 전극층(140)은 오믹층/반사층/본딩층의 구조이거나, 반사층(오믹 포함)/본딩층의 구조로 적층될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극층(140) 위에는 전도성 지지부재(150)가 형성된다. 상기 전도성 지지부재(150)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, Sic 등) 등으로 구현될 수 있다. 상기 전도성 지지부재(150)의 두께 또는 강도에 따라 상기 전도성 지지부재(150)는 형성되지 않을 수 있거나, 두 층이 단일 층으로 형성될 수 있다. 또한 상기 전도성 지지부재(150)는 전도성 시트로 구현될 수 있다.
도 5 및 도 6을 참조하면, 상기 전도성 지지부재(150)를 베이스에 위치시킨 후, 상기 기판(101)을 물리적 또는/및 화학적 방식으로 제거하게 된다. 예컨대, 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하면 상기 기판(101)과 제 1도전형 반도체층(110) 사이의 경계면에서 열 에너지가 집중되어, 상기 기판(101)이 분리된다. 또한 상기 제1도전형 반도체층(110)과 상기 기판(101) 사이에 다른 반도체층이 있는 경우, 상기 반도체층의 경계 면이 분리될 수 있으며, 이에 대해 한정하지는 않는다. 그리고 상기 기판(101)이 제거된 제 1도전형 반도체층(110)의 표면에 대해 ICP/RCE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 추가 공정을 수행할 수 있다.
도 6 및 도 7을 참조하면, 칩 채널 영역의 에칭 및 상기 전극 영역의 에칭을 수행하게 된다. 칩 채널 영역의 에칭 과정은 칩의 경계 영역을 에칭하여 예컨대, 상기 전극층(140)의 상면이 노출되는 정도까지 제거하게 된다.
그리고, 상기 전극(170)의 노출을 위해 상기 제1도전형 반도체층(110)의 일부 영역 예컨대, 상기 전극 영역을 에칭하게 된다. 상기 제1도전형 반도체층(110)의 일부를 에칭하여 상기 전극(170)의 상면을 노출시켜 주게 된다. 상기 전극(170)의 일측 상면은 상기 제 1도전형 반도체층(110)의 일측 하면 즉, 단차진 부분의 하면에 면 접촉되며, 그 이외의 상면은 개방된다. 상기 전극(170)은 소정 형상의 전극이거나, 분기형 전극 패턴을 포함하는 전극이거나, 전극 패드에 연결된 전극일 수 있다.
그리고, 상기 제1도전형 반도체층(110)의 상면은 광 추출 효율을 위해 러프니스 또는 패턴(미도시)이 형성될 수 있다.
여기서, 상기 전극(170)은 그 주위의 절연부재(160)에 의해 다른 층과 전기적으로 절연된다.
상기 절연부재(160)는 하측부(161), 외측부(162), 및 지지부(165)를 포함하며, 상기 하측부(161)는 상기 전극(170)과 상기 전극층(140) 사이에 배치되며, 상기 외측부(162)는 상기 전극(170)의 측면을 커버하며, 상기 지지부(165)는 상기 하측부(161)에서 상기 제2도전형 반도체층(130)과 상기 전극층(140) 사이의 계면으로 연장된다.
상기 제1도전형 반도체층(110) 위에는 전류 확산층(112)이 형성될 수 있으며, 상기 전류 확산층(112)은 투명 전도층을 포함한다. 상기 전류 확산층(112)은 투광성 물질로서, 산화물 또는 질화물의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 이러한 전류 확산층(112)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(170)은 상기 제1도전형 반도체층(110)의 상면이 아닌 일측 아래에 배치됨으로써, 수직 방향(칩 표면 방향)으로 진행하는 광자를 거의 방해하지 않게 된다. 상기 전극(170)의 상면 이외의 영역에는 절연부재(160)가 형성될 수 있으며, 상기 절연부재(160)는 상기 전극(170)을 다른 층과 전기적으로 절연시켜 준다.
상기 전극(170) 위에는 접촉 전극(171)이 형성되며, 상기 접촉 전극(171)은 일측부가 상기 전극(170)에 연결되고 타측부가 상기 제1도전형 반도체층(110) 또는/및 상기 전류 확산층(112)에 직접 또는 간접적으로 접촉될 수 있다. 이러한 상기 전극(170)은 전류가 전 영역에 원활하게 공급되도록 접촉 전극(171)이나 전류 확산층(112)에 선택적으로 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
도 8은 도 1의 변형한 예이다. 도 8을 설명함에 있어서, 도 1과 동일한 부분에 대해서는 상기의 설명을 참조하며, 중복 설명은 생략하기로 한다.
도 8을 참조하면, 상기 전극(170) 위에는 전극 패드(180)가 형성될 수 있다. 상기 전극 패드(180)는 상기 전극(170)의 면적에 따라 그 크기, 위치, 형상 등이 달라질 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극 패드(180)는 상기 전극(170)과 동일한 물질로 형성되거나, 본딩 접속을 위해 금(Au) 등이 더 형성될 수 있다.
도 9는 제2실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 제2실시 예의 설명에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략한다.
도 9를 참조하면, 반도체 발광소자(101)는 도 8의 구조에서 채널층(145)이 추가된 구조이다. 상기 채널층(145)은 제1실시 예 또는 다른 실시 예에 적용될 수 있으며, 이에 대해 한정하지는 않는다.
상기 채널층(145)은 상기 제2도전형 반도체층(130)과 상기 전극층(140)의 사이의 외측 둘레에 형성된다. 상기 채널층(145)은 연속적인 패턴으로서, 띠 형상, 고리 형상, 프레임 형상, 또는 루프 형상으로 형성될 수 있으며, 소정 폭(예: 2㎛ 이하)으로 형성될 수 있으며, 동일한 물질 또는 서로 다른 물질로 단층 또는 다층으로 형성될 수 있다.
상기 채널층(145)의 재질은 투광성 물질로서, 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 또한 상기 채널층(145)은 상기 절연부재(160)와 동일한 물질이거나 다른 물질로 형성될 수 있다. 여기서, 상기 채널층(145)과 절연부재(160)가 동일한 물질인 경우, 동일 공정으로 형성될 수 있다.
상기 채널층(145)은 상기 발광 구조물의 외벽이 습기에 노출되더라도, 서로 쇼트가 발생되는 것을 방지하여, 고습에 강한 LED를 제공할 수 있다. 상기 채널층(145)은 레이저 스크라이빙시 조사되는 레이저가 투과됨으로써, 기존에 레이저로 인해 금속 물질의 파편 발생을 방지하므로, 발광 구조물의 측벽에서의 층간 단락 문제를 방지할 수 있다.
상기 채널층(145)은 상기 발광 구조물(110,120,130)의 외벽과 상기 전극층(40) 사이의 간격을 이격시켜 줄 수 있다.
상기 채널층(145)의 형성 방법은 상기 발광 구조물(110,120,130)을 형성한 다음, 개별 칩의 채널 영역(또는 칩 경계 영역)에 소정 폭으로 형성하여, 개별 칩으로 채널 영역이 에칭될 때 상기 채널층(145)의 상면이 노출되도록 에칭할 수 있다.
상기 채널층(145)은 측벽에서의 습기 침투 방지, 칩 측벽에서의 전기적인 신뢰성을 개선시켜 줄 수 있으며, 상기 채널층(145)으로 입사되는 광의 임계각을 변화시켜 광 추출 효율을 개선시켜 줄 수 있다.
상기 채널층(145)의 내측이 상기 제2도전형 반도체층(130)과 상기 전극층(140) 사이에 배치되며, 외측이 상기 전극층(140)의 외측 상면에 배치되어 개방되거나 상기 절연층(160A)의 하부에 접촉될 수 있다.
여기서, 상기 전극(170) 위에는 별도의 전극 패드가 돌출될 수 있으며, 이에 대해 한정하지는 않는다.
도 10 및 도 11은 제3실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 10을 참조하면, 반도체 발광소자(200)는 제1도전형 반도체층(110)의 내부 하면에 접촉된 전극(270) 및 상기 전극(270)을 선택적으로 절연시킨 절연 부재(260)를 포함한다.
상기 전극(270)은 접촉 전극(271)을 구비하며, 상기 접촉 전극(271)은 상기 제1도전형 반도체층(110)의 내부에 배치되며, 상기 제1도전형 반도체층(110)의 내부에 접촉된 형태이다.
상기 접촉 전극(271)은 칩의 탑 측에서 볼 때, 외부에 노출되지 않는 형태로 배치될 수 있다. 상기 접촉 전극(271)은 절연 부재(260)에 의해 다른 층들과 절연된다. 상기 전극(270) 및 그 접촉 전극(271)은 서로 연결되며, 고리 형상, 루프 형상, 프레임 형상으로 형성될 수 있으며, 오픈 루프 형상 또는 폐 루프 형상으로 형성될 수 있다. 상기 전극(270) 및 그 접촉 전극(271)은 상기 제1도전형 반도체층(110)의 외측에 균일한 전원을 공급할 수 있어, 전류 공급 효율을 개선시켜 줄 수 있다.
또한 상기 전극(270)의 접촉 전극(271)이 칩 탑측에 노출되지 않기 때문에 제1도전형 반도체층(110)의 상면 크기를 유지할 수 있어, 광 추출 영역이 감소되는 것을 방지할 수 있다.
상기 절연부재(260)의 내측 지지부(265)는 상기 제2도전형 반도체층(130)과 상기 전극층(240) 사이의 계면에 연장될 수 있다. 상기 내측 지지부(265)은 절연 재질로서, 상기 전극층(240)을 통해 공급되는 전류가 최단 경로로 흐르지 않도록 방지할 수 있어, 전류 블록킹 또는 전류 확산 기능을 수행할 수 있다. 또한 상기 내측 지지부(265)는 패턴 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110)의 상면은 러프니스(또는 패턴) 또는/및 투명 전극층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 제1실시 예에 개시된 구조를 선택적으로 채용할 수 있다.
도 12는 제4실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 12를 참조하면, 반도체 발광소자(300)는 전극(370)이 칩 센터 영역에 배치된 구조이다. 상기 전극(370)은 제1도전형 반도체층(110)의 센터 영역 아래에 단차진 부분의 하면에 접촉되며, 그 중앙은 개구부(115)를 통해 개방된다. 이러한 개구부(115)는 전기적인 패턴의 접촉을 위한 영역이거나 와이어를 본딩하기 위한 영역일 수 있다.
상기 전극(370)은 제1도전형 반도체층(110)의 센터 영역에서 공급할 수 있다. 또한 전극(370)은 전류 확산을 위해 접촉 전극 및/또는 전류 확산층(예: 투명전극층)과 직접 또는 간접적으로 연결될 수 있다.
상기 절연부재(360)는 상기 전극(370)의 둘레에 배치되며, 그 둘레의 지지부(365)는 상기 제2도전형 반도체층(130)과 상기 전극층(240) 사이의 계면에 연장되어, 상기 전극층(340)을 통해 공급되는 전류가 최단 경로로 흐르지 않도록 방지할 수 있어, 전류 블록킹 또는 전류 확산 기능을 수행할 수 있다. 상기 절연부재(360)의 지지부(365)는 패턴 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 13은 도 12의 평면도를 나타낸 일 예로서, 제1도전형 반도체층(110)의 센터측 개구부(115)에 전극(370)이 노출된다.
도 14는 도 13의 변형 예를 나타낸 평면도이다.
도 14를 참조하면, 반도체 발광소자(300A)는 발광 구조물을 복수의 셀 영역(예: 2개 이상)으로 나눌 수 있다. 실시 예는 4개의 셀 영역(A1,A2,A3,A4)으로 도시하여 설명하기로 한다. 상기 복수의 셀 영역(A1,A2,A3,A4)은 그 중앙의 전극(370)을 통해 전원을 공급할 수 있으며, 그 둘레는 절연 부재(360)에 의해 절연되며, 개구부(115)를 통해 외부로 개방된다.
상기 전극(370)은 접촉 전극이나 전류 확산층에 전기적으로 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 셀 영역(A1,A2,A3,A4) 사이에는 절연층(미도시)이 형성될 수 있으며, 상기 절연층은 인접한 셀 영역 사이를 절연시켜 준다. 여기서, 상기 인접한 셀 영역(A1,A2,A3,A4) 사이의 절연층 위에는 상기 전극(370)에 연결된 접촉 전극을 배치하여, 전원을 효율적으로 공급할 수 있다.
도 15는 도 13의 변형 예이다. 도 15를 참조하면, 전극(370)에는 접촉 전극(371)이 배치되며, 상기 접촉 전극(371)은 방사형 패턴, 십자형 패턴, 적어도 한 라인형 패턴, 적어도 한 곡선형 패턴 등이 선택적으로 형성될 수 있다. 상기 접촉 전극(371)은 제1도전형 반도체층(110)의 상면에 노출되지 않게 된다. 상기 전극(370) 및 상기 접촉 전극(371)은 절연부재(360)에 의해 절연된다.
도 16은 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기에 개시된 실시 예들과 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 16을 참조하면, 반도체 발광소자(400)는 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130), 오믹층(440), 반사층(450), 전극층(470), 전도성 지지부재(480), 및 절연부재(460)를 포함한다. 여기서, 상기 오믹층(440) 및 상기 반사층(450)은 제2도전형 반도체층(130)에 전기적으로 접촉된 제2전극층으로 정의될 수 있고, 상기 전극층(470)은 상기 제1도전형 반도체층(110)에 전기적으로 접촉된 제1전극층으로 정의될 수 있다.
상기 제1도전형 반도체층(110)은 칩 상부에 배치되며, 상면에 러프니스 또는 패턴(112)이 형성될 수 있다.
상기 제1도전형 반도체층(110)의 아래에는 활성층(120) 및 상기 활성층(120) 아래에는 제2도전형 반도체층(130)이 형성된다. 상기 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130)을 구비한 발광 구조물은 제1실시 예를 참조하기로 한다.
상기 제2도전형 반도체층(130)의 아래에는 오믹층(440)이 형성되고, 상기 오믹층(440)의 아래에는 반사층(450)이 형성된다. 상기 반사층(450)의 아래에는 절연부재(460)가 형성되며, 상기 절연부재(460)의 아래에는 전극층(470)이 형성되며, 상기 전극층(470) 아래에는 전도성 지지부재(480)가 형성된다.
상기 오믹층(440)은 상기 제2도전형 반도체층(130)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 상기 오믹층(440)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Al, Ag, Pd, Rh, Pt 등의 재질로 선택적으로 형성될 수 있다.
상기 전극층(470)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있으며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 상기 전극층(470)이 오믹 역할을 수행할 경우, 상기 오믹층은 형성하지 않을 수 있다.
상기 오믹층(440) 또는/및 반사층(450)의 일측 영역(P1)은 개방되며, 상기 개방된 영역(P1)을 통해 전극 패드(미도시) 또는 전극(미도시)을 형성시켜 줄 수 있다. 상기 전극 패드는 와이어(미도시)로 본딩될 수 있다. 여기서, 상기 전극 패드 또는 전극의 형성 영역 내측에는 절연층(465)이 배치되어 전기적인 쇼트를 방지할 수 있다.
상기 반사층(450)은 상기 오믹층(440)의 아래에 접촉되며, 50% 이상의 반사물질로 형성될 수 있다. 상기 반사층(450)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 오믹층(440)은 상기 반사층(450)이 오믹 접촉된 경우 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연부재(460)는 상기 전극층(470)과 다른 층 사이를 절연시켜 주게 되며, 예컨대 상기 전극층(470)과 상기 반사층(450), 상기 오믹층(440), 상기 제2도전형 반도체층(130), 및 활성층(120) 사이에 형성되어 서로 절연시켜 준다.
상기 전극층(470)의 접촉 전극(471)은 수직 방향으로 관통되는 구조로 상기 제1도전형 반도체층(110)의 내부 하면에 접촉된다. 즉, 상기 전극층(470)의 접촉 전극(471)은 상기 제1도전형 반도체층(110)과 전기적으로 접촉된다. 상기 절연부재(460)의 외측부(461)는 상기 전극층(470)의 접촉 전극(471)의 상면을 제외한 둘레에 형성되어, 다른 층과의 전기적인 쇼트를 차단하게 된다.
상기 전극층(470)의 접촉 전극(471)은 복수개가 서로 이격되어 형성될 수 있으며, 복수개인 경우 전류 공급을 원활하게 수행할 수 있다.
여기서, 상기 절연부재(460)의 외측은 상기 발광 구조물(110,120,130)의 외부에 연장되어 배치되어, 상기 전극층(470)에 의한 외벽에서의 층간 쇼트를 방지할 수 있다.
상기 전극층(470)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있으며, 이때 오믹 접촉 등을 고려하여 상기의 물질 또는 다른 금속 물질을 이용하여 한 층 이상으로 형성할 수 있다.
상기 전극층(470)의 아래에는 전도성 지지부재(480)가 형성될 수 있으며, 상기 전도성 지지부재(480)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, Sic 등), 전도성 시트 등으로 구현될 수 있다.
상기 전극층(470)과 상기 전도성 지지부재(480) 사이에는 본딩층(미도시)이 형성될 수 있으며, 상기 본딩층은 전도성 지지부재(480)의 접합성을 위해 형성될 수 있으며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
제5실시 예는 칩 일측에 전극 패드를 배치하여 제1극성의 전원을 공급하고, 칩 하부 전체를 통해 제2극성의 전원을 공급할 수 있어, 칩 상면에서의 투명하지 않는 금속을 배치하지 않을 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.
도 17은 제6실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제6실시 예를 설명함에 있어서, 상기에 개시된 제5실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 17을 참조하면, 반도체 발광소자(400A)는 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130), 오믹층(440), 반사층(450), 전극층(470), 절연기판(490), 제1전극패드(475), 제2전극패드(445), 및 절연부재(460)를 포함한다.
상기 전극층(470)의 일측은 외부에 노출되며, 상기 노출된 영역에 제1전극패드(475)를 형성시킬 수 있다. 상기 제1전극 패드(475)는 1개 또는 복수개가 서로 이격되게 배치될 수 있다.
상기 오믹층(440) 또는/및 반사층(450)의 일측 개방영역에는 제2전극패드(445)가 형성될 수 있으며, 상기 개방 영역은 하나 또는 복수개 일 수 있으며, 복수의 제2전극 패드(455)를 구비할 수 있다.
상기 발광 구조물의 둘레는 절연층(465)이 배치될 수 있으며, 상기 절연층(465)은 상기 발광 구조물의 층간 쇼트를 방지하게 된다.
상기 전극층(470)의 아래에는 절연 기판(490)이 배치되며, 상기 절연 기판(490)는 사파이어일 수 있으며, 이에 대해 한정하지는 않는다.
실시 예는 제1전극 패드와 제2전극 패드를 칩 외측에 배치함으로써, 와이어의 연결이 간편할 수 있다. 또한 제1도전형 반도체층의 상면 크기를 감소시키지 않아 광 추출 효율을 개선시켜 줄 수 있다. 또한 칩 하부를 통해 제1극성 및 제2극성의 전원을 공급할 수 있어, 새로운 전류 경로를 갖는 발광 소자를 제공할 수 있다.
도 18은 제7실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제7실시 예를 설명함에 있어서, 상기에 개시된 실시 예들과 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 18을 참조하면, 반도체 발광소자(500)는 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130), 전극층(540), 채널층(545), 전도성 지지부재(550), 전극(570), 전극패드(575), 전류 확산층(580), 및 절연부재(560)를 포함한다.
상기 전극층(540)의 둘레에는 채널층(545)이 형성된다. 상기 채널층(545)은 제2도전형 반도체층(130)과 상기 전극층(540) 사이의 둘레에 형성되며, 연속적인 패턴 예컨대, 고리 형상, 링 형상, 루프 형상, 프레임 모양 등으로 형성될 수 있다. 상기 채널층(545)은 소정 폭(예: 2㎛ 이하)으로 형성될 수 있다.
상기 채널층(545)은 투광성 물질로서, 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 또한 상기 채널층(545)은 상기 절연부재(560)와 동일한 물질이거나 다른 물질로 형성될 수 있다. 여기서, 상기 채널층(545)과 절연부재(560)가 동일한 물질인 경우, 동일 공정으로 형성될 수 있다.
상기 전극층(540)과 상기 제1도전형 반도체층(110) 사이의 내부에는 복수 영역에 절연 부재(560)가 형성되고, 상기 절연부재(560)의 상부 내측에는 적어도 하나의 전극(570) 및 이로부터 분기된 접촉 전극(571)이 형성된다. 상기 전극(570) 및 상기 접촉 전극(571)은 상기 제1도전형 반도체층(110)의 내부 하면에 접촉된다.
상기 전극(570)의 위에는 전극패드(575)가 형성되며, 상기 전극 패드(575)는 칩 탑측으로 노출될 수 있다. 상기 전극패드(575)는 상기 제1도전형 반도체층(110)과 접촉될 수 있으며, 또한 전류 확산층(580)과 전기적으로 접촉될 수 있다. 상기 전류 확산층(580)은 상기 제1도전형 반도체층(110)의 표면에 형성되어, 전류를 전 영역에 확산시켜 줄 수 있다.
상기 전류 확산층(580)은 투명 전도층이거나 전극 재료의 접촉 전극으로 구현될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110)의 위에는 전류 확산층이 아닌 저 굴절률층 예컨대, 질화물 반도체보다 굴절률이 낮은 산화물 계열로 형성될 수 있으며, 그 예는 SiO2, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 등이 형성될 수 있다.
도 19는 제8실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제8실시 예를 설명함에 있어서, 상기에 개시된 제7실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 19를 참조하면, 반도체 발광소자(500A)는 발광 구조물(110,120,130) 내부에 절연부재(560)를 배치하고, 상기 절연부재(560)의 상부 내측에 전극(570)을 형성하며, 상기 전극(570) 위에 제1도전형 반도체층(110)에 비아 형태로 결합된 전극패드(571)를 포함한다. 상기 전극 패드(571)의 외측은 상기 전류 확산층(580A) 위에 연장될 수 있다.
상기 전극 패드(571)는 상부 직경이 하부 직경보다 큰 형상 예컨대, 역 뿔대 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 20은 제9실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제9실시 예를 설명함에 있어서, 상기에 개시된 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 20을 참조하면, 반도체 발광소자(600)는 제2도전형 반도체층(130)의 아래에 전극층(640)이 형성되고, 상기 전극층(640)의 아래에 절연 기판(650)이 형성되며, 상기 절연 기판(650)의 일측에 접속 전극(642) 및 저면에 저면 전극(645)을 포함한다.
상기 전극층(640)은 상기 접속 전극(642)에 의해 상기 절연 기판(650)의 아래에 형성된 저면 전극(645)과 연결된다. 상기 접속 전극(642)은 상기 절연 기판(650)의 일측면 또는 양 측면에 형성되어, 상기 전극층(640)과 상기 저면 전극(645)을 서로 연결시켜 준다.
상기 전극층(640)과 상기 제2전도성 반도체층(130)의 일측 사이에는 절연 부재(660)가 배치되고, 상기 절연 부재(660)의 상부 내측에는 전극(670)이 배치된다. 상기 전극(670) 및 상기 절연부재(660)의 구조는 제1실시 예를 참조하기로 한다.
도 21은 제10실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제10실시 예를 설명함에 있어서, 상기에 개시된 제1 및 제9실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 21을 참조하면, 반도체 발광소자(600A)는 전극층(640)과 저면 전극(645)는 비아 형태의 접속 전극(642A)을 통해 서로 연결된다. 상기 접속 전극(642A)의 양단은 상기 전극층(640))과 상기 저면 전극(645)에 접촉되며, 하나 또는 복수개가 이루어질 수 있다.
도 22는 실시 예(들)에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 22를 참조하면, 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 리드 전극(31) 및 제2리드 전극(32)과, 상기 몸체부(20)에 설치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어를 통해 상기 제1 리드 전극(31) 및 제2 리드전극(32)과 전기적으로 연결되는 와이어 방식으로 도시되었으나, 이에 대해 한정하지는 않으며, 예를 들어, 상기 발광 소자(100)는 상기 제1 리드전극(31)과 와이어로 연결되고, 제2 리드 전극(32)과 다이 본딩된다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100,101,300,300A,400A,500,500A,600,600A : 반도체 발광소자, 110 : 제1도전형 반도체층, 120 : 제2도전형 반도체층, 130 : 제2도전형 반도체층, 140,470,540,640 : 전극층, 145 : 채널층, 150,480,550 : 전도성 지지부재, 160,260,360,460,560 : 절연 부재, 160A : 절연층, 112,580,580A: 전류 확산층, 170,270,370,570 : 전극, 171,271,371,471: 접촉 전극, 180,475,445,575,571 : 전극 패드, 440 : 오믹층, 450 : 반사층, 490,650 : 절연기판, 642 : 접속 전극, 645 : 저면 전극, 20 : 몸체부, 31,32 : 리드 전극, 40 : 몰딩 부재

Claims (22)

  1. 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 아래에 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층;
    상기 제1도전형 반도체층의 내측 하면에 적어도 상면 일부가 접촉된 전극;
    상기 제1도전형 반도체층 위에 배치되며 상기 전극과 전기적으로 연결된 전류 확산층;
    상기 활성층 및 상기 제2도전형 반도체층으로부터 상기 전극을 전기적으로 격리시키는 절연부재; 및
    상기 제2전극층 아래에 지지부재를 포함하는 반도체 발광소자.
  2. 제1항에 있어서, 상기 전극은 상기 제1도전형 반도체층의 센터 또는 일측에 배치되고 그 상면 일부가 개방된 반도체 발광소자.
  3. 제1항에 있어서, 상기 전극의 상면에 제1전극 패드를 포함하는 반도체 발광소자.
  4. 제1항에 있어서, 상기 제2도전형 반도체층과 상기 전극층 사이의 둘레에 투명한 전도성 산화물 또는 절연물질을 포함하는 채널층을 포함하는 반도체 발광소자.
  5. 제1항에 있어서, 상기 전극으로부터 분기되고 상기 제1도전형 반도체층의 내측 하면에 접촉된 접촉 전극을 포함하는 반도체 발광소자.
  6. 제5항에 있어서, 상기 접촉 전극은 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 및 링 패턴 중 적어도 하나를 포함하는 반도체 발광소자.
  7. 제5항에 있어서, 상기 접촉 전극은 상기 절연 부재에 의해 다른 층들과 선택적으로 절연되며 상기 제1도전형 반도체층의 상면보다 아래에 배치되는 반도체 발광소자.
  8. 제1항에 있어서, 상기 발광 구조물은 상기 제2전극층 위에 복수의 셀로 분할되며, 상기 전극은 상기 복수의 셀 중앙에 배치되는 반도체 발광소자.
  9. 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 아래에 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극층;
    상기 제1도전형 반도체층의 내측 하면에 적어도 상면 일부가 접촉된 전극;
    상기 활성층 및 상기 제2도전형 반도체층으로부터 상기 전극을 전기적으로 격리시키는 절연부재; 및
    상기 제2전극층 아래에 지지부재를 포함하며,
    상기 전극은 상기 제1도전형 반도체층의 내측 하면에 접촉된 접촉 전극; 및 상기 제2전극층 아래에 상기 접촉 전극과 연결된 제1전극층을 포함하며,
    상기 제1전극층과 제2전극층 사이에 상기 절연 부재가 배치되는 반도체 발광소자.
  10. 제1항 또는 제9항에 있어서, 상기 제2전극층은 오믹층, 반사층, 및 본딩층 중 적어도 하나를 포함하는 반도체 발광소자.
  11. 제9항에 있어서, 상기 접촉 전극은 상기 제1도전형 반도체층의 내부에 복수개로 배치되는 반도체 발광소자.
  12. 제9항에 있어서, 상기 지지부재는 상기 제2전극층 아래에 배치되며 전도성 기판 또는 절연 기판을 포함하는 반도체 발광소자.
  13. 제9항에 있어서, 상기 제1전극층의 적어도 일측 상면에 형성된 제1전극 패드; 및 상기 제2전극층의 적어도 타측 상면에 형성된 제2전극 패드를 포함하는 반도체 발광소자.
  14. 제12항에 있어서, 상기 절연 기판의 하부에 저면 전극; 상기 제2전극층과 상기 저면 전극 사이를 연결해 주는 접속 전극을 포함하는 반도체 발광소자.
  15. 제1항 또는 제9항에 있어서, 상기 제1도전형 반도체층 위에 러프니스 또는 패턴을 포함하는 반도체 발광소자.
  16. 제9항에 있어서, 상기 제2도전형 반도체층과 상기 전극층 사이의 둘레에 투명한 전도성 산화물 또는 절연물질을 포함하는 채널층을 포함하는 반도체 발광소자.
  17. 제3항에 있어서, 상기 제1전극패드는 상기 전류 확산층 및 상기 제2도전형 반도체층 중 적어도 하나에 접촉되는 반도체 발광소자.
  18. 기판 위에 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제1도전형 반도체층의 일부 영역을 노출시키는 단계;
    상기 제1도전형 반도체층 위에 적어도 하나의 전극 및 상기 전극 둘레에 절연부재를 형성하는 단계;
    상기 제2도전형 반도체층 및 상기 절연 부재의 위에 제2전극층을 형성하는 단계;
    상기 기판을 제거하는 단계; 및
    상기 전극의 일부를 노출시키는 단계를 포함하는 반도체 발광소자 제조방법.
  19. 제18항에 있어서, 상기 제2전극층을 형성하는 단계는 상기 제2도전형 반도체층의 반대 측면에 전도성 기판을 배치하는 단계를 포함하는 반도체 발광소자 제조방법.
  20. 제18항에 있어서, 상기 제2도전형 반도체층의 형성 후, 상기 제2도전형 반도체층의 둘레에 채널층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서, 상기 절연 부재는 상기 제2도전형 반도체층과 상기 제2전극층 사이에 형성되며,
    상기 전극은 상기 제1도전형 반도체층에 접촉되는 접촉 전극 및 상기 접촉 전극에 연결되며 상기 제2전극층 아래에 배치된 제1전극층을 포함하는 반도체 발광소자 제조방법.
  22. 제21항에 있어서, 상기 제1전극층의 일측에 제1전극패드 및, 상기 제2전극층의 타측에 제2전극 패드를 형성하는 반도체 발광소자 제조방법.
KR1020100011703A 2010-02-08 2010-02-08 반도체 발광소자 및 그 제조방법 KR101039999B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100011703A KR101039999B1 (ko) 2010-02-08 2010-02-08 반도체 발광소자 및 그 제조방법
US12/986,592 US8421112B2 (en) 2010-02-08 2011-01-07 Light emitting device and light emitting device package having the same
EP11150556.6A EP2355189A3 (en) 2010-02-08 2011-01-11 Light emitting device and light emitting device package having the same
CN201110036293.5A CN102148322B (zh) 2010-02-08 2011-02-01 发光器件和具有发光器件的发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011703A KR101039999B1 (ko) 2010-02-08 2010-02-08 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101039999B1 true KR101039999B1 (ko) 2011-06-09

Family

ID=43902877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011703A KR101039999B1 (ko) 2010-02-08 2010-02-08 반도체 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8421112B2 (ko)
EP (1) EP2355189A3 (ko)
KR (1) KR101039999B1 (ko)
CN (1) CN102148322B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자
KR20150000604A (ko) * 2013-06-25 2015-01-05 엘지이노텍 주식회사 발광 소자
WO2015020358A1 (ko) * 2013-08-05 2015-02-12 엘지이노텍주식회사 발광소자
KR20150136852A (ko) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 발광소자
KR20180120640A (ko) * 2018-10-25 2018-11-06 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101714039B1 (ko) * 2010-07-01 2017-03-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101707532B1 (ko) * 2010-10-29 2017-02-16 엘지이노텍 주식회사 발광 소자
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
EP2562814B1 (en) * 2011-08-22 2020-08-19 LG Innotek Co., Ltd. Light emitting device and light emitting device package
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
EP2763195A3 (en) * 2013-01-30 2016-04-06 LG Innotek Co., Ltd. Light emitting device
TWI590493B (zh) * 2013-01-30 2017-07-01 Ｌｇ伊諾特股份有限公司 發光器件
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102222861B1 (ko) * 2013-07-18 2021-03-04 루미리즈 홀딩 비.브이. 고반사성 플립칩 led 다이
JP2016018836A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体発光素子
WO2020155176A1 (zh) * 2019-02-03 2020-08-06 泉州三安半导体科技有限公司 发光装置
TW202147637A (zh) * 2020-01-25 2021-12-16 中國大陸商上海顯耀顯示科技有限公司 具有高光萃取效率之微型發光二極體
CN111969087A (zh) * 2020-08-28 2020-11-20 厦门乾照光电股份有限公司 一种基于透明衬底的led芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088351A (ja) 2005-09-26 2007-04-05 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハおよび発光ダイオード
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
KR20090015514A (ko) * 2007-08-09 2009-02-12 엘지이노텍 주식회사 반도체 발광소자
KR20090112308A (ko) * 2008-04-24 2009-10-28 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753199B2 (en) * 2001-06-29 2004-06-22 Xanoptix, Inc. Topside active optical device apparatus and method
JP2004056010A (ja) 2002-07-23 2004-02-19 Toyota Central Res & Dev Lab Inc 窒化物半導体発光素子
WO2005008791A2 (en) 2003-07-16 2005-01-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
WO2005043631A2 (en) * 2003-11-04 2005-05-12 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
KR100576853B1 (ko) 2003-12-18 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자
JP2006073619A (ja) 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
US7276724B2 (en) * 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
US7535028B2 (en) 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
KR100748247B1 (ko) * 2005-07-06 2007-08-09 삼성전기주식회사 질화물계 반도체 발광다이오드 및 그 제조방법
WO2007032421A1 (en) 2005-09-13 2007-03-22 Showa Denko K.K. Nitride semiconductor light emitting device and production thereof
US8581274B2 (en) * 2006-05-01 2013-11-12 Mitsubishi Chemical Corporation Integrated semiconductor light-emitting device and its manufacturing method
JP2007305708A (ja) 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
US8237183B2 (en) * 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100942713B1 (ko) * 2008-05-07 2010-02-16 주식회사 세미콘라이트 질화물계 발광소자 및 그 제조방법
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088351A (ja) 2005-09-26 2007-04-05 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハおよび発光ダイオード
KR20090015514A (ko) * 2007-08-09 2009-02-12 엘지이노텍 주식회사 반도체 발광소자
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
KR20090112308A (ko) * 2008-04-24 2009-10-28 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자
KR20150000604A (ko) * 2013-06-25 2015-01-05 엘지이노텍 주식회사 발광 소자
KR102153090B1 (ko) * 2013-06-25 2020-09-07 엘지이노텍 주식회사 발광 소자
WO2015020358A1 (ko) * 2013-08-05 2015-02-12 엘지이노텍주식회사 발광소자
US9842974B2 (en) 2013-08-05 2017-12-12 Lg Innotek Co., Ltd. Light emitting device including a connection wiring
KR20150136852A (ko) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 발광소자
KR102169826B1 (ko) * 2014-05-28 2020-10-27 엘지이노텍 주식회사 발광소자
KR20180120640A (ko) * 2018-10-25 2018-11-06 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명장치
KR102099314B1 (ko) * 2018-10-25 2020-04-09 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명장치

Also Published As

Publication number Publication date
EP2355189A2 (en) 2011-08-10
EP2355189A3 (en) 2014-05-21
CN102148322A (zh) 2011-08-10
CN102148322B (zh) 2017-05-31
US8421112B2 (en) 2013-04-16
US20110193113A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
KR101114191B1 (ko) 발광소자
KR100986560B1 (ko) 발광소자 및 그 제조방법
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) 반도체 발광소자 및 그 제조방법
US8853731B2 (en) Semiconductor light emitting device including bonding layer and semiconductor light emitting device package
KR101072034B1 (ko) 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
US7859003B2 (en) Semiconductor light emitting device
KR100986523B1 (ko) 반도체 발광소자 및 그 제조방법
KR20120070987A (ko) 발광소자 및 발광소자 제조방법
US10270009B2 (en) Light-emitting device and light-emitting device package having same
KR101064049B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8269234B2 (en) Semiconductor light-emitting device
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102250516B1 (ko) 발광소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101500027B1 (ko) 반도체 발광소자
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20160049747A (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 9