KR101714039B1 - 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 - Google Patents

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 Download PDF

Info

Publication number
KR101714039B1
KR101714039B1 KR1020100063636A KR20100063636A KR101714039B1 KR 101714039 B1 KR101714039 B1 KR 101714039B1 KR 1020100063636 A KR1020100063636 A KR 1020100063636A KR 20100063636 A KR20100063636 A KR 20100063636A KR 101714039 B1 KR101714039 B1 KR 101714039B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
light emitting
semiconductor layer
emitting device
Prior art date
Application number
KR1020100063636A
Other languages
English (en)
Other versions
KR20120002894A (ko
Inventor
최운경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100063636A priority Critical patent/KR101714039B1/ko
Priority to US13/174,068 priority patent/US8319251B2/en
Priority to EP11172313.6A priority patent/EP2402995B1/en
Publication of KR20120002894A publication Critical patent/KR20120002894A/ko
Priority to US13/662,047 priority patent/US8742445B2/en
Application granted granted Critical
Publication of KR101714039B1 publication Critical patent/KR101714039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적어도 하나의 리세스를 갖도록 형성되는 복수의 질화물 반도체층; 상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하여 상기 제1 도전형 반도체층과 접하는 제1 도전층; 상기 제2 도전형 반도체층과 접하는 제2 도전층; 상기 제1 도전층과 상기 제2 도전층을 전기적으로 절연하는 절연층; 그리고, 상기 제2 도전층의 하부에 형성되는 터널 배리어를 포함한다.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}
본 발명은 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
실시예는 ESD(electrostatic discharge)로부터 발광 구조층을 보호할 수 있는 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적어도 하나의 리세스를 갖도록 형성되는 발광 구조층; 상기 리세스의 내벽에 형성되는 절연층; 상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하고 상기 제1 도전형 반도체층과 접하며, 상기 절연층과 접하는 제1 도전층; 상기 제2 도전형 반도체층 아래에 형성되는 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 형성되는 터널 배리어; 및 상기 제2 도전층과 접하는 제2 전극을 포함한다.
실시예에 따른 발광 소자 제조방법은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 적어도 하나의 리세스를 갖도록 복수의 질화물 반도체층을 형성하는 단계; 상기 제2 도전형 반도체층과 접하는 제2 도전층을 형성하는 단계; 상기 리세스의 내벽에 절연층을 형성하는 단계; 상기 제2 도전층의 하부에 터널 배리어를 형성하는 단계; 그리고, 상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하여 상기 제1 도전형 반도체층과 접하고 상기 절연층 및 터널 배리어의 둘레에 제1 도전층을 형성하는 단계를 포함한다.
실시예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 발광 소자를 포함하고 상기 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적어도 하나의 리세스를 갖도록 형성되는 발광 구조층; 상기 리세스의 내벽에 형성되는 절연층; 상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하고 상기 제1 도전형 반도체층과 접하며, 상기 절연층과 접하는 제1 도전층; 상기 제2 도전형 반도체층 아래에 형성되는 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 형성되는 터널 배리어; 및 상기 제2 도전층과 접하는 제2 전극을 포함한다.
실시예에 따른 조명 시스템은 조명 시스템에 있어서, 상기 조명 시스템은 기판과, 상기 기판 상에 설치된 발광 소자 패키지를 포함하는 발광 모듈을 포함하고, 기 발광 소자 패키지는 패키지 몸체와, 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층과, 상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 발광 소자를 포함하고 상기 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적어도 하나의 리세스를 갖도록 형성되는 발광 구조층; 상기 리세스의 내벽에 형성되는 절연층; 상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하고 상기 제1 도전형 반도체층과 접하며, 상기 절연층과 접하는 제1 도전층; 상기 제2 도전형 반도체층 아래에 형성되는 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 형성되는 터널 배리어; 및 상기 제2 도전층과 접하는 제2 전극을 포함한다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공할 수 있다.
실시예는 ESD(electrostatic discharge)로부터 발광 구조층을 보호할 수 있는 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 발광 소자의 측 단면도
도 2 내지 도 9는 실시예에 따른 발광 소자의 제조 방법을 설명하는 도면
도 10은 본 발명의 다른 실시예에 따른 발광 소자의 측 단면도
도 11은 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 도면
도 12는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
도 13은 실시예들에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면
도 14는 실시예들에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 사시도.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조층들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.
도 1은 본 발명의 실시예에 따른 발광 소자(100)의 측 단면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자(100)는 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 제2 도전형 반도체층(130)을 포함하는 발광구조층(125)과 상기 제2 도전형 반도체층(130) 아래에 배치되고, 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)을 관통하여 상기 제1 도전형 반도체층(110)과 전기적으로 연결되는 제1 도전층(170)과, 상기 제2 도전형 반도체층(130) 아래에 상기 제2 도전형 반도체층(130)과 전기적으로 연결되는 제2 도전층(140)과, 상기 제1 도전층(170)을 상기 제2 도전층(140), 상기 제2 도전형 반도체층(130) 및 활성층(120)으로부터 전기적으로 분리하는 절연층(150)과, 상기 제1 도전층(170)과 상기 제2 도전층(140) 사이에 형성되는 터널 배리어(160)와, 상기 제1 도전층(170) 아래에 형성되는 전도성 지지기판(180)과, 상기 제2 도전층(140)과 전기적으로 연결되는 전극(141)을 포함할 수 있다.
상기 발광 구조층(125)은 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)의 일부가 식각되어 상기 제1 도전형 반도체층(110)이 노출되도록 하는 리세스(135)를 포함할 수 있다. 또한, 상기 리세스(135)는 상기 제2 도전형 반도체층(130), 활성층(120), 제1 도전형 반도체층(110)이 일부 식각되어 형성될 수도 있다.
도 1에서는 리세스(135)를 형성하는 발광 구조층(125)의 측면은 상기 발광 구조층(125)의 주면에 대하여 수직하게 형성되었으나 리세스(135)의 폭이 상기 제2 도전형 반도체층(130)으로부터 상기 제1 도전형 반도체층(110)에 인접할수록 증가하거나 또는 감소하도록 사다리꼴 형상으로 형성될 수도 있다. 예를 들어, 상기 리세스(135)는 상기 제1 도전형 반도체층(110)이 위치된 부분의 폭이 상기 제2 도전형 반도체층(130)이 위치된 부분의 폭보다 작게 형성될 수도 있다.
상기 리세스에는 상기 제1 도전층(170) 및 상기 절연층(150)이 매립된다.
또한, 상기 제2 도전층(140)은 상기 제2 도전형 반도체층(130) 아래에 형성될 수 있으며, 상기 제2 도전형 반도체층(130)과 상기 터널 배리어(160) 사이에 배치될 수 있다. 즉, 상기 제2 도전층(140)은 상기 제2 도전형 반도체층(130)과 전기적으로 연결될 수 있으며, 상기 제1 도전층(170)과 함께 상기 발광구조층(125)에 전원을 제공할 수 있다. 예를 들어, 상기 제2 도전층(140)은 상기 제2 도전형 반도체층(130)과 직접 접촉할 수도 있다.
상기 제2 도전층(140)은 예를 들어, Cu, Ag, Al, Ni, Ti, Cr, Pd, Au 또는 Sn 중 적어도 어느 하나를 포함하도록 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전층(170)은 실시예에 따른 발광 구조층(125)의 배면의 대부분의 영역에 형성될 수도 있다.
실시예에 따른 발광 소자(100)는 상기 발광 구조층(125)에 전원을 제공하기 위한 상기 제1,2 도전층(170,140)이 상기 발광 구조층(125)의 배면 또는 측면에 배치되므로, 상기 발광 소자(100)의 상면 방향으로 추출되는 빛이 상기 제1,2 도전층(170,140)에 의해 흡수되어 손실되는 것을 방지할 수 있다.
그리고, 상기 제1,2 도전층(170,140)은 실시예에 따른 발광 구조층(125)의 아래에 배치되므로 상기 발광구조층(125)에서 생성된 열은 상기 제1,2 도전층(170, 140)을 통해 원활히 외부로 효과적으로 방출될 수 있다.
상기 제1 도전층(170) 및 제2 도전층(140)은 상기 발광구조층(125)을 지지하는 역할을 할 수 있다.
한편, 상기 제1 도전층(170)은 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)을 관통하도록 형성되고, 상부 영역은 상기 제1 도전형 반도체층(110)과 접촉하여 전기적으로 연결된다. 따라서, 상기 제1 도전층(170)의 측면에는 상기 발광구조층(125) 내의 전기적 쇼트를 방지하기 위한 상기 절연층(150)이 형성될 수 있다.
상기 절연층(150)은 적어도 상기 제1 도전층(170)의 측면 영역과 상기 발광구조층(125) 사이에 형성될 수 있고, 상기 제1 도전층(170)과 상기 제2 도전층(140) 사이에도 형성될 수도 있다.
상기 절연층(150)은 투광성 및 전기 절연성을 갖는 재질로 형성될 수 있다. 예를 들어, 상기 절연층(150)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 또는 TiOx 중 적어도 하나를 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 절연층(150)은 상기 발광구조층(125) 내의 전기적 쇼트를 방지하기 위한 것으로 리세스의 측면에 형성되고 제2 도전층(140) 아래에서 제2 도전층(140)의 일부를 덮도록 형성될 수 있다.
상기 절연층(150)이 형성되지 않은 제2 도전층(140)의 하부 영역에는 상기 절연층(150)과 동종 혹은 이종의 물질을 사용하여 상기 절연층(150)에 비해 얇은 두께로 상기 터널 배리어(160)가 형성될 수 있다. 상기 터널 배리어(160)는, 예를 들어 1nm 내지 20nm의 두께 범위를 갖도록 형성될 수 있다.
또한 상기 터널 배리어(160)는 산화물(oxide), 질화물(nitride), 불소(fluoride)를 포함하는 물질 중 적어도 어느 하나를 포함하는 유전체 화합물이 될 수 있다. 예를 들어, 상기 터널 배리어(160)는 SiO2, SixNy, TiO2, MgF2, 또는 Al2O3 중 적어도 어느 하나를 포함할 수 있으며 단수 또는 복수 층으로 형성될 수 있다.
상기 터널 배리어(160)가 상기 절연층(150)에 비해 얇은 두께로 형성될 경우, 열방출 효율이 향상되므로 소자의 신뢰성을 향상시킬 수 있다. 상기 터널 배리어(160)는 상기 제2 도전층(140) 면적의 80 내지 90%의 면적에 형성될 수 있다.
상기 터널 배리어(160)는 상기 제1 도전층(170)과 상기 제2 도전층(140) 사이에 배치되어 발광 구조층(125)과 병렬 회로를 구성할 수 있다.
상기 터널 배리어(160)에 의해 발광 소자(100)의 내전압 특성이 향상될 수 있다. 예를 들어, 상기 제1 도전층(170) 및 제2 도전층(140)에 급격한 과다 전류가 인가되는 경우, 상기 터널 배리어(160)를 통해 전류가 바이패스 됨으로써 상기 발광 구조층(125)이 손상되는 것을 방지할 수 있고, 그에 따라 내전압 특성이 향상된 발광 소자(100)가 제공될 수 있다.
상기 전극(141)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru 또는 Au 중 적어도 하나의 물질 또는 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 전극(141)은 상기 제2 도전층(140) 상에 형성되어 상기 제2 도전형 반도체층(130)에 전원을 제공한다.
한편, 상기 전도성 지지기판(180)은 상기 발광 구조층(125)을 지지하며 상기 제1 도전층(170)과 전기적으로 연결됨으로써 상기 제1 도전형 반도체층(110)에 전원을 제공할 수 있다. 상기 전도성 지지기판(180)은 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC, Ga2O3, GaN, SiGe등) 중 적어도 하나를 포함할 수 있다.
상기 전도성 지지기판(180)의 두께는 상기 발광 소자(100)의 설계에 따라 달라질 수 있으나, 예를 들어, 50μm 내지 300μm의 두께를 가질 수 있다.
상기 전도성 지지기판(180)은 반드시 형성되어야 하는 것은 아니며, 상기 제1 도전층(170)의 두께가 충분히 두꺼운 경우에 상기 전도성 지지기판(180)은 형성되지 않을 수도 있다.
상술한 바와 같이, 실시예에 따른 발광 소자(100)는 상기 발광 구조층(125)과 병렬로 연결되는 유전체로서의 터널 배리어(160)를 포함함으로써 고전압에 의해 발광 소자가 손상되는 것을 방지할 수 있다.
이하, 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.
도 2 내지 도 9는 실시예에 따른 발광 소자(100)의 제조 방법을 설명하는 도면이다.
도 2를 참조하면 성장 기판(105) 상에 상기 발광구조층(125)을 형성할 수 있다.
상기 성장 기판(105)은 사파이어(Al2O3), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga2O3, GaP, InP, Ge 중 적어도 하나를 사용할 수 있다.
상기 성장 기판(105) 상에 형성되는 상기 발광 구조층(125)은 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130)을 포함한다. 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(130) 사이에 상기 활성층(120)이 개재된다.
상기 발광 구조층(125)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 성장기판(105)과 상기 제1 도전형 반도체층(110) 사이에는 두 층 사이의 격자 상수 및 열 팽창 계수 차이를 완화하고, 상기 발광구조층(125)의 결정성을 향상시키기 위해 버퍼층(미도시) 및 언도프트(Undoped) 반도체층(미도시)이 더 형성될 수도 있다.
상기 제1 도전형 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑된다.
상기 제1 도전형 반도체층(110) 상에는 활성층(120)이 형성된다. 상기 활성층(120)은 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
상기 활성층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN,InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), 또는 GaP/AlGaP(InGaP) 중 적어도 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(140)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
상기 활성층(120) 상에는 제2 도전형 반도체층(130)이 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 발광 구조층(125)은 상기 제2 도전형 반도체층(130) 아래에 N형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(110)이 P형 반도체층이고, 상기 제2 도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조층(125)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
실시예에서는 상기 발광 구조층(125)이 n형 도펀트를 포함하는 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상부에 형성된 활성층과, 상기 활성층 상부에 p형 도펀트를 포함하는 p형 질화물 반도체층을 포함하는 것을 중심으로 설명하였으나 이에 대해 한정하지는 않으며, 상기 발광 구조층(125)의 적층 구조 및 재질은 다양하게 변형 가능하다.
다음으로, 도 3에 도시된 것처럼, 상기 발광구조층(125)을 선택적으로 제거하여, 상기 제1 도전형 반도체층(110)의 일부가 노출되도록 적어도 하나의 리세스(135)를 형성할 수 있다.
상기 리세스(135)는 습식 식각 및 건식 식각을 포함하는 식각 공정에 의해 형성되거나, 레이저 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다. 또한, 상기 식각 공정 또는 레이저 공정에 의해 상기 리세스(135)를 형성하는 상기 발광 구조층(125)의 측면은 상기 리세스(135)의 바닥면과 수직하거나 경사지게 형성될 수 있고, 상기 발광 구조층(125)의 주면에 대하여 수직하거나 경사지게 형성될 수도 있다.
다음으로, 도 4에 도시된 것처럼, 상기 제2 도전형 반도체층(130) 상에는 제2 도전층(140)이 형성된다. 즉, 제2 도전층(140)은 상기 리세스(135)의 형성과정에서 식각되지 않은 상기 제2 도전형 반도체층(130) 상에 형성될 수 있으며 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하도록 형성될 수 있다.
다음으로, 도 5에 도시된 것처럼, 상기 절연층(150)이 상기 리세스(135)의 측면과, 상기 리세스(135)의 바닥면의 일부 영역과, 상기 제2 도전층(140) 상의 일부 영역에 형성될 수 있다. 상기 절연층(150)은 상기 발광 구조층(125)이 이후에 형성되는 상기 제1 도전층(170)을 통해 서로 전기적으로 쇼트되는 것을 방지한다. 상기 절연층(150)은 예를 들어, SiO2, SixNy, TiO2, MgF2, 또는 Al2O3 중 적어도 하나를 포함하여 형성될 수 있다.
상기 절연층(150)은 전자빔(E-beam)증착, 스퍼터링(Sputtering) 및 PECVD (Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
예를 들어, 상기 증착 공정은 상기 리세스(135)에 마스크(미도시)를 형성한 후 진행될 수 있는데, 상기 마스크(미도시)의 형상에 따라 상기 절연층(150)의 형상도 달라질 수 있다.
다음으로, 도 6에 도시된 것처럼, 상기 절연층(150)이 형성되지 않은 상기 제2 도전층(140) 상에는 상기 절연층(150)과 동종 혹은 이종의 물질을 사용하여 상기 절연층(150)에 비해 얇은 두께로 터널 배리어(160)를 형성한다. 상기 터널 배리어(160)는 산화물(oxide), 질화물(nitride), 불소(fluoride)를 포함하는 물질 중 적어도 어느 하나를 포함하는 유전체 화합물이 될 수 있다. 예를 들어, 상기 터널 배리어(160)는 SiO2, SixNy, TiO2, MgF2, 또는 Al2O3 중 적어도 어느 하나를 포함할 수 있으며 단수 또는 복수 층으로 형성될 수 있다. 상기 터널 배리어(160)는 상기 절연층(150)보다 얇은 두께로 형성될 수 있다. 예를 들어, 상기 터널 배리어(160)는 1nm 내지 20nm의 두께 범위를 갖도록 형성된다. 상기 터널 배리어(160)가 상기 절연층(150)에 비해 얇은 두께로 형성될 경우, 열방출 효율이 향상되므로 소자의 신뢰성을 향상시킬 수 있다.
상기 터널 배리어(160)는 화학증착법(CVD: Chemical vapor deposition), 물리증착법(PVD:physical vapor deposition), 원자증착법(ALD:Atomic layer deposition) 중 어느 한 방식으로 증착될 수 있고 발광 소자(100)에서 적어도 하나 이상 형성될 수 있다.
상기 터널 배리어(160)는 일정 전압 이하의 전류가 인가될 경우 부도체로 동작하고, ESD 상황에서 일정 전압을 초과하는 전류가 흐를 경우 도체가 된다. 즉 도체일 경우 p-n 접합보다 작은 저항이 됨으로써, 터널 배리어(160)로 전류가 흐르게 된다. 터널 배리어(160)에서 터널링이 일어나는 전압은 터널 배리어(160)의 두께와 반비례의 관계에 있다.
다음으로, 제1 도전층(170)이 리세스(135)가 형성되어 노출된 상기 제1 도전형 반도체층(110)과 접촉하고 상기 절연층(150) 및 터널 배리어(160)를 덮도록 형성될 수 있다. 상기 제1 도전층(170)은 터널 배리어(160) 상에 접하고 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au), 주석(Sn), 칼슘(Ca) 중 적어도 하나를 포함할 수 있다.
또한, 상기 제1 도전층(170)은 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 도전층(170)의 하부 영역을 이루는 제1층은 상기 제1 도전형 반도체층(110)과 전기적으로 도통되기 위해 오믹 접촉을 형성하는 재질로 형성되고, 상기 제1 도전층(170)의 상부 영역을 이루는 제3층은 외부 전극과 용이하게 접착될 수 있도록 접착력이 좋은 재질로 형성되고, 상기 제1층과 제3층 사이의 제2층은 층간 확산을 방지하는 Ni와 같은 확산 방지(diffusion barrier) 금속 재질 및 높은 전기 전도성을 갖는 Cu와 같은 금속 재질 중 적어도 하나를 포함하도록 형성될 수 있다.
다음으로, 도 7에 도시된 것처럼, 상기 제1 도전층(170) 상에 전도성 지지기판(180)을 형성할 수 있다. 상기 전도성 지지기판(180)은 상기 발광 구조층(125)을 지지하며 상기 발광 구조층(125)에 전원을 제공할 수 있다. 상기 전도성 지지기판(108)은 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC, Ga2O3, GaN, SiGe등) 중 적어도 하나를 포함할 수 있다.
상기 전도성 지지기판(180)의 두께는 상기 발광 소자(100)의 설계에 따라 달라질 수 있으나, 예를 들어, 50μm 내지 300μm의 두께를 가질 수 있다.
도 7 및 도 8을 참조하면, 도 7의 발광 소자를 180도 뒤집은 후에, 상기 성장기판(105)을 제거할 수 있다.
상기 성장 기판(105)은 레이저 리프트 오프(LLO, Laser Lift Off) 공정, 화학적 리프트 오프(CLO, Chemical Lift Off) 또는 물리적 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있으나, 이에 대해 한정하지는 않는다.
또한, 제조 공정의 신뢰성을 위해 상기 제1 도전층(170)이 형성된 후에 상기 성장 기판(105)을 제거하는 것이 바람직하지만, 제조 공정의 순서에 대해 한정하지는 않는다.
또한, 상기 성장 기판(105)을 제거한 후, 노출된 상기 발광구조층(110)의 표면에는 잔존물을 제거하고, 광 추출 향상을 위한 러프니스 또는 패턴을 형성하기 위해 식각 공정이 실시될 수도 있다.
다음으로, 도 9에 도시된 것처럼, 상기 제2 도전층(140)의 일부가 노출되도록 상기 발광 구조층(125)을 에칭한다. 에칭에 의하여 노출된 상기 제2 도전층(140) 위에는 전극(141)이 형성된다. 상기 전극(141)은 전극 패드이거나 전극 패드를 구비한 전극 패턴으로 형성될 수 있으며, 상기 전극 패턴은 가지 형상으로 분기될 수 있다.
상기 전극(141)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru 또는 Au 중 적어도 하나의 물질 또는 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제2 전극(141)은 상기 제2 도전층(140) 상에 형성되어 상기 제2 도전형 반도체층(130)에 전원을 제공한다.
실시예는 발광 구조층(125)과 병렬로 연결되는 터널 배리어를 이용하여 ESD (electrostatic discharge)로부터 발광 구조층(125)을 보호할 수 있는 반도체 발광 소자 및 그 제조방법을 제공할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자의 측 단면도이다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 발광 소자(100B)는 성장 기판(105), 상기 성장 기판(105) 아래에 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 제2 도전형 반도체층(130)을 포함하는 발광구조층(125)과, 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)을 관통하여 상기 제1 도전형 반도체층(110)과 전기적으로 연결되는 제1 도전층(170)과, 상기 제2 도전형 반도체층(130) 아래에 상기 제2 도전형 반도체층(130)과 전기적으로 연결되는 제2 도전층(140)과, 상기 제1 도전층(170)을 상기 제2 도전층(140), 상기 제2 도전형 반도체층(130) 및 활성층(120)으로부터 전기적으로 분리하며 단차(152)(도 11 참조)를 갖도록 형성되는 절연층(150)과, 상기 제1 도전층(170) 과 상기 제2 도전층(140) 사이에 형성되는 터널 배리어(160)와, 상기 제1 도전층(170) 아래에 형성되는 제1 전극(172) 및 상기 제2 도전층(140) 아래에 형성되는 제2 전극(142)을 포함할 수 있다. 도시된 바와 같이, 상기 제2 전극(142)과 상기 제1 도전층(170)은 상기 절연층(150)에 의해 절연된다.
상기 제1 전극(172) 및 제2 전극(142)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Au 중 적어도 하나의 물질 또는 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1 전극(172) 및 제2 전극(142)은 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)에 전원을 공급한다.
도 11은 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 도면이다.
도 4와 같이, 제2 도전형 반도체층(130) 위에 제2 도전층(140)을 형성하는 과정까지는 동일하다. 이후 절연층(150)이 상기 리세스(135)를 형성하는 발광 구조층(125)의 측면과, 상기 제2 도전층(140) 상의 일부 영역에 형성될 수 있다. 상기 제2 도전층(140) 위의 일부 영역에 형성되는 상기 절연층(150)은 상기 제2 도전층(140)의 일부가 노출되도록 형성될 수 있고, 단차(152)를 갖도록 증착될 수 있다.
상기 증착 공정은, 예를 들어 상기 리세스(135)에 마스크(미도시)를 형성한 후 진행될 수 있는데, 상기 마스크(미도시)의 형상에 따라 상기 절연층(150)의 형상도 달라질 수 있다.
다음으로, 상기 절연층(150)이 형성되지 않은 상기 제2 도전층(140) 상의 일부에, 상기 절연층(150)과 동종 혹은 이종의 물질을 사용하여 상기 절연층(150)에 비해 얇은 두께로 터널 배리어(160)를 형성한다.
다음으로, 제1 도전층(170)이 리세스(135)가 형성되어 노출된 상기 제1 도전형 반도체층(110)과 접촉하고 상기 절연층(150) 및 터널 배리어(160)를 덮도록 형성될 수 있다. 상기 제1 도전층(170)은 상기 리세스(135)를 메우고 상기 제2 도전층(140)으로부터 상기 단차(152)가 형성된 절연층(150)과 동일한 높이를 갖도록 형성될 수 있다.
다음으로, 제1 전극(172) 및 제2 전극(142)이 제1 도전층(170) 및 제2 도전층(140) 상에 각각 형성될 수 있다. 상기 제1 전극(172) 및 제2 전극(142)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru 또는 Au 중 적어도 하나의 물질 또는 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 제2 전극(142)의 상면은 상기 제1 도전층(170)의 상면과 동일 수평면 상에 배치될 수 있고, 상기 제1 전극(172)은 형성되지 않을 수도 있다. 상기와 같이 발광 소자는 플립칩 구조로 형성되어 광추출 효율의 향상 및 소형화에 유리하고 열저항을 감소시키는데 효과적이다.
도 12는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 12를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 몸체(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 13은 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면이다. 다만, 도 13의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 13을 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.
상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1110)은 기판(300)과, 상기 기판(300)에 탑재된 복수개의 실시예들에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 복수개의 발광 소자 패키지(200)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다.
도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.
상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 14는 실시예들에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 사시도이다. 다만, 도 14의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 14를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자 패키지(200)를 포함할 수 있다.
상기 기판(300)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 실시예들에 따른 조명 시스템은 실시예들에 따른 발광 소자 패키지를 포함함으로써 신뢰성이 향상될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광 구조층;
    상기 제2 도전형 반도체층 아래에 배치되고, 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 도전층;
    상기 제2 도전형 반도체층 아래에 배치되고, 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 절연층;
    상기 제2 도전형 반도체층 아래에 배치되고, 상기 제1 도전층과 상기 제2 도전층 사이에 배치된 터널 배리어; 를 포함하고,
    상기 절연층은 상기 제2 도전형 반도체층의 일부 영역과 상기 활성층의 일부 영역을 관통하는 복수의 리세스 내에 배치되고,
    상기 제1 도전층은 상기 제2 도전형 반도체층 아래에 배치된 제1 부분과, 상기 복수의 리세스 내에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결된 제2 부분을 포함하고,
    상기 터널 배리어는 상기 제1 도전층의 제1 부분과 상기 제2 도전층 사이에 배치되고,
    상기 터널 배리어는 상기 제2 도전형 반도체층 아래에서 상기 절연층 사이에 배치되고, 상기 복수의 리세스 사이에 배치된 발광 소자.
  2. 제 1항에 있어서,
    상기 터널 배리어는 상기 절연층보다 얇게 제공된 발광 소자.
  3. 제 1항에 있어서,
    상기 터널 배리어는 1nm~20nm의 두께로 제공된 발광 소자.
  4. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제2 도전층 위에 배치된 전극을 더 포함하고,
    상기 전극과 상기 터널 배리어는 상기 발광 구조층의 적층 방향에 평행한 방향에서 서로 중첩되지 않게 배치된 발광 소자.
  5. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제2 도전층에 전기적으로 연결된 전극을 더 포함하고,
    상기 전극은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru 또는 Au 중 적어도 하나의 물질을 포함하는 발광 소자.
  6. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 터널 배리어는 Al203, Si02, SiNx, Ti02, 또는 MgF2 중 적어도 하나를 포함하는 발광 소자.
  7. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 절연층은 상기 제1 도전층의 제2 부분과 상기 제2 도전형 반도체층 사이, 상기 제1 도전층의 제2 부분과 상기 활성층 사이, 상기 제1 도전층의 제1 부분과 상기 제2 도전층 사이에 배치된 발광 소자.
  8. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제1 도전층 아래에 배치된 전도성 지지기판을 포함하는 발광 소자.
  9. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 터널 배리어는 상기 제2 도전층 전체 면적의 80% 내지 90%의 면적으로 제공된 발광 소자.
  10. 삭제
KR1020100063636A 2010-07-01 2010-07-01 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 KR101714039B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100063636A KR101714039B1 (ko) 2010-07-01 2010-07-01 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US13/174,068 US8319251B2 (en) 2010-07-01 2011-06-30 Light emitting device and light unit
EP11172313.6A EP2402995B1 (en) 2010-07-01 2011-07-01 Light emitting device and light unit
US13/662,047 US8742445B2 (en) 2010-07-01 2012-10-26 Light emitting device and light unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063636A KR101714039B1 (ko) 2010-07-01 2010-07-01 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Publications (2)

Publication Number Publication Date
KR20120002894A KR20120002894A (ko) 2012-01-09
KR101714039B1 true KR101714039B1 (ko) 2017-03-08

Family

ID=44558452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063636A KR101714039B1 (ko) 2010-07-01 2010-07-01 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Country Status (3)

Country Link
US (2) US8319251B2 (ko)
EP (1) EP2402995B1 (ko)
KR (1) KR101714039B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324863A (zh) * 2011-12-13 2013-06-16 Genesis Photonics Inc 發光二極體元件以及覆晶式發光二極體封裝元件
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
TW201336116A (zh) * 2012-02-24 2013-09-01 Genesis Photonics Inc 發光二極體元件及覆晶式發光二極體封裝元件
KR101865942B1 (ko) * 2012-04-16 2018-06-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101414651B1 (ko) * 2012-05-14 2014-08-06 엘지전자 주식회사 질화물 반도체 발광 소자
KR101956056B1 (ko) * 2012-06-04 2019-03-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
DE102012111245A1 (de) 2012-11-21 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR20140098564A (ko) * 2013-01-31 2014-08-08 삼성전자주식회사 반도체 발광소자
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
TWI552386B (zh) 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR102577859B1 (ko) * 2016-09-08 2023-09-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102582184B1 (ko) * 2016-09-01 2023-09-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN110767786A (zh) * 2018-07-25 2020-02-07 隆达电子股份有限公司 发光二极管装置
KR102023089B1 (ko) * 2018-12-10 2019-11-04 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
CN109950370A (zh) * 2019-04-23 2019-06-28 广东省半导体产业技术研究院 超薄紫外发光器件及其制备方法
CN110047977B (zh) * 2019-04-23 2020-05-22 广东省半导体产业技术研究院 紫外led器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009135457A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR101438811B1 (ko) * 2008-01-03 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101428085B1 (ko) * 2008-07-24 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN102217102B (zh) * 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009135457A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip

Also Published As

Publication number Publication date
EP2402995A3 (en) 2014-04-23
US20120001221A1 (en) 2012-01-05
EP2402995B1 (en) 2016-04-13
US8742445B2 (en) 2014-06-03
KR20120002894A (ko) 2012-01-09
US8319251B2 (en) 2012-11-27
US20130049056A1 (en) 2013-02-28
EP2402995A2 (en) 2012-01-04

Similar Documents

Publication Publication Date Title
KR101714039B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101114191B1 (ko) 발광소자
US8723213B2 (en) Light emitting device and light emitting device package
US9537056B2 (en) Light emitting device
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8455880B2 (en) Light emitting device and light emitting device package
US8143639B2 (en) Light emitting device and light emitting device package having the same
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130118551A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101683901B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120057670A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101683906B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101765912B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101724708B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 4