KR101786073B1 - 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 - Google Patents

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 Download PDF

Info

Publication number
KR101786073B1
KR101786073B1 KR1020100107294A KR20100107294A KR101786073B1 KR 101786073 B1 KR101786073 B1 KR 101786073B1 KR 1020100107294 A KR1020100107294 A KR 1020100107294A KR 20100107294 A KR20100107294 A KR 20100107294A KR 101786073 B1 KR101786073 B1 KR 101786073B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive
conductive layer
emitting structure
Prior art date
Application number
KR1020100107294A
Other languages
English (en)
Other versions
KR20120045636A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100107294A priority Critical patent/KR101786073B1/ko
Priority to EP11186389.0A priority patent/EP2445019B1/en
Priority to US13/280,573 priority patent/US8598615B2/en
Priority to CN201110351842.8A priority patent/CN102456795B/zh
Priority to CN201610064675.1A priority patent/CN105679908B/zh
Publication of KR20120045636A publication Critical patent/KR20120045636A/ko
Priority to US14/070,740 priority patent/US8835972B2/en
Application granted granted Critical
Publication of KR101786073B1 publication Critical patent/KR101786073B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 연결된 제1 전극; 상기 제2 도전형 반도체층 아래에 복수의 전도층; 상기 복수의 전도층 아래에 절연성 지지부재; 및 상기 복수의 전도층과 발광 구조층의 사이에 보호부재를 포함하며, 상기 보호부재의 상면의 일부는 상기 발광 구조층의 외측에 노출된다.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}
본 발명은 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 관한 것이다.
Ⅲ―Ⅴ족 도전형 반도체(group Ⅲ―Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ―Ⅴ족 도전형 반도체는 통상 InxAlyGa1 -x- yN (0≤≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 도전형 반도체 재료를 이용한 발광 다이오드 혹은 레이저 다이오드의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
실시예는 신뢰성이 향상된 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 연결된 제1 전극; 상기 제2 도전형 반도체층 아래에 복수의 전도층; 상기 복수의 전도층 아래에 절연성 지지부재; 및 상기 복수의 전도층과 발광 구조층의 사이에 보호부재를 포함하며, 상기 보호부재의 상면의 일부는 상기 발광 구조층의 외측에 노출된다.
실시예에 따른 발광 소자 제조 방법은 실리콘 성장기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조층을 형성하는 단계; 상기 발광 구조층 상에 복수의 전도층을 형성하는 단계; 상기 복수의 전도층 상에 절연성 지지부재를 형성하는 단계; 상기 성장기판을 분리하여 제1 도전형 반도체층을 노출하는 단계; 상기 발광 구조층의 칩 경계 영역에 에칭을 실시하는 단계; 상기 복수의 전도층과 발광 구조층의 사이에 보호부재를 형성하는 단계; 및 상기 보호부재의 상면 일부는 상기 발광 구조층의 외측에 노출되도록 형성하는 단계를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
실시예는 신뢰성이 향상된 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.
도 1은 실시예에 따른 발광 소자의 측단면도
도 2 내지 도 10은 실시예에 따른 발광 소자의 제조 방법을 나타내는 도면
도 11은 다른 실시예에 따른 발광 소자의 측단면도
도 12는 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
도 13은 실시예들에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면
도 14는 실시예들에 따른 발광 소자 패키지를 포함하는 조명 유닛의 사시도.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조층들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.
도 1은 본 발명의 실시예에 따른 발광 소자(100)의 측단면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자(100)는 지지부재(190), 상기 지지부재(190) 위에 형성되는 제2 도전형 반도체층(130), 상기 제2 도전형 반도체층(130) 위에 형성되는 활성층(120), 상기 활성층(120) 위에 형성되는 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110) 상에 형성되는 제1 전극(115)을 포함할 수 있다.
또한, 상기 지지부재(190) 및 제2 도전형 반도체층(130) 사이에는 보호부재(140), 제1 전도층(150), 제2 전도층(160), 제3 전도층(170) 및 제4 전도층(180)이 형성될 수 있다.
발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1,2 도전형 반도체층(110,130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(Recombination)됨으로써 빛을 생성할 수 있다.
상기 지지부재(190)는 절연성 지지부재 또는 전도성 지지부재를 포함하며 발광 구조층(135)을 지지할 수 있다. 상기 지지부재(190)는 절연성을 갖는 물질, 예를 들어, SiO2, SiC, SiOx, SiOxNy, TiO2 또는 Al2O3 중 적어도 하나의 재질로 형성될 수 있고 비저항이 1*10-4Ω/cm 이상의 값을 갖는 물질로 형성될 수 있다.
또는 상기 지지부재(190)는 전도성을 갖는 물질, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, GaN, ZnO, SiC, SiGe 등) 중 적어도 하나를 포함할 수 있다.
상기 지지부재(190)의 두께는 상기 발광 소자(100)의 설계에 따라 달라질 수 있으나, 예를 들어, 50μm 내지 1000μm의 두께를 가질 수 있다.
상기 지지부재(190) 상에는 제4 전도층(180)이 형성될 수 있다. 상기 제4 전도층(180)은 본딩층으로서, 지지부재(190)와 제3 전도층(170) 사이에 배치되어 접착력을 강화시켜 줄 수 있다.
상기 제4 전도층(180)은 배리어 금속층 또는 본딩 금속층 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, Nb, In, Bi, Cu, Al, Si, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 제4 전도층(180) 상에는 제3 전도층(170)이 형성될 수 있다. 상기 제3 전도층(170)의 일부는 상기 제2 도전형 반도체층(130)과 접하도록 형성될 수 있으며, 상기 제2 도전형 반도체층(130)의 전극 또는 본딩 패드로서 기능하여 상기 제2 도전형 반도체층(130)에 전원을 공급할 수 있다.
상기 제3 전도층(170)의 일부는 상기 제1 전극(115)과 수직 방향으로 오버랩되게 배치될 수 있으며, 상기 제1 및 제2 전도층(150, 160)을 통해 상기 발광 구조층(135)의 최하층, 예컨대 제2 도전형 반도체층(130)의 하면에 물리적 또는/및 전기적으로 접촉될 수 있다.
상기 제3 전도층(170)은 Ni, Pt, Ti, W, V, Fe 또는 Mo 중 적어도 하나를 포함할 수 있으며 단층 또는 복수의 층으로 형성될 수 있다.
상기 제3 전도층(170)은 발광 구조층(135)에서 생성되는 열을 외부로 방출하여 소자의 신뢰성이 저하되는 것을 방지할 수 있고, 0.1 내지 200μm의 두께로 형성될 수 있다. 상기 제3 전도층(170)은 발광 구조층(135)의 아래에서 열을 방출하는 방열 플레이트와 전원을 공급하는 전극으로 기능하게 된다. 상기 제3 전도층(170)은 상기 발광 구조층(135)과 제1전도층(150)의 접촉 저항보다 큰 저항을 갖고 접촉될 수 있다.
상기 제3 전도층(170) 상에는 제2 전도층(160)이 형성될 수 있다. 상기 제2 전도층(160)은 반사층을 포함하며, 반사율이 50% 이상인 금속성 물질을 포함할 수 있고, 금속 물질의 특징에 따라 반사율은 다양한 값을 가질 수 있다. 이는 상기 발광 구조층(135)으로부터 입사되는 빛을 반사시켜 주어, 상기 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.
상기 제2 전도층(160)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다.
상기 제2 전도층(160) 상에는 제1 전도층(150)이 형성될 수 있다. 상기 제1 전도층(150)은 상기 제2 도전형 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급되도록 한다.
상기 제1 전도층(150)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, In, Zn 또는 Sn 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.
상기 제3 전도층(170) 상면의 둘레 영역에는 보호부재(140)가 형성될 수 있다. 상기 보호부재(140)의 내측부는 상기 제3 전도층(170)과 상기 발광 구조층(135) 사이에 배치되며 외측부는 상기 발광 구조층(135)보다 더 외측으로 연장된다.
상기 보호부재(140)는 상기 발광 구조층(135)과 접하고 상기 발광 소자(100) 내에서 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다.
발광 소자를 아이솔레이션 에칭할 경우 Cl2, BCl2 등의 물질을 이용하여 식각할 수 있는데, 상기 식각 과정에 의해 금속 성분으로 형성되는 상기 제3 전도층(170)의 일부가 녹아서 상기 활성층(120)에 닿게 되면 전기적으로 쇼트될 수 있다. 따라서 상기 발광 구조층(135)의 하부 둘레 영역에 보호부재(140)를 형성하여 소자의 신뢰성을 개선할 수 있다. 상기 보호부재(140)는 상기 발광 구조층(135)이 식각되어 하부의 제3 전도층(170)이 노출된 영역의 적어도 일부에 형성될 수 있다.
상기 보호부재(140)는 전기 절연성을 갖는 재질, 상기 제2 전도층(160) 또는 상기 제3 전도층(170)보다 전기 전도성이 낮은 재질로 형성될 수 있으며, 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx 또는 TiO2 중 적어도 하나를 포함할 수 있다.
상기 제1 전도층(150) 및 상기 보호부재(140) 상에는 발광 구조층(135)이 형성될 수 있다.
상기 발광 구조층(135)은 복수의 Ⅲ―Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 상기 제2 도전형 반도체층(130)을 포함할 수 있다.
상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ―Ⅴ족 원소의 화합물 반도체로 화학식은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이고, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(110) 아래에 활성층(120)이 형성될 수 있다. 상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(120)은 Ⅲ―Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제2 도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2 도전형 도펀트가 도핑된 Ⅲ―Ⅴ족 원소의 화합물 반도체로 화학식은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이고, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(130)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다.
한편, 상기 발광 구조층(135)은 상기 제2 도전형 반도체층(130) 아래에 제1 도전형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(110)이 P형 반도체층이고, 상기 제2 도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조층(135)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 발광 구조층(135)의 측면은 복수개의 칩을 개별 칩 단위로 구분하는 아이솔레이션(isolation) 에칭에 의해 경사를 가질 수 있다.
또한, 상기 발광 구조층(135)의 상면에는 상기 광추출패턴(111)이 형성될 수 있다. 상기 광추출패턴(111)은 표면에서 전반사되는 빛의 양을 최소화하여 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
상기 광추출패턴(111)은 랜덤한 형상 및 배열을 갖거나, 특정한 형상 및 배열을 갖도록 형성될 수 있다.
예를 들어, 상기 광추출패턴(111)은 50nm 내지 3000nm의 주기를 갖는 광 결정(Photonic Crystal) 구조로 배열되어 형성될 수 있다. 상기 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 상기 광추출패턴(111)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조층(135)의 상면에는 상기 제1 전극(115)이 형성될 수 있다. 상기 제1 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 전극(115)은 적어도 하나의 패드, 상기 패드에 연결된 적어도 한 가지 형상의 전극 패턴이 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 전극(115)은 금속으로 형성될 수 있으며 예를 들어, Cr, Ni, Au, V, W, Ti 또는 Al 중 적어도 하나를 포함할 수 있고 상기 제1 도전형 반도체층(110)에 전원을 공급할 수 있다.
실시예에 따르면 성장기판으로 실리콘을 사용하는 경우, 성장기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층을 적층하고 지지부재가 접합된 후, 상기 실리콘 성장기판을 습식 식각 등에 의하여 분리할 때, 상기 발광 구조층에 크랙(crack)이 발생하여 발광 구조층의 배열이 어긋날 수 있으나, 상기 지지부재를 절연성 물질로 형성하게 되면 크랙을 방지할 수 있으므로 신뢰성이 향상된 발광 소자가 제공될 수 있다.
그리고 개별 발광 소자 단위로 분리시키는 칩 분리 공정은 레이저 스크라이빙 공정 등에 의해 이루어질 수 있는데, 이 경우 지지부재가 금속 등의 전도성 물질로 형성되면 레이저의 열에 의해 지지부재가 녹으면서 버(Burr)가 발생하여 소자의 신뢰성에 좋지 않은 영향을 줄 수 있으나 본 실시예와 같이 지지부재가 절연성 물질로 형성되면 이러한 문제를 예방할 수 있다.
이하, 실시예에 따른 발광 소자(100)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.
도 2 내지 도 10은 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다.
도 2를 참조하면, 성장기판(105) 상에 발광 구조층(135)이 형성될 수 있다.
상기 성장기판(105)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 본 실시예에서는 실리콘(Si) 기판을 예로 들어 설명한다. 성장기판으로 실리콘이 사용되는 경우, 성장기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층을 적층하고 지지부재가 접합된 후, 상기 실리콘 성장기판을 레이저 리프트 공정없이 습식 식각 등에 의하여 분리하므로, 큰 충격없이 성장기판을 제거할 수 있어 상기 발광 구조층에 크랙(crack)이 발생하는 것을 방지할 수 있으므로 신뢰성이 향상된 발광 소자가 제공될 수 있고, 가격이 저렴하여 생산성 면에서 유리하다.
상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 제1 도전형 반도체층(110) 및 상기 성장기판(105) 사이에는 둘 사이의 격자 상수 차이를 완화하기 위해 버퍼층(미도시)이 형성될 수도 있다.
도 3을 참조하면 상기 발광 구조층(135) 상에 발광 소자의 칩 경계 영역에 상기 보호부재(140)를 형성할 수 있다.
상기 보호부재(140)는 패터닝된 마스크를 이용하여 개별 칩 영역의 둘레에 형성될 수 있으며, 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. 상기 보호부재(140)는 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 이용하여 형성할 수 있다.
도 4를 참조하면, 상기 제2 도전형 반도체층(130) 상에 상기 제1 전도층(150)을 형성하고, 상기 제1 전도층(150) 상에 상기 제2 전도층(160)을 형성할 수 있다. 상기 제1 전도층(150) 및 제2 전도층(160)은 상기 제2 도전형 반도체층(130) 상의 일부 영역에 형성될 수 있으며, 이후에 제1 전극(115)이 형성될 위치와 수직으로 적어도 일부가 중첩하는 영역은 제외하고 형성될 수 있다.
상기 제1 전도층(150) 및 상기 제2 전도층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.
도 5를 참조하면, 상기 제2 도전형 반도체층(130), 보호부재(140) 및 제2 전도층(160) 상에 제3 전도층(170)을 형성할 수 있다. 상기 제3 전도층(170)은 상기 보호부재(140) 및 제1 전도층(150), 제2 전도층(160)을 덮는 형상으로 형성될 수 있고, 상기 보호부재(140) 및 제1 전도층(150), 제2 전도층(160)이 형성되지 않은 영역에서 상기 제2 도전형 반도체층(130)과 접하도록 형성될 수 있다.
도 6을 참조하면 상기 제3 전도층(170) 상에 제4 전도층(180)을 형성하고, 상기 제4 전도층(180) 상에 지지부재(190)를 형성할 수 있다.
상기 제4 전도층(180)은 상기 제3 전도층(170) 및 상기 지지부재(190) 사이에 형성되어, 상기 층들 사이의 접착력을 강화시켜 줄 수 있다.
상기 지지부재(190)는 별도의 시트(sheet)로 준비되어 상기 제4 전도층(180) 상에 부착되는 본딩 방식에 의해 형성되거나, 증착 방식 등에 의해 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
도 7을 참조하면, 도 6의 발광 소자에서 상기 성장기판(105)을 제거할 수 있다.
상기 성장기판(105)은 에칭의 방법에 의해 제거될 수 있다.
상기 성장기판(105)을 제거함에 따라, 상기 제1 도전형 반도체층(110)의 표면이 노출된다.
도 8을 참조하면, 상기 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 드라이 에칭 또는 KOH, H2SO4, H3PO4와 같은 에천트를 사용한 웨트 에칭을 사용하여 실시될 수 있으나, 이에 대해 한정하지는 않는다.
상기 발광 구조층(135)의 측면은 본 실시예에서 수직으로 형성되었으나 상기 아이솔레이션 에칭에 의해 경사진 측면을 가질 수 있다. 또한, 상기 아이솔레이션 에칭에 의해 상기 제3 전도층(170)의 상면이 일부 노출될 수 있다.
그리고 상기 제1 도전형 반도체층(110)의 상면에 광추출패턴(111)을 형성한다. 상기 광추출패턴(111)은 랜덤한 형상 및 배열을 갖거나, 특정한 형상 및 배열을 갖도록 형성될 수 있다.
랜덤한 형상을 갖는 광추출패턴(111)은, 상기 발광 구조층(135)의 상면에 웨트 에칭을 실시하거나, 표면을 연마하는 등의 물리적 방법을 통해 형성될 수 있다.
특정한 형상 및 배열을 갖는 광추출패턴(111)은, 상기 제1 도전형 반도체층(110)의 상면에 원하는 상기 광추출패턴(111)의 형상에 대응하는 패턴을 포함하는 패턴 마스크를 형성하고, 상기 패턴 마스크를 따라 에칭 공정을 실시함으로써 형성될 수 있다.
다음으로 상기 제1 도전형 반도체층(110) 상의 일부에 제1 전극(115)을 형성할 수 있다. 상기 제1 전극(115)은 금속으로 형성될 수 있으며 예를 들어, Cr, Ni, Au, Ti 또는 Al 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(115)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering) 등의 방법에 의하여 형성될 수 있다.
도 9를 참조하면 상기 발광 구조층(135)의 측면과 상기 제1 도전형 반도체층(110) 위에 보호막(195)이 형성될 수 있다. 본 실시예에서 상기 보호막(195)은 제1 도전형 반도체층의 일부 영역에 형성되었으나 상기 제1 전극(115)이 형성된 영역을 제외한 영역에 형성될 수도 있다. 상기 보호막(195)은 전기 절연성 및 투광성을 갖는 재질, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 등으로 형성될 수 있다.
상기 보호막(195)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD (Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 이용하여 형성할 수 있다.
한편, 상기 광추출패턴(111)과 상기 보호막(195)은 적어도 일부 영역이 수직 방향으로 중첩될 수 있고 상기 제1 도전형 반도체층(130)의 상부에서 상기 제1 전극(115)이 형성된 영역을 제외한 영역에 형성될 수 있다. 이에 따라, 상기 보호막(195)과 상기 제1 도전형 반도체층(110) 사이가 쉽게 박리되는 것이 방지되어 상기 발광 소자(100)의 신뢰성이 향상될 수 있다.
도 10을 참조하면, 도 9의 발광 소자를 개별 발광 소자 단위로 분리시키는 칩 분리 공정을 실시함으로써 실시예에 따른 발광 소자(100)를 제공할 수 있다.
상기 칩 분리 공정은 예를 들어, 블레이드(blade) 등을 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 에칭 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
도 11은 다른 실시예에 따른 발광 소자(100B)의 단면도이다. 다른 실시예에 따른 발광 소자(100B)는 지지부재(190), 상기 지지부재(190) 상에 형성되는 제2 도전형 반도체층(130), 활성층(120), 제1 도전형 반도체층(110)과 상기 지지부재(190) 및 제2 도전형 반도체층(130) 사이에 보호부재(140), 제1 전도층(150), 제2 전도층(160), 제3 전도층(170) 및 제4 전도층(180)을 포함할 수 있다.
여기서, 상기 제3 전도층(170)의 에지측 상면은 상기 보호부재(140)의 외측부에 배치되어 노출될 수 있으며, 상면의 일부에는 전극이 형성되거나 와이어가 본딩될 수 있다. 상기 제3 전도층(170)의 에지측 상면은 상기 발광 구조층(135)의 측면으로부터 이격되어 배치된다.
상기 아이솔레이션 에칭에 의해 노출된 제3 전도층(170)의 일부 영역에 제2 전극(131)이 형성되는 점에서 도 1의 발광 소자(100)와 상이하다.
상기 제2 전극(131)은 금속으로 형성될 수 있으며 예를 들어, Cr, Ni, Au, V, W, Ti 또는 Al 중 적어도 하나를 포함할 수 있고 상기 제2 도전형 반도체층(130)에 전원을 공급할 수 있다.
상기 제2 전극(131)은 제3 전도층(170)에 의해 상기 제2 도전형 반도체층(130)과 전기적으로 연결될 수 있고, 상기 제2 도전형 반도체층(130)에 전원을 공급할 수 있다. 상기 제2 전극(131)에 의해 와이어 본딩이 용이해질 수 있다.
상기 제2 전극(131)은 발광 구조층(135), 상기 제1 및 제2 전도층(150, 160)으로부터 이격되어 배치되며, 제2 전극(131)으로 공급된 전원은 제3 전도층(170)을 통해 제2 전도층(160) 및 제1 전도층(150)으로 공급될 수 있다.
상기 제2 전극(131)은 발광 구조층(135)의 측면들 중 적어도 한 측면에 배치되거나, 적어도 2 측면에 전극패턴으로 연장되어 배치될 수 있다.
도 12는 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 12를 참조하면, 실시예들에 따른 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 몸체(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)와, 제1 와이어(50), 제2 와이어(52)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 제1 와이어(50)는 제1 전극층(31)과 도1의 제1 전극(115)을 연결시켜 주고, 제2 와이어(52)는 제2 전극층(32)과 도 1의 제3 전도층(170)의 에지측 상면을 연결시켜 주거나, 도 11의 제2 전극(131)과 연결시켜 줄 수 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예들에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 13은 실시예들에 따른 발광 소자 패키지를 사용한 백라이트 유닛을 도시하는 도면이다. 다만, 도 13의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 13을 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.
상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1110)은 기판과, 상기 기판에 탑재된 복수개의 실시예들에 따른 발광 소자 패키지를 포함할 수 있다. 상기 복수개의 발광 소자 패키지는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다.
도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.
상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film)일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 14는 실시예들에 따른 발광 소자 패키지를 사용한 조명 유닛의 사시도이다. 다만, 도 14의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 14를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자 패키지(200)를 포함할 수 있다.
상기 기판(300)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 14에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 실시예들에 따른 조명 시스템은 실시예들에 따른 발광 소자 패키지를 포함함으로써 신뢰성이 향상될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (9)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광 구조층;
    상기 제1 도전형 반도체층 상에 연결된 제1 전극;
    상기 제2 도전형 반도체층 아래에 복수의 전도층;
    상기 복수의 전도층 아래에 절연성 지지부재;
    상기 복수의 전도층과 상기 발광 구조층의 사이에 보호부재; 및
    상기 발광 구조층의 측면과 상기 제1 도전형 반도체층 위에 보호막을 포함하며,
    상기 보호부재의 상면 일부는 상기 발광 구조층의 측면보다 외측으로 연장되며,
    상기 복수의 전도층은,
    상기 제2 도전형 반도체층 아래에 접촉된 투광성의 제1 전도층;
    상기 제1 전도층 아래에 반사성의 제2 전도층;
    상기 제2 전도층 아래에 제3 전도층; 및
    상기 제3전도층과 상기 절연성 지지부재 사이에 금속으로 형성된 제4전도층을 포함하며,
    상기 제3전도층은 상기 제1전극과 오버랩되는 영역으로 돌출되며,
    상기 보호 부재는 상기 제1전도층과 상기 제2전도층의 외측 둘레에 배치되며,
    상기 보호 부재의 내측부는 상기 제3전도층과 상기 발광 구조층 사이에 배치되며, 외측부는 상기 발광 구조층의 측면보다 외측으로 연장되며,
    상기 보호 부재는 투광성의 전기 전도성 재질로 형성되며,
    상기 제3전도층은 상기 발광 구조층의 너비보다 넓은 너비를 갖고,
    상기 제3전도층은 상기 발광 구조층의 측면들보다 외측으로 연장되며,
    상기 제3전도층은 상기 제4전도층의 두께보다 두꺼운 두께를 가지며,
    상기 보호 부재 아래에 배치된 상기 제3전도층은 상기 보호 부재의 두께보다 두꺼운 두께를 가지며,
    상기 제3전도층의 상면 일부는 상기 보호 부재의 외측으로 돌출되며,
    상기 제3전도층의 상면 일부에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하며,
    상기 제3전도층의 최 외측영역은 상기 보호 부재의 최 외측을 둘러싸도록 배치되고,
    상기 제3전도층의 최 외측영역의 상면은 상기 보호 부재의 외측으로 돌출된 상기 제3전도층의 상면 일부를 포함하며,
    상기 제1도전형 반도체층의 상면에 광 추출 패턴이 형성되며,
    상기 광 추출 패턴과 상기 보호막은 적어도 일부 영역이 수직 방향으로 중첩되며,
    상기 보호막은 상기 발광 구조층의 측면보다 외측으로 연장된 상기 보호 부재의 외측부에 접촉되며,
    상기 제2전극과 상기 발광 구조층의 측면 사이에 상기 보호막이 배치되며,
    상기 보호 부재의 외측부는 상기 제2전극과 상기 발광 구조층의 측면 사이에 배치된 상기 보호막 보다 외측으로 연장되는 발광 소자.
  2. 제1항에 있어서,
    상기 복수의 전도층은 Ni, Pt, Ti, W, V, Fe 또는 Mo 중 적어도 하나를 포함하며,
    상기 지지부재는 SiO2, SiC, SiOx, SiOxNy, TiO2 또는 Al2O3 중 적어도 하나를 포함하며,
    상기 보호 부재는 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, 또는 ZnO 중 적어도 하나를 포함하는 발광 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항 또는 제2항에 있어서,
    상기 절연성 지지부재의 두께는 50μm 내지 1000μm의 범위로 형성되는 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020100107294A 2010-10-25 2010-10-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 KR101786073B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100107294A KR101786073B1 (ko) 2010-10-29 2010-10-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
EP11186389.0A EP2445019B1 (en) 2010-10-25 2011-10-24 Electrode configuration for a light emitting diode
US13/280,573 US8598615B2 (en) 2010-10-25 2011-10-25 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
CN201110351842.8A CN102456795B (zh) 2010-10-25 2011-10-25 发光器件
CN201610064675.1A CN105679908B (zh) 2010-10-25 2011-10-25 发光器件
US14/070,740 US8835972B2 (en) 2010-10-25 2013-11-04 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107294A KR101786073B1 (ko) 2010-10-29 2010-10-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Publications (2)

Publication Number Publication Date
KR20120045636A KR20120045636A (ko) 2012-05-09
KR101786073B1 true KR101786073B1 (ko) 2017-10-16

Family

ID=46265067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107294A KR101786073B1 (ko) 2010-10-25 2010-10-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Country Status (1)

Country Link
KR (1) KR101786073B1 (ko)

Also Published As

Publication number Publication date
KR20120045636A (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
KR101114191B1 (ko) 발광소자
US8450762B2 (en) Light emitting device
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
EP2390934A2 (en) Light emitting device and light emitting device package
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120019750A (ko) 발광 소자
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101683901B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101724708B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101765912B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101683906B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant