KR101648810B1 - 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템 - Google Patents

발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템 Download PDF

Info

Publication number
KR101648810B1
KR101648810B1 KR1020100037947A KR20100037947A KR101648810B1 KR 101648810 B1 KR101648810 B1 KR 101648810B1 KR 1020100037947 A KR1020100037947 A KR 1020100037947A KR 20100037947 A KR20100037947 A KR 20100037947A KR 101648810 B1 KR101648810 B1 KR 101648810B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting structure
emitting device
light
Prior art date
Application number
KR1020100037947A
Other languages
English (en)
Other versions
KR20110118380A (ko
Inventor
박경욱
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100037947A priority Critical patent/KR101648810B1/ko
Publication of KR20110118380A publication Critical patent/KR20110118380A/ko
Application granted granted Critical
Publication of KR101648810B1 publication Critical patent/KR101648810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 상면에 홈이 형성된 보호층; 상기 전도성 지지기판 및 상기 보호층 상에 발광 구조층; 및 상기 발광 구조층 상에 전극을 포함한다.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}
본 발명은 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.
실시예는 발광 구조층의 전위가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.
실시예는 열팽창계수의 차이에 의한 스트레스가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.
실시예는 레이저 리프트 오프 공정에서 발생되는 발광 구조층의 스트레스가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.
실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 상면에 홈이 형성된 보호층; 상기 전도성 지지기판 및 상기 보호층 상에 발광 구조층; 및 상기 발광 구조층 상에 전극을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 단위 칩 영역의 주변부 및 경계 영역에 선택적으로 마스크층을 형성하는 단계; 상기 성장 기판 상에 발광 구조층을 형성하는 단계; 상기 발광 구조층 상에 상기 단위 칩 영역의 주변부 및 경계 영역에 보호층을 형성하는 단계; 상기 발광 구조층 및 상기 보호층 상에 전도성 지지기판을 형성하는 단계; 상기 성장 기판 및 마스크층을 분리하는 단계; 상기 발광 구조층을 단위 칩으로 구분하도록 상기 단위 칩 영역의 주변부 및 경계 영역에 대해 아이솔레이션 에칭을 수행하는 단계; 상기 발광 구조층 상에 전극을 형성하는 단계; 및 상기 전도성 지지기판을 단위 칩으로 분리하는 칩 분리 단계를 포함한다.
실시예에 따른 발광소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 청구항 제 1항 내지 제 8항 중 어느 한 항에 기재된 발광 소자를 포함한다.
실시예에 따른 조명 시스템은 발광 소자를 광원으로 사용하는 조명 시스템에 있어서, 상기 조명 시스템은 청구항 제 1항 내지 제 8항 중 어느 한 항에 기재된 발광 소자를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.
실시예는 발광 구조층의 전위가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.
실시예는 열팽창계수의 차이에 의한 스트레스가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.
실시예는 레이저 리프트 오프 공정에서 발생되는 발광 구조층의 스트레스가 감소된 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.
도 1 내지 도 6은 실시예에 따른 발광 소자 제조방법을 개략적으로 설명하는 도면.
도 7은 실시예에 따른 발광 소자를 설명하는 도면.
도 8 내지 도 17은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면.
도 18 내지 도 24는 실시예에 따른 발광 소자에서 마스크층의 다른 예들을 설명하는 도면.
도 25는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도.
도 26은 실시예에 따른 실시예에 따른 발광 소자 또는 발광소자 패키지를 사용한 백라이트 유닛을 도시하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 6은 실시예에 따른 발광 소자 제조방법을 개략적으로 설명하는 도면이다. 먼저, 도 1 내지 도 6을 참조하여 실시예에 따른 발광 소자 제조방법에 대해 설명하도록 한다.
도 1과 도 2를 참조하면, 기판(10) 상에 포토레지스트 패턴(11)을 형성하고, 상기 포토레지스트 패턴(11)을 마스크로 하여 상기 기판(10)을 선택적으로 식각하여 상기 기판(10) 상에 식각 홈(10a)을 형성한다.
상기 기판(10)은 사파이어 기판과 같이 질화물 반도체층이 성장될 수 있는 성장 기판이 될 수도 있다.
상기 식각 홈(10a)은 스크라이빙 공정에 의해 하나의 발광 소자로 제작되는 단위 칩 영역의 주변부에 형성될 수 있으며, 상기 단위 칩 영역의 경계에는 형성되지 않고, 상기 단위 칩 영역의 경계와 이격된 부분에 형성될 수 있다.
도 3을 참조하면, 상기 식각 홈(10a) 내에 마스크층(12)을 형성한다. 예를 들어, 상기 마스크층(12)은 SiO2 재질로 형성될 수 있으며, 상기 마스크층(12) 상에는 GaN과 같은 질화물 반도체층이 성장되지 않는다. 상기 마스크층(12)은 상기 식각 홈(10a)을 부분적으로 매립하거나 상기 식각 홈(10a)을 완전히 매립할 수도 있다. 상기 마스크층(12)을 형성한 후 상기 포토레지스트 패턴(11)을 제거한다.
상기 식각 홈(10a)이 상기 단위 칩 영역의 경계와 이격된 상기 단위 칩 영역의 주변부에 형성되므로, 상기 마스크층(12)은 도 6에 도시된 바와 같이 상기 단위 칩 영역의 외곽 형태를 따라 형성될 수 있으며, 예를 들어, 사각 테두리 형태로 형성될 수도 있다.
도 4를 참조하면, 상기 기판(10) 상에 질화물 반도체층(14)을 성장시킨다. 상기 질화물 반도체층(14)은 n형 반도체층, 활성층, p형 반도체층을 포함하는 발광 구조층으로 형성될 수 있다.
상기 질화물 반도체층(14)은 상기 마스크층(12) 상에서는 성장되지 않으며, 상기 기판(10) 상에서 수직 방향 및 수평 방향으로 성장되어 상기 마스크층(12)의 상면과 이격된 상기 마스크층(12)의 상측에서 합쳐진다. 따라서, 상기 마스크층(12)의 바로 위에는 상기 질화물 반도체층(14)이 존재하지 않는 공간부(13)가 형성된다.
상기 마스크층(12)에 의해 상기 마스크층(12) 상측의 질화물 반도체층(14)은 상기 기판(10)과 이격된다. 상기 질화물 반도체층(14)과 상기 기판(10)은 부분적으로 접하기 때문에, 상기 기판(10)과 상기 질화물 반도체층(14)의 열팽창계수의 차이에 의해 상기 기판(10)과 질화물 반도체층(14)이 구부러지는 현상(bowing)이 감소될 수 있다.
또한, 상기 마스크층(12)이 형성되지 않은 상기 기판(10) 상에서 상기 질화물 반도체층(14)이 성장되어 상기 마스크층(12)의 상측에서 합쳐지기 때문에 상기 질화물 반도체층(14)에서의 전위(dislocation)의 발생이 감소될 수 있다.
또한, 상기 마스크층(12)의 상면이 상기 기판(10)의 상면과 동일 높이 또는 낮은 높이로 형성되는 경우에 상기 질화물 반도체층(14)이 상기 마스크층(12)의 상측에서 보다 용이하게 합쳐질 수 있다.
도 5를 참조하면, 상기 질화물 반도체층(14) 상에 상기 기판(10)과 상이한 재질의 이종 기판(15)을 형성한 후, 상기 기판(10)을 제거하기 위한 레이저 리프트 오프(Laser Lift Off) 공정을 진행한다. 상기 이종 기판(15)은 전도성 기판이 사용될 수도 있다.
상기 마스크층(12)은 상기 단위 칩 영역의 주변부의 상기 단위 칩 영역의 경계에서 이격된 부분에 형성되는데, 상기 레이저 리프트 오프 공정은 단위 칩 영역 별로 진행되기 때문에, 상기 단위 칩 영역의 주변부에서는 레이저가 중첩되어 조사된다. 따라서, 상기 단위 칩 영역의 주변부에서는 상기 레이저에 의해 질화물 반도체층(14)이 손상될 수 있는데, 실시예에 따른 발광 소자 제조방법에서는 상기 단위 칩 영역의 주변부에 마스크층(12)과 공간부(13)가 형성되어 상기 질화물 반도체층(14)의 손상을 감소시킬 수 있다. 또한, 상기 마스크층(12)이 상기 질화물 반도체층(14)과 접하지 않고 이격되어 배치되기 때문에, 상기 기판(10) 및 마스크층(12)을 제거하는 과정에서 상기 질화물 반도체층(14)에 가해지는 스트레스가 감소될 수 있다.
이후, 상기 질화물 반도체층(14) 및 이종 기판(15)을 단위 칩 영역의 경계를 기준으로 단위 칩 별로 분리하는 스크라이빙 공정이 진행될 수 있다.
이하에서는 도 7 내지 도 17을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 보다 상세히 설명하도록 한다.
도 7은 실시예에 따른 발광 소자를 설명하는 도면이다.
도 7을 참조하면, 실시예에 따른 발광 소자(100)는 전도성 지지기판(175)과, 상기 전도성 지지기판(175) 상에 접합층(170)과, 상기 접합층(170) 상에 반사층(160)과, 상기 반사층(160) 상에 오믹 접촉층(150)과, 상기 접합층(170)의 상면의 둘레 영역에 보호층(140)과, 상기 오믹 접촉층(150) 및 상기 보호층(140) 상에 빛을 생성하는 발광 구조층(135)과, 상기 발광 구조층(135)을 보호하는 패시베이션층(180)과, 상기 반사층(160)과 발광 구조층(135) 사이에 전류 차단층(145)과, 상기 발광 구조층(135) 상에 전극(115)을 포함한다.
상기 전도성 지지기판(175)은 상기 발광 구조층(135)을 지지하며 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공할 수 있다. 상기 전도성 지지기판(175)는 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, Sic 등) 중 적어도 하나를 포함할 수 있다.
상기 전도성 지지기판(175)의 두께는 상기 발광 소자(100)의 설계에 따라 달라질 수 있으나, 예를 들어, 50μm 내지 300μm의 두께를 가질 수 있다.
상기 전도성 지지기판(175) 상에는 상기 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 상기 보호층(140)의 아래에 형성된다. 상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150) 및 상기 보호층(140)에 접촉될 수도 있으며, 상기 반사층(160), 오믹 접촉층(150) 및 보호층(140)이 상기 전도성 지지기판(175)에 강하게 접합될 수 있도록 할 수도 있다.
상기 접합층(170)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 접합층(170) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 반사층(160)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(160)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
실시예에서는 상기 반사층(160)의 상면이 상기 오믹 접촉층(150)과 접촉하는 것이 예시되어 있으나, 상기 반사층(160)은 상기 보호층(140), 전류 차단층(145), 또는 발광 구조층(135)과 접촉할 수도 있다. 다른 실시예에 따르면, 상기 오믹 접촉층(150), 전류 차단층(145), 및 반사층(160) 중 적어도 어느 하나는 형성되지 않을 수도 있으며, 상기 반사층(160), 오믹 접촉층(150), 보호층(140), 전류 차단층(145)의 면적, 구조, 형태 등은 다양하게 변형되어 설계될 수도 있다.
상기 반사층(160) 상에는 상기 오믹 접촉층(150)이 형성될 수 있다. 상기 오믹 접촉층(150)은 상기 제2 도전형의 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급되도록 하며, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 중 적어도 어느 하나를 포함할 수 있다.
즉, 상기 오믹 접촉층(150)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
실시예에서는 상기 오믹 접촉층(150)이 상기 전류 차단층(145)의 하면 및 측면과 접촉하는 것이 예시되어 있으나, 상기 오믹 접촉층(150)은 상기 전류 차단층(145)과 이격되어 배치되거나 상기 전류 차단층(145)의 측면에만 접촉할 수도 있다.
상기 오믹 접촉층(150)과 상기 제2 도전형의 반도체층(130) 사이에는 상기 전류 차단층(Current Blocking Layer, CBL)(145)이 형성될 수 있다. 상기 전류 차단층(145)의 상면은 상기 제2 도전형의 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 상기 오믹 접촉층(150)과 접촉한다.
상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 오버랩되도록 형성될 수 있으며, 이에 따라 상기 전극(115)과 상기 전도성 지지기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
상기 전류 차단층(145)은 상기 반사층(160) 또는 상기 오믹 접촉층(150)보다 전기 전도성이 낮은 물질, 상기 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성할 수 있으며, 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함한다.
상기 보호층(140)은 상기 접합층(170)의 상면의 둘레 영역에 형성될 수 있다. 즉, 상기 보호층(140)은 상기 발광 구조층(135)과 상기 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, ZnO 또는 SiO2와 같은 전기 절연성 물질로 형성될 수 있다. 상기 보호층(140)은 일부분이 상기 발광 구조층(135)과 수직 방향으로 오버랩된다.
상기 보호층(140)은 상기 접합층(170)과 상기 활성층(120) 사이의 측면에서의 거리를 증가시킨다. 따라서, 상기 접합층(170)과 상기 활성층(120) 사이의 전기적 단락이 발생될 가능성을 감소시킬 수 있다.
또한, 상기 보호층(140)은 칩 분리 공정에서 상기 발광 구조층(145)을 단위 칩으로 분리하기 위해 아이솔레이션 에칭을 실시하는 경우. 상기 접합층(170)에서 파편이 발생되어 상기 파편이 상기 제2 도전형의 반도체층(130)과 활성층(120) 사이 또는 상기 활성층(120)과 제1 도전형의 반도체층(110) 사이에 부착되어 전기적 단락이 발생되는 것을 방지한다. 상기 보호층(140)은 아이솔레이션 에칭시 깨지거나 파편이 발생되지 않는 물질 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 전기 절연성을 가진 물질로 형성된다.
상기 오믹 접촉층(150) 및 상기 보호층(140) 상에는 상기 발광 구조층(135)이 형성될 수 있다.
상기 발광 구조층(135)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 형성될 수 있으며, 상기 경사면의 일부는 상기 보호층(140)과 수직 방향에서 오버랩된다.
상기 보호층(140)의 상면의 일부는 상기 아이솔레이션 에칭에 의해 노출될 수 있다. 따라서, 상기 보호층(140)은 상기 발광 구조층(135)과 일부 영역이 수직 방향으로 오버랩되고 상기 발광 구조층(135)과 나머지 영역이 수직 방향으로 오버랩되지 않는다.
상기 발광 구조층(135)은 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 제1 도전형의 반도체층(110), 상기 제1 도전형의 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 상기 제2 도전형의 반도체층(130)을 포함할 수 있다.
상기 제1 도전형의 반도체층(110)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1 도전형의 반도체층(110)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형의 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)은 상기 제1 도전형의 반도체층(110) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.
상기 활성층(120)과 상기 제1 도전형의 반도체층(110) 사이 또는 상기 활성층(120)과 상기 제2 도전형의 반도체층(130) 사이에는 클래드층이 형성될 수도 있으며, 상기 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제2 도전형의 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형의 반도체층(130)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형의 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 발광 구조층(135)은 상기 제2 도전형의 반도체층(130) 아래에 n형 반도체층을 포함할 수 있다. 예를 들어, 상기 발광 구조층(135)은 n-p 접합, p-n 접합, n-p-n 접합 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 발광 구조층(135) 상에는 상기 전극(115)이 형성된다. 상기 전극(115)은 와이어 본딩이 이루어지는 패드부와, 상기 패드부로부터 연장된 핑거부를 포함할 수도 있다. 상기 핑거부는 소정의 패턴 형상으로 분기될 수 있으며, 다양한 형태로 형성될 수 있다.
상기 제1 도전형의 반도체층(110)의 상면은 광 추출 효율을 위해 러프니스(112)가 형성될 수 있다. 이에 따라 상기 전극(115)의 상면에도 러프니스가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조층(135)의 적어도 측면에는 패시베이션층(180)이 형성될 수 있다. 또한, 상기 패시베이션층(180)은 상기 제1 도전형의 반도체층(110)의 상면 및 상기 보호층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 패시베이션층(180)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있다.
실시예에 따른 발광 소자에서 상기 보호층(140)의 상면에는 홈(141)이 형성되고, 상기 패시베이션층(180)의 상면에도 상기 보호층(140)의 홈(141)을 따라 홈(181)이 형성된다. 상기 보호층(140)의 상면에 형성된 홈(141)은 상기 패시베이션층(180)과 접촉한다.
상기 보호층(140)의 상면에 상기 홈(141)이 형성됨에 따라 상기 보호층(140)의 상면은 외측으로 갈수록 높이가 낮아지다가 다시 높아질 수 있다. 즉, 상기 보호층(140)은 외측으로 갈수록 두께가 얇아지다가 다시 두꺼워질 수도 있다. 또한, 상기 패시베이션층(180)의 상면에 상기 홈(181)이 형성됨에 따라 상기 패시베이션층(180)의 상면은 외측으로 갈수록 높이는 낮아지다가 다시 높아질 수 있다.
상기 보호층(140)의 상면에 형성된 홈(141)은 상기 보호층(140)의 최외곽 보다 내측에 배치될 수 있으며, 상기 발광 소자(100)의 평면상의 형태가 사각형 형태로 형성된 경우 상기 보호층(140)을 상기 발광 소자(100)의 측면을 따라 사각틀 형태로 배치될 수 있고, 상기 홈(141)는 상기 보호층(140)의 상면에 사각틀 형태로 형성될 수도 있다.
실시예에서 상기 보호층(140)의 상면은 상기 발광 구조층(135)과 수직 방향에서 오버랩되는 부분이 평탄하고, 상기 발광 구조층(135)과 오버랩되지 않는 부분, 즉 상기 발광 구조층(135)이 제거되어 노출된 부분에 홈(141)이 형성된다. 상기 홈(141)은 이후에서 설명되는 바와 같은 실시예에 따른 발광 소자 제조방법에 따라 상기 발광 구조층(135)을 성장시킴으로서 형성되며, 이하에서 자세히 설명하도록 한다. 마찬가지로 상기 패시베이션층(180)의 상면에 형성된 홈(181)에 대해서도 이하에서 자세히 설명하도록 한다.
이하, 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 8 내지 도 17은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면이다.
도 8을 참조하면, 성장 기판(101)이 준비된다. 상기 성장 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 성장 기판(101) 상에는 단위 칩 영역의 주변부에 마스크층(102)을 형성하고, 상기 마스크층(102)이 형성된 상기 성장 기판(101) 상에 상기 발광 구조층(135)을 형성한다. 상기 마스크층(102)은 상기 단위 칩 영역의 경계에서 이격된 부분에 형성될 수 있다. 즉, 상기 마스크층(102)은 상기 단위 칩 영역의 경계에는 형성되지 않을 수 있다.
상기 마스크층(102)은 도 1 내지 도 3에서 설명한 바와 같이 형성될 수 있으며, 도 4에서 설명한 바와 같이 상기 마스크층(102) 상에는 공간부(103)가 형성될 수 있다.
상기 마스크층(102)은 상기 성장 기판(101)을 선택적으로 제거하여 식각 홈을 형성한 후 상기 식각 홈 내에 SiO2와 같이 발광 구조층(135)이 성장되지 않는 재질의 물질을 매립하여 형성한다. 상기 마스크층(102)은 상기 식각 홈을 완전히 매립할 수도 있고, 상기 식각 홈을 부분적으로 매립할 수도 있다. 상기 발광 구조층(135)은 상기 마스크층(102)에 인접한 상기 성장 기판(101) 상에서 수직 방향 및 수평 방향으로 성장되어 상기 공간부(103)를 형성하면서 상기 마스크층(102) 상에서 합쳐진다.
상기 발광 구조층(135)은 상기 성장 기판(101) 상에 상기 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 성장시킴으로써 형성될 수 있다.
상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이에 따른 격자 부정합을 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.
도 9를 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 상기 보호층(140)이 선택적으로 형성된다.
상기 보호층(140)은 마스크 패턴을 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 상기 보호층(140)은 스퍼터링(sputtering) 방법과 같은 다양한 증착 방법 을 이용하여 형성할 수 있다.
도 10을 참조하면, 상기 제2 도전형의 반도체층(130) 상에 상기 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.
상기 보호층(140)과 상기 전류 차단층(145)은 동일한 재질로 형성될 수도 있다. 이 경우에, 상기 보호층(140)과 전류 차단층(145)은 별도의 공정으로 형성하지 않고 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 상기 제2 도전형의 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 보호층(140)과 전류 차단층(145)을 동시에 형성할 수 있다.
도 11 및 도 12를 참조하면, 상기 제2 도전형의 반도체층(130) 및 상기 전류차단층(145) 상에 상기 오믹 접촉층(150)을 형성하고, 상기 오믹 접촉층(150) 상에 상기 반사층(160)을 형성할 수 있다.
상기 오믹 접촉층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.
도 13과 도 14를 참조하면, 상기 전도성 지지기판(175)을 준비한다.
그리고, 상기 접합층(170)을 매개로 도 12에 도시된 구조물과 상기 전도성 지지기판(175)을 접합한다.
상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150)의 단부 및 상기 보호층(140)에 접촉되어 상기 층 사이의 접착력을 강화시켜 줄 수 있다.
상기 전도성 지지기판(175)은 상기 접합층(170)에 의해 부착된다. 비록 실시예에서는 상기 전도성 지지기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 전도성 지지기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.
도 15를 참조하면, 상기 성장 기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 15에서는 도 14에 도시된 구조물을 뒤집어서 도시하였다.
상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
예를 들어, 도 5에서 설명한 바와 같이 레이저 리프트 오프 방법을 통해 상기 성장 기판(101)과 마스크층(102)을 제거할 수 있으며, 이때, 상기 레이저 리프트 오프 공정에서 가해지는 상기 발광 구조층(135)의 스트레스가 감소될 수 있다.
상기 성장 기판(101)과 마스크층(102)이 제거되면 상기 제1 도전형의 반도체층(110) 상에는 상기 공간부(103)를 이루던 홈(111)이 노출된다.
도 16을 참조하면, 상기 발광 구조층(135)을 단위 칩 영역의 주변부 및 경계 영역에 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
상기 아이솔레이션 에칭은 상기 발광 구조층(135) 상에 마스크 패턴을 형성한 후 실시되는데, 상기 홈(111)의 형태를 따라 상기 발광 구조층(135) 및 보호층(140)이 식각된다.
따라서, 상기 보호층(140) 상에는 홈(141)이 형성된다.
도 17을 참조하면, 상기 보호층(140) 및 상기 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 상기 제1 도전형의 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(180)을 선택적으로 제거한다.
상기 패시베이션층(180)은 상기 보호층(140)의 홈(141) 상에 형성되므로, 상기 패시베이션층(180)에도 홈(181)이 형성된다.
그리고, 상기 제1 도전형의 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스(112)를 형성하고, 상기 러프니스(112) 상에 전극(115)을 형성한다. 상기 러프니스(112)는 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
그리고, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수개의 발광 소자를 제작할 수 있다.
상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
따라서, 도 7에 도시된 바와 같은 발광 소자가 제작될 수 있다.
도 18 내지 도 24는 실시예에 따른 발광 소자에서 마스크층의 다른 예들을 설명하는 도면이다.
도 18 내지 도 24에 도시된 마스크층(102)은 성장 기판(101) 상의 단위 칩 영역의 주변부 및 단위 칩 영역의 경계에 형성된다. 상기 마스크층(102)은 단위 칩 영역의 주변부 및 경계에 형성되므로 상기 단위 칩 영역의 모서리 부분에서는 교차하는 형태로 형성될 수 있다.
상기 마스크층(102)은 단위 칩 영역의 모서리 부분, 즉 상기 마스크층(102)이 교차되는 부분에 상기 성장 기판(101)이 노출되도록 하는 패턴(102a)이 형성될 수도 있다. 예를 들어, 상기 패턴(102a)은 도 18에 도시된 바와 같은 십자가 형태가 될 수도 있고, 도 19에 도시된 별 형태가 될 수도 있고, 도 20에 도시된 마름모 형태가 될 수도 있고, 도 21에 도시된 원 형태가 될 수도 있다.
또한, 상기 마스크층(102)을 따라 상기 단위 칩 영역의 경계에 상기 성장 기판(101)이 노출되도록 하는 패턴(102a)이 형성될 수도 있다. 예를 들어, 상기 패턴(102a)은 도 22에 도시된 바와 같이 복수개의 원 형태의 패턴이 이격되어 형성될 수도 있고, 도 23에 도시된 바와 같이 복수개의 사각형 형태의 패턴이 이격되어 형성될 수도 있고, 도 24에 도시된 바와 같이 복수개의 마름모 형태의 패턴이 이격되어 형성될 수도 있다.
도 18 내지 도 24에 도시된 패턴(102a)은 다양한 형태 및 배열을 갖고 형성될 수 있으며, 도 18 내지 도 24에 도시된 패턴(102a)에 한정되는 것은 아니다.
한편, 도 18 내지 도 24에 예시된 마스크층(102) 상에 발광 구조층(135)을 형성하는 경우, 도 8에서 설명한 공간부(103)는 상기 단위 칩 영역의 주변부 및 경계에 형성되므로, 도 18 내지 도 24에 도시된 마스크층(102)을 이용하여 도 7에 도시된 바와 같은 발광 소자(100)를 제작하는 경우 상기 보호층(140)의 상면에는 홈이 형성되지 않고 경사면이 형성된다. 즉, 상기 보호층(140)은 외측으로 갈수록 두께가 작아지도록 경사면이 형성될 수 있다. 다만, 상기 마스크층(102) 상에 부분적으로 상기 패턴(102a)이 형성되므로 상기 패턴(102a)이 형성된 부분에 대응하는 상기 보호층(140)의 상면의 인접 부분에는 앞서 설명한 홈(141)이 형성될 수 있다. 즉, 즉 도 18 내지 도 14에서는 상기 패턴(102a)이 상기 단위 칩 영역의 경계에 부분적으로 형성되나, 도 8의 경우에는 상기 패턴(102a)이 상기 단위 칩 영역의 경계를 따라 길게 연장되어 형성된 것으로 이해될 수 있다.
도 25는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 25를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예들에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다. 상기 발광 소자(100)는 도 7에서 설명한 바와 같은 발광 소자(100)가 설치될 수도 있다.
상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제1 전극층(31)과 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극층(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 조명 시스템은 복수개의 실시예에 따른 발광소자 패키지(200)가 상기 인쇄회로기판(300) 상에 어레이될 수 있으며, 상기 발광 소자 패키지(200)에서 방출되는 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 인쇄회로기판(300), 광학 부재는 백라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시예에 기재된 발광 소자 패키지(200)를 포함하는 조명 유닛으로 구현될 수 있으며, 예를 들어, 조명 유닛은 표시 장치, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 26은 실시예에 따른 실시예에 따른 발광 소자 또는 실시예에 따른 발광소자 패키지를 사용한 백라이트 유닛을 도시하는 도면이다. 다만, 도 26의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 실시예에 따른 발광 소자 패키지(200)가 적용된 예를 도시하였다. 다만, 이에 한정되는 것은 아니다.
도 26을 참조하면, 상기 백라이트 유닛(1100)은 바텀 커버(1140)와, 상기 바텀 커버(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.
상기 바텀 커버(1140)는 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1110)은 인쇄회로기판(300)과, 상기 인쇄회로기판(300)에 탑재된 실시예에 따른 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다.
도 26에 도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 내측면 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 일 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1120)는 상기 바텀 커버(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.
상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도 상승시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1120) 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 27은 실시예에 따른 발광 소자 또는 발광 소자 패키지를 사용한 조명 유닛의 사시도이다. 다만, 도 27에서 조명 유닛(1200)은 조명 시스템의 한 예이며, 실시예에 따른 발광 소자 패키지(200)가 적용된 예를 도시하였다. 다만, 이에 한정되는 것은 아니다.
도 27을 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)와, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 인쇄회로기판(300)과, 상기 인쇄회로기판(300)에 탑재되는 발광소자 패키지(200)를 포함할 수 있다.
또한, 상기 인쇄회로기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 27에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판, 10a: 식각 홈, 11: 포토레지스트 패턴, 12: 마스크층, 13: 공간부, 14: 질화물 반도체층, 15: 이종 기판, 100: 발광 소자, 101: 성장 기판, 102: 마스크층, 103: 공간부, 110: 제1 도전형의 반도체층, 115: 전극, 120: 활성층, 130: 제2 도전형의 반도체층, 135: 발광 구조층, 140: 보호층, 141: 홈, 145: 전류 차단층, 150: 오믹 접촉층, 160: 반사층, 170: 접합층, 175: 전도성 지지기판, 180: 패시베이션층, 181: 홈

Claims (19)

  1. 전도성 지지기판;
    상기 전도성 지지기판 상에 상면에 홈이 형성된 보호층;
    상기 전도성 지지기판 및 상기 보호층 상에 발광 구조층;
    상기 발광 구조층 상에 전극; 및
    상기 발광 구조층 및 상기 보호층 상에 형성된 패시베이션층을 포함하고,
    상기 보호층 상에 배치된 상기 패시베이션층의 상면에는 홈이 형성된 발광 소자.
  2. 제 1항에 있어서,
    상기 보호층의 적어도 일부는 상기 발광 구조층과 수직방향으로 오버랩되는 발광 소자.
  3. 제 1 항에 있어서,
    상기 발광 구조층과 수직방향으로 오버랩되지 않는 상기 보호층 상의 적어도 일부에 상기 홈이 배치된 발광 소자.
  4. 제 1항에 있어서,
    상기 보호층은 적어도 일부분이 외측으로 갈수록 두께가 얇아지다가 두꺼워지는 발광 소자.
  5. 제 1항에 있어서,
    상기 보호층은 적어도 일부분이 외측으로 갈수록 두께가 얇아지는 발광 소자.
  6. 제 1항에 있어서,
    상기 보호층은 상면의 적어도 일부분에 경사면이 형성되고 상면의 적어도 일부분에 홈이 형성되는 발광 소자.
  7. 제 1항에 있어서,
    상기 전도성 지지기판과 상기 발광 구조층 사이에 접합층, 상기 접합층 상에 반사층, 상기 반사층 상에 오믹 접촉층을 더 포함하는 발광 소자.
  8. 제 7항에 있어서,
    상기 오믹 접촉층과 상기 발광 구조층 사이에 전류 차단층을 더 포함하는 발광 소자.
  9. 성장 기판 상에 단위 칩 영역의 주변부 및 경계 영역에 선택적으로 마스크층을 형성하는 단계;
    상기 성장 기판 상에 발광 구조층을 형성하는 단계;
    상기 발광 구조층 상에 상기 단위 칩 영역의 주변부 및 경계 영역에 보호층을 형성하는 단계;
    상기 발광 구조층 및 상기 보호층 상에 전도성 지지기판을 형성하는 단계;
    상기 성장 기판 및 마스크층을 분리하는 단계;
    상기 발광 구조층을 단위 칩으로 구분하도록 상기 단위 칩 영역의 주변부 및 경계 영역에 대해 아이솔레이션 에칭을 수행하는 단계;
    상기 발광 구조층 상에 전극을 형성하는 단계; 및
    상기 전도성 지지기판을 단위 칩으로 분리하는 칩 분리 단계를 포함하는 발광 소자 제조방법.
  10. 제 9항에 있어서,
    상기 마스크층은 상기 단위 칩 영역의 경계 영역에서 이격되어 형성되는 발광 소자 제조방법.
  11. 제 10항에 있어서,
    상기 마스크층은 상기 단위 칩 영역의 경계 영역에도 형성되며, 상기 마스크층에는 상기 단위 칩 영역의 경계 영역에 위치하는 상기 성장 기판이 노출되도록 하는 패턴이 형성되는 발광 소자 제조방법.
  12. 제 11항에 있어서,
    상기 패턴은 상기 단위 칩 영역의 모서리 부분에 형성된 발광 소자 제조방법.
  13. 제 11항에 있어서,
    상기 패턴은 서로 이격된 복수개의 패턴을 포함하는 발광 소자 제조방법.
  14. 제 9항에 있어서,
    상기 아이솔레이션 에칭을 수행하는 단계 이후에 상기 발광 구조층 및 보호층 상에 선택적으로 패시베이션층을 형성하는 단계를 더 포함하는 발광 소자 제조방법.
  15. 제 9항에 있어서,
    상기 마스크층을 형성하는 단계는,
    상기 성장 기판 상에 선택적으로 식각 홈을 형성하는 단계; 및
    상기 식각 홈 내에 상기 마스크층을 적어도 부분적으로 매립하는 단계를 더 포함하는 발광 소자 제조방법.
  16. 제 9항에 있어서,
    상기 아이솔레이션 에칭을 수행하는 단계에서 상기 보호층의 적어도 일부분이 식각되어 홈이 형성되는 발광 소자 제조방법.
  17. 패키지 몸체;
    상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및
    상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 청구항 제 1항 내지 제 8항 중 어느 한 항에 기재된 발광 소자를 포함하는 발광 소자 패키지.
  18. 발광 소자를 광원으로 사용하는 조명 시스템에 있어서,
    상기 조명 시스템은 청구항 제 1항 내지 제 8항 중 어느 한 항에 기재된 발광 소자를 포함하는 조명 시스템.
  19. 제 18항에 있어서,
    상기 발광 소자에서 방출되는 광의 경로 상에는 확산 시트, 집광 시트, 휘도 상승시트, 및 형광 시트 중 적어도 하나가 배치되는 조명 시스템.
KR1020100037947A 2010-04-23 2010-04-23 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템 KR101648810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100037947A KR101648810B1 (ko) 2010-04-23 2010-04-23 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037947A KR101648810B1 (ko) 2010-04-23 2010-04-23 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템

Publications (2)

Publication Number Publication Date
KR20110118380A KR20110118380A (ko) 2011-10-31
KR101648810B1 true KR101648810B1 (ko) 2016-08-31

Family

ID=45031988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037947A KR101648810B1 (ko) 2010-04-23 2010-04-23 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템

Country Status (1)

Country Link
KR (1) KR101648810B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049384B1 (ko) * 2013-06-28 2019-11-28 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1467414A4 (en) * 2001-12-29 2007-07-11 Hangzhou Fuyang Xinying Dianzi LED AND LED LAMP
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
KR100982988B1 (ko) * 2008-05-14 2010-09-17 삼성엘이디 주식회사 수직구조 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20110118380A (ko) 2011-10-31

Similar Documents

Publication Publication Date Title
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
EP2362451A2 (en) Light emitting device, light emitting device package, and lighting system
KR101803569B1 (ko) 발광 소자
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101683901B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101734544B1 (ko) 발광소자 패키지
KR101683906B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4