KR101803569B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101803569B1
KR101803569B1 KR1020110048980A KR20110048980A KR101803569B1 KR 101803569 B1 KR101803569 B1 KR 101803569B1 KR 1020110048980 A KR1020110048980 A KR 1020110048980A KR 20110048980 A KR20110048980 A KR 20110048980A KR 101803569 B1 KR101803569 B1 KR 101803569B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
hole
emitting device
Prior art date
Application number
KR1020110048980A
Other languages
English (en)
Other versions
KR20120130914A (ko
Inventor
심세환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110048980A priority Critical patent/KR101803569B1/ko
Priority to US13/450,078 priority patent/US20120298953A1/en
Publication of KR20120130914A publication Critical patent/KR20120130914A/ko
Application granted granted Critical
Publication of KR101803569B1 publication Critical patent/KR101803569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는, 서로 반대되는 제1 면 및 제2 면을 가지며, 상기 제1 면에 복수의 볼록부가 형성되는 기판; 및 상기 제1 면 위에, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물을 포함한다. 상기 발광 구조물은 상기 볼록부가 형성된 부분에 홀을 구비한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자에 관한 것입니다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.
실시예는 효율 및 신뢰성을 향상할 수 있는 발광 소자를 제공하고자 한다.
실시예에 따른 발광 소자는, 서로 반대되는 제1 면 및 제2 면을 가지며, 상기 제1 면에 복수의 볼록부가 형성되는 기판; 및 상기 제1 면 위에, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물을 포함한다. 상기 발광 구조물은 상기 볼록부가 형성된 부분에 홀을 구비한다.
실시예에 따르면, 볼록부를 가지는 기판을 사용하여 광 추출 효율을 향상시키고, 이 볼록부에 대응하여 홀을 형성하여 볼록부 부근에서의 결함을 방지하면서 홀에 의한 굴절에 의하여 광 추출 효율을 좀더 향상할 수 있다. 따라서, 발광 소자의 신뢰성 및 효율을 향상할 수 있다.
이때, 홀을 구비한 상태로 반도체층을 성장시키므로 홀을 형성하기 위한 별도의 공정이 요구되지 않으며, 발광 구조물의 손상 등을 방지할 수 있다.
도 1은 일 실시예에 따른 발광 소자의 단면도이다.
도 2는 일 실시예에 따른 발광 소자에서, 볼록부을 구비한 기판과 홀의 위치를 도시한 사시도이다.
도 3은 일 변형예에 따른 발광 소자의 단면도이다.
도 4는 다른 변형예에 따른 발광 소자의 단면도이다.
도 5는 또 다른 변형예에 따른 발광 소자에서, 볼록부을 구비한 기판과 홀의 위치를 도시한 사시도이다.
도 6 내지 도 8은 도 1에 도시한 발광 소자의 제조 방법의 단계들을 도시한 단면도들이다.
도 9은 기판의 볼록부에 대응하여 홀을 구비하도록 성장된 반도체층의 단면 사진이다.
도 10은 기판의 볼록부에 대응하여 홀을 구비하도록 성장된 반도체층의 상면 사진이다.
도 11은 기판의 볼록부에 대응하여 홀을 구비하도록 성장된 버퍼층의 상면 사진이다.
도 12는 제조예에 따른 발광 소자들을 80mA의 전류로 에이징하여 측정된 전압을 나타낸 그래프이다.
도 13은 제조예에 따른 발광 소자들을 10㎂의 전류로 에이징하여 측정된 전압을 나타낸 그래프이다.
도 14는 제조예에 따른 발광 소자들을 1㎂의 전류로 에이징하여 측정된 전압을 나타낸 그래프이다.
도 15는 제조예에 따른 발광 소자들을 0.1㎂의 전류로 에이징하여 측정된 전압을 나타낸 그래프이다.
도 16은 제조예에 따른 발광 소자들을 -5V의 전압으로 에이징하여 측정된 전압을 나타낸 그래프이다.
도 17 내지 도 24는 다른 실시예에 따른 발광 소자의 제조 방법의 단계들을 도시한 단면도들이다.
도 25는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 26은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다.
도 27은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1은 일 실시예에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자(100)는, 제1 면(이하 "상면")에 복수의 볼록부(103)가 형성되는 기판(101), 이 기판(101)의 상면에 위치하는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하는 발광 구조물(135)을 포함한다. 그리고 제1 도전형 반도체층(110) 위에 위치하는 제1 전극(112)과, 제2 도전형 반도체층(130) 위에 위치하는 투광성 전도층(132) 및 제2 전극(134)을 포함할 수 있다. 발광 구조물(135)에는 볼록부(103)에 대응하여 볼록부(103)가 형성된 부분에 홀(104)이 형성된다. 이를 좀더 상세하게 설명하면 다음과 같다.
기판(101)은 버퍼층(107) 및/또는 발광 구조물(135)을 구성하는 반도체층이 성장되는 성장 기판이 될 수 있다. 이때, 기판(101)의 상면에는 복수의 볼록부(103)가 형성되어, 수평으로 빠져나가는 광이 수직 방향으로 추출되도록 하여 광 추출 효율을 향상하도록 할 수 있다. 기판(101)은 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 일례로, 볼록부(103)가 형성된 기판(101)으로 패턴을 가지는 사파이어 기판(patterned sapphire substrate, PSS)을 사용할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 기판(101)을 사용할 수 있음은 물론이다.
기판(101)의 상면에는 반도체로 구성되는 버퍼층(107)이 형성될 수 있다. 이러한 버퍼층(107)은 기판(101)과 발광 구조물(135)의 격자 상수 차이를 완화하기 위한 층이다. 이러한 버퍼층(107)은, 일례로 AlInN/GaN 적층 구조, InxGa1-xN/GaN 적층 구조, InxAlyGa1-x-yN/InxGa1-xN/GaN의 적층 구조 중 어느 하나로 형성될 수 있다. 여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1일 수 있다. 또는 버퍼층(107)이 AlN 등의 물질을 포함하는 단일층으로 형성될 수도 있다.
또한, 버퍼층(107)은 언도프트 반도체층을 포함할 수 있다. 언도프트 반도체층은 의도적으로 불순물을 주입하지는 않았으나, 이 위에 위치하는 제1 도전형 반도체층(110)과 동일한 제1 도전형을 가질 수 있는 질화물층일 수 있다. 예를 들어, 언도프트 반도체층은 GaN계 반도체층일 수 있다.
버퍼층(107) 위에 형성되는 발광 구조물(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있다. 이때, 제1 도전형 반도체층(110)이 버퍼층 상에 위치하고, 활성층(120)이 제1 도전형 반도체층(110) 상에 위치하고, 제2 도전형 반도체층(130)이 활성층(120) 상에 위치할 수 있다.
제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다.
제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 설명에서는 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고 제2 도전형 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조물(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조물(135)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.
제2 도전형 반도체층(130) 위에 투광성 전도층(132)이 위치한다. 투광성 전도층(132)은 일례로, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, RuOx, TiOx, 또는 IrOx 중 적어도 어느 하나로 형성될 수 있다.
활성층(120) 및 제2 도전형 반도체층(130)이 제거된 영역에서, 제1 도전형 반도체층(110) 위에 제1 전극(112)이 형성된다. 그리고 투광성 전도층(132) 위에 제2 전극(134)이 형성된다.
제1 전극(112) 및/또는 제2 전극(134)은 전도성이 우수한 금속, 일례로, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 제1 전극(112) 및/또는 제2 전극(134)은 발광 구조물(135)과의 오믹 컨택을 위하여 발광 구조물(135)에 접하여 형성되는 오믹층과, 이 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다.
그리고 본 실시예에서 발광 구조물(135)에는 홀(104)이 형성된다. 이 홀(104)은 볼록부(103)에 접촉 형성하여 이 볼록부(103)로부터 발광 구조물(135)의 상면(즉, 투광성 전도층(132)이 위치한 면)까지 연장될 수 있다. 따라서 상술한 바와 같이 기판(101)과 발광 구조물(135) 사이에 버퍼층(107)이 위치한 경우에는 이 버퍼층(107)에도 홀(104)이 형성된다. 그리고 홀(104)의 측면은 기판(101)의 제2 면(이하 "하면")에 실적으로 수직한 면을 가지도록 형성되어, 홀(104)의 평면 면적(또는 폭)이 실질적으로 균일하게 형성될 수 있다.
상술한 바와 같은 형상은 기판(101) 위에 버퍼층(107) 및 발광 구조물(135) 등을 구성하는 반도체층을 성장시킬 때 홀(104)을 구비한 상태로 반도체층을 성장시켰기 때문이다. 성장 과정에 대해서는 도 6과 함께 추후에 좀더 상세하게 설명한다.
발광 구조물(135)에 형성된 홀(104)은 볼록부(103)가 형성된 부분에 대응하여 형성된다. 볼록부(103)를 가지는 기판(101)을 사용할 경우에는 볼록부(103)에 의하여 광 추출 효율을 향상시킬 수 있으나, 볼록부(103) 위로 버퍼층(107) 및/또는 발광 구조물(135)을 성장시킬 때 결정성 문제에 의하여 볼록부(103) 상부에 많은 결함이 발생될 수 있다. 이러한 결함에 의하여 저전류 특성이 저하되어 신뢰성이 저하될 수 있다. 이에 따라 본 실시예에서는 볼록부(103) 상부 가운데 부분에 홀(104)을 위치시켜, 이러한 결함이 발생되는 것을 원천적으로 방지할 수 있다. 이에 의하여 저전류 특성 저하 문제를 원천적으로 방지할 수 있으며 결과적으로 신뢰성을 향상할 수 있다.
이때, 홀(104)에 해당하는 부분에서는 반도체 성장이 일어나지 않도록 하면서 반도체층을 성장시킴으로써 반도체층이 홀(104)을 가지게 되므로, 홀(104)을 형성하기 위한 별도의 공정이 요구되지 않는다. 반면, 홀(104)을 식각 등의 방법으로 형성할 경우 식각 공정에서 버퍼층(107) 및/또는 발광 구조물(135)이 손상될 수 있다. 또한, 홀(104)의 단면적이 볼록부(103)로 향하면서 점차 작아지게 되므로, 볼록부(103)의 상단부에 홀(104)이 존재하기 위하여 발광 구조물(135)의 상단부가 넓은 면적으로 식각되어야 한다. 이에 의하여 실질적으로 광을 생성하는 발광 구조물(135)의 면적이 줄어들 수 있다.
또한, 발광 구조물(135)이 일정 간격으로 형성된 홀(104)을 구비한다. 이에 의하여 광 추출 효율을 향상할 수 있다. 즉, 홀(104) 내부에는 공기가 위치하여 버퍼층(107) 및/또는 발광 구조물(135)보다 낮은 굴절률을 가지므로, 발광 구조물(135)에서 생성된 광이 홀(104)에 의하여 굴절되어 수직 방향으로 효과적으로 추출되도록 한다. 즉, 볼록부(103)와 홀(104)에 의하여 광 추출 효율을 좀더 향상할 수 있다.
볼록부(103)와 홀(104)의 위치 등을 도 1과 함께 도 2를 참조하여 좀더 상세하게 설명한다. 도 2는 볼록부(103)을 구비한 기판(101)과 홀(104)의 위치를 도시한 개략적인 사시도이다.
도 2를 참조하면, 평면으로 볼 때 볼록부(103)의 상부 가운데 부분에에 대응하여 홀(104)이 위치한다. 즉, 버퍼층(107) 및 발광 구조물(135) 등을 구성하는 반도체층을 성장시킬 때 볼록부(103)의 주변부에서부터 반도체층이 성장되도록 하여 볼록부(103)의 중앙부에는 반도체층이 성장되지 않도록 하여 이 부분에 홀(104)이 위치할 수 있다.
각 볼록부(103)의 면적에 대하여 각 홀(104)의 면적이 5~50%일 수 있다. 이 비율이 50% 초과될 경우에는 홀(104)의 면적이 지나치게 커서 발광 구조물(135)의 안정성이 저하될 수 있으며 광에 기여하는 면적이 줄어들 수 있다. 그리고 비율이 5% 미만일 경우에는 홀(104)의 면적이 작아 반도체층의 성장 과정에서 파묻힐 수 있고, 결함을 줄일 수 있는 효과가 작을 수 있다. 이를 고려하면, 상기 비율이 10~30%인 것이 바람직하다.
홀(104)은 성장 과정에서 파묻히지 않도록 하기 위하여, 홀(104)의 폭이 0.1㎛ 이상이어야 한다. 좀더 명확하게는, 홀(104)이 육각형일 경우는 상기 홀(104)의 육각형의 대각선이 길이가 0.1㎛ 이상일 수 있고, 홀(104)이 원형일 경우에는 홀(104)의 직경이 0.1㎛ 이상일 수 있다. 홀(104)이 길게 이어지는 일자형 형상을 가질 경우에는 상기 일자형 형상의 선폭이 0.1㎛ 이상일 수 있다.
광 추출 효율 및 성장 시 안정성 등을 고려한다면, 홀(104)의 폭이 0.2~0.3㎛ 이상일 수 있으나, 실시예가 이에 한정되는 것은 아니며 다양하게 변형이 가능하다.
이와 같이 반도체층의 성장 과정에서 볼록부(103)를 이용하여 홀(104)을 형성시키므로, 홀(104)은 볼록부(103)와 일대일 대응하여 형성될 수 있다. 이러한 홀(104)의 평면 형상은 다양한 형상을 가질 수 있으나, 일례로 원형 또는 육각형의 형상을 가질 수 있다.
도 2에서는 볼록부(103)의 단면이 반원 형상을 가지며, 전체 형상이 반구 형상인 것을 예시로 도시하였으나, 실시예가 이에 한정되는 것은 아니다.
따라서, 도 3에 도시한 바와 같이, 볼록부(1031)가 사다리꼴 등의 다각형 형상을 가질 수 있으며, 도 4에 도시한 바와 같이, 볼록부(1032) 상부에 오목부가 형성되고, 이 오목부에 홀(104)이 위치할 수도 있다.
또한, 도 5에 도시한 바와 같이, 볼록부(103)가 일 방향으로 길게 이어지는 형상을 가지고, 홀(104)도 일 방향으로 길게 이어지는 형상을 가질 수도 있다. 이 경우에는 홀(104)이 벽(wall)과 같이 형성되므로, 버퍼층(107) 및 발광 구조물(135)을 구성하는 반도체층이 형성된 부분과 홀(104)이 형성된 부분이 명확하게 구분될 수 있다. 이에 의한 굴절률 차이에 의하여 광의 수평 진행을 막고 광의 수직 진행을 유도하여 광 추출 효율을 좀더 향상시킬 수 있다.
이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광 소자의 제조 방법을 설명한다. 도 6 내지 도 8은 도 1에 도시한 발광 소자의 제조 방법의 단계들을 도시한 단면도들이다. 간략하고 명확한 설명을 위하여 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다.
도 6에 도시한 바와 같이, 기판(101) 상에 버퍼층(107) 및 발광 구조물(135)을 형성한다.
버퍼층(107) 및 발광 구조물(135)은 기판(101) 상에 버퍼층(107), 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)에 해당하는 반도체층을 순차적으로 성장함으로써 형성될 수 있다.
이러한 버퍼층(107) 및 발광 구조물(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.
이때, 홀(104)을 구비하도록 반도체층(즉, 버퍼층(107) 및 발광 구조물(135))을 성장시키는 방법은 다음과 같다.
기판(101) 위에서 반도체층을 성장하면, 먼저 볼록부(103) 사이의 평면 부분에 반도체층이 성장된다(도 6의 참조부호 11a 참조). 볼록부(103)의 주변 부분에 반도체층을 성장시킬 때는, 수평 성장(lateral growth)보다 수직 성장(vertical growth)이 상대적으로 유리하도록 한 상태에서 반도체층을 성장시킨다(도 6의 참조부호 11b, 11c, 11d 참조). 이에 의하면 볼록부(103)의 주변 부분에 반도체층이 성장되면서 자연스럽게 볼록부(103)의 중앙부인 상부 부분에 홀(104)이 남은 상태로 반도체층이 성장된다.
일례로, 반도체층 성장 시 온도 및/또는 압력을 높이면 상대적으로 수평 성장이 유리해지고, 온도 및/또는 압력을 낮추면 상대적으로 수직 성장이 유리해진다. 따라서, 볼록부(103)의 상부까지 성장이 이루어지지 않을 정도의 낮은 성장 속도로 볼록부(103) 사이의 평면 부분에서만 반도체층을 성장시킨 후, 온도/압력을 상대적으로 낮추어 수직 성장을 유도할 수 있다. 이에 의하여 볼록부(103)의 중앙부에 홀(104)을 구비한 상태로 반도체층을 성장시킬 수 있다.
도 9은 기판(101)의 볼록부(103)에 대응하여 홀(104)을 구비하도록 성장된 반도체층의 단면 사진이고, 도 10은 이의 상면 사진이다. 도 11은 기판의 볼록부에 대응하여 홀을 구비하도록 성장된 버퍼층(107)의 상면 사진이다. 도 9을 참조하면, 볼록부(103)에 대응하여 홀(104)을 구비한 상태로 버퍼층(107) 및 발광 구조물(135)을 구성하는 반도체층이 성장하였음을 알 수 있다. 도 10을 참조하면, 발광 구조물(135)의 상면까지 홀(104)이 형성되었음을 알 수 있고, 도 10 및 도 11을 홀(104)이 대략적으로 원 또는 육각형의 형상을 가짐을 알 수 있다.
이어서, 도 3에 도시한 바와 같이, 제2 도전형 반도체층(130), 활성층(120) 및 제1 도전형 반도체층(110)의 일부를 제거하는 메사 식각을 하여 개구부(114)를 형성한다. 이러한 개구부(114)에 의하여 제1 도전형 반도체층(110)의 일부가 노출된다. 이러한 메사 식각으로는 건식 식각 등이 적용될 수 있다.
이어서, 도 4에 도시한 바와 같이, 제2 도전형 반도체층(130) 상에 투광성 전도층(132) 및 제2 전극(134)을 형성하고, 개구부(114)에 의하여 노출된 제1 도전형 반도체층(110) 상에 제1 전극(112)을 형성한다. 투광성 전도층(132), 제2 전극(134), 제1 전극(112)은 스퍼터링 또는 증착 등에 의하여 형성될 수 있다.
본 실시예에서는 메사 식각 이후에 투광성 전도층(132), 제2 전극(134), 제1 전극(112)을 형성하였으나, 다양하게 변형이 가능할 수 있으며 이 또한 실시예의 범위에 속한다.
이어서, 복수의 단위 칩 영역이 정의된 발광 소자를 칩 분리 공정에 의하여 분리하여 도 1의 발광 소자(100)를 복수 개 제작할 수 있다.
이렇게 제조된 다섯 개의 발광 소자(100)의 제조예를 80mA, 10㎂, 1㎂, 0.1㎂의 전류로 각기 에이징하여 측정된 전압을 각기 도 12 내지 도 15에 나타내었다. 그리고 상술한 다섯 개의 제조예에 -5V의 전압으로 에이징하여 측정된 전압을 도 16에 나타내었다.
도 12 내지 도 15를 참조하면, 제조예에 따른 발광 소자(100)는 80mA의 높은 전류에서뿐만 아니라 저전류에서도 에이징 시간 동안 전압에 큰 변동이 없는 것을 알 수 있다. 대체로 반도체층 내의 결함에 의한 손실에 의하여 저전류 특성이 저하되는 것으로 알려져 있는데, 제조예에 다른 발광 소자(100)는 저전류에서도 우수한 특성을 가짐을 알 수 있다. 이는 홀(104)에 의하여 볼록부(103) 상부에서의 결함 발생을 방지하였기 때문으로 예측된다. 또한, 도 16을 참조하면, 제조예에 따른 발광 소자(100)는 5V의 역전압을 걸었을 때의 누설 전류 또한 매우 낮은 수준임을 알 수 있다. 이에 의하여 제조예에 따른 발광 소자(100)의 신뢰성이 우수함을 알 수 있다.
이하, 도 17 내지 도 24를 참조하여 다른 실시예에 따른 발광 소자 및 이의 제조 방법을 설명한다. 도 17 내지 도 24는 다른 실시예에 따른 발광 소자의 제조 방법의 단계들을 도시한 단면도들이다.
간략하고 명확한 설명을 위하여 상술한 실시예와 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다. 본 실시예에 따른 발광 소자는 기판(도 1의 참조부호 101)을 제거하고 전도성 지지 기판(175)을 제2 전극으로 사용한 수직형 발광 소자라는 점에서 상술한 도 1의 발광 소자와 차이가 있다.
도 17에 도시한 바와 같이, 성장 기판인 기판(101) 상에 버퍼층(도시하지 않음) 및 발광 구조물(135)을 형성하고, 발광 구조물(135) 상에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.
이어서, 도 18에 도시한 바와 같이, 제2 도전형 반도체층(130) 상에 전류 차단층(145)을 형성할 수 있다. 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.
도 17 및 도 18에서는 보호 부재(140)과 전류 차단층(145)을 별도의 공정으로 형성하지는 것을 도시하였으나, 보호 부재(140)과 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 제2 도전형 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 보호 부재(140)과 전류 차단층(145)을 동시에 형성할 수 있다.
이어서, 도 19에 도시한 바와 같이, 제2 도전형 반도체층(130) 및 전류차단층(145) 상에 오믹층(150)과 상기 반사층(160)을 차례로 형성할 수 있다.
오믹층(150) 및 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.
이어서, 도 20에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 19의 구조물에 전도성 지지 기판(175)를 접합한다. 접합층(170)은 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다.
이어서, 도 21에 도시한 바와 같이, 기판(101)을 발광 구조물(135)으로부터 제거한다. 도 21에서는 도 20에 도시된 구조물을 뒤집어서 도시하였다.
기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다. 이때, 기판(101)을 완벽하게 제거하기 위하여 볼록부(103) 사이에 위치한 버퍼층(도시하지 않음) 및 발광 구조물(135)도 함께 제거할 수 있다.
이어서, 도 22에 도시한 바와 같이, 발광 구조물(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조물(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
이어서, 도 23에 도시한 바와 같이, 보호 부재(140) 및 발광 구조물(135) 상에 패시베이션층(180)을 형성하고, 제1 도전형 반도체층(110)의 상면이 노출되도록 패시베이션층(180)을 선택적으로 제거한다.
이어서, 도 24에 도시한 바와 같이, 발광 소자에 제1 전극(112)을 형성하고 칩 분리 공정을 하여 단위 칩 영역으로 분리하여 도 24의 발광 소자를 복수 개 제조할 수 있다.
여기서, 전도성 지지 기판(175)은 발광 구조물(135)을 지지하며 제1 전극(112)과 함께 발광 구조물(135)에 전원을 제공할 수 있다. 전도성 지지 기판(175)은 전도성 물질 또는 반도체 물질을 포함할 수 있다. 예를 들어, 전도성 지지 기판(175)이 Cu, Au, Ni, Mo, Cu-W, 캐리어 웨이퍼(예:Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 등)중 적어도 하나를 포함할 수 있다.
이러한 전도성 지지 기판(175) 상에 접합층(170)이 형성될 수 있다. 접합층(170)은 본딩층으로서, 반사층(160)과 보호 부재(140) 아래에 형성될 수 있다. 접합층(170)은 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어, 반사층(160), 오믹층(150) 및 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다.
접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
이러한 접합층(170) 상에는 반사층(160)이 형성될 수 있다. 반사층(160)은 발광 구조물(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(104)의 발광 효율을 개선시켜 줄 수 있다.
예를 들어, 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 반사층(160)은 상술한 금속 또는 합금과, ITO, IZO, IZTO, IAZO, IGTO, IGZO, AZO, ATO, GZO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.
반사층(160) 상에 오믹층(150)이 형성될 수 있다. 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조물(135)에 전원이 원활히 공급될 수 있도록 한다. 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, In, Zn, Sn, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.
이와 같이 실시예에서는 반사층(160)의 상면이 오믹층(150)과 접촉하는 것을 예시하였다. 그러나 반사층(160)이 보호 부재(140), 전류 차단층(145) 또는 발광 구조물(135)과 접촉하는 것도 가능하다.
이러한 오믹층(150)과 제2 도전형의 반도체층(130) 사이에는 전류 차단층(145)이 형성될 수 있다. 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다.
전류 차단층(145)은 제1 전극(112)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 제1 전극(112)과 전도성 지지 기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(104)의 발광 효율을 향상시킬 수 있다.
전류 차단층(145)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
이와 같이 오믹층(150)이 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 오믹층(150)과 전류 차단층(145)이 서로 이격되어 배치되거나, 오믹층(150)이 전류 차단층(145)의 측면에만 접촉할 수도 있다. 또는, 전류 차단층(145)이 반사층(160)과 오믹층(150) 사이에 형성될 수도 있다.
상술한 접합층(170)의 상면의 둘레 영역에 보호 부재(140)가 형성될 수 있다. 즉, 보호 부재(140)는 발광 구조물(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. 보호 부재(140)는 일부분이 발광 구조물(135)과 수직 방향에서 중첩될 수 있다.
이러한 보호 부재(140)는 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 그리고 보호 부재(140)가 발광 구조물(135)과 전도성 지지 기판(175) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
또한, 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광 구조물(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 접합층(170)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 보호 부재(140)는 이러한 전기적 단락을 방지한다. 이에 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다.
보호 부재(140)는 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다.
그러나 실시예가 이에 한정되는 것은 아니며 보호 부재(140)가 금속으로 이루어질 수도 있으며 이 또한 본 발명의 범위에 속한다.
예를 들어, 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
그리고 오믹층(150) 및 보호 부재(140) 상에 발광 구조물(135)이 형성될 수 있다. 발광 구조물(135)의 측면은 발광 구조물(135)을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.
제2 도전형 반도체층(130)이 오믹층(150)과 보호 부재(140) 상에 위치하고, 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.
이하, 본 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 25을 참조하여 설명한다. 도 25은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 25를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(30)와, 이 패키지 몸체(30)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 이 패키지 몸체(30)에 설치되어 제1 및 제2 전극층(31, 32)과 전기적으로 연결되는 발광 소자(100)와, 이 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
패키지 몸체(30)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시예가 이러한 물질에 한정되는 것은 아니다.
패키지 몸체(30)에는 상부가 개방되는 캐비티(34)가 형성된다. 캐비티(34)의 측면은 캐비티(34)의 바닥면에 수직하거나 경사질 수 있다.
이러한 패키지 몸체(30)에는 발광 소자(100)에 전기적으로 연결되는 제1 전극층(31) 및 제2 전극층(32)이 배치된다. 이러한 제1 전극층(31) 및 제2 전극층(32)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있으며, 이 표면에 다른 금속층이 도금될 수도 있다. 제1 전극층(31) 및 제2 전극층(32)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.
이러한 제1 및 제2 전극층(31, 32)은 발광 소자(100)에 전원을 제공한다. 또한, 제1 및 제2 전극층(31, 32)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
캐비티(34) 내에는 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되면서 발광 소자(100)가 위치한다. 발광 소자(100)는 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 발광 소자(100)가 상기 제1 전극층(31)과 와이어(50)를 통해 전기적으로 연결되고 제2 전극층(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
본 실시예에서는 패키지 몸체(30)의 캐비티(34) 내에 발광 소자(100)가 위치한 것을 예시하였으나, 실시예가 이에 한정되는 것이 아니다. 따라서, 패키지 몸체(30)가 캐비티(34)를 구비하지 않고, 발광 소자(100)가 몸체(30)의 상면에 위치하는 것 등도 가능하다.
이 발광 소자(100)를 포위하면서 몰딩 부재(40)가 형성되어 발광 소자(100)를 보호할 수 있다. 또한, 이 몰딩 부재(40)에는 형광체가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
그러나 실시예가 이에 한정되는 것은 아니며, 형광체가 몰딩 부재(40)에 위치한 코팅층 내에 위치하거나 발광 소자(100)를 감싸는 코팅층 내에 위치하는 것도 가능하다. 또는, 몰딩 부재(40) 상에 위치한 렌즈(도시하지 않음) 내에 형광체가 위치하는 것도 가능하다.
형광체로는 가넷(garnet)계 형광체, 실리케이트(silicate)계 형광체, 나이트라이드(nitride)계 형광체, 옥시나이트라이드(oxynitride)계 형광체 등의 다양한 물질이 사용될 수 있다. 또한, 형광체로는 단일의 형광체를 사용하거나, 복수의 형광체 혼합하여 사용할 수 있다.
도면 및 상술한 설명에서는 도 1의 발광 소자(100)가 적용된 것을 예시로 하였으나, 실시예가 이에 한정되는 것은 아니며, 도 6 내지 도 8의 발광 소자가 적용될 수 있다.
상술한 실시예의 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템으로 기능할 수 있다. 이를 도 26 및 도 27을 참조하여 설명한다.
도 26은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 26의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다.
도 26을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 이 바텀 커버(1140) 내에 배치된 광 가이드 부재(1120), 이 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 광가이드 부재(1120) 아래에는 반사 시트(1130)가 배치될 수 있다.
바텀 커버(1140)는 광가이드 부재(1120), 발광 모듈(1100) 및 반사 시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 광가이드 부재(1120)에 빛을 제공한다.
도시된 것처럼, 발광 모듈(1110)은 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 발광 모듈(1110)은 바텀 커버(1140) 내에서 광가이드 부재(1120)의 아래에 배치되어, 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다.
광가이드 부재(1120)는 바텀 커버(1140) 내에 배치될 수 있다. 광가이드 부재(1120)는 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널(미도시)로 가이드할 수 있다.
이러한 광가이드 부재(1120)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 이 도광판을 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
이 광가이드 부재(1120)의 상측에 광학 시트(1150)이 배치될 수 있다.
이 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 광학 시트(1150)이 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 이 경우, 확산 시트(1150)는 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다.
광가이드 부재(1120)의 아래에는 반사 시트(1130)가 배치될 수 있다. 반사 시트(1130)는 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. 이 반사 시트(1130)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 27은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 27의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 27을 참조하면, 조명 유닛(1200)은, 케이스 몸체(1210), 이 케이스 몸체(1210)에 설치된 발광 모듈(1230), 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
케이스 몸체(1210)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.
발광 모듈(1230)은, 기판(700) 및 이 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
기판(700) 상에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.
발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자(LED: Light Emitting Diode)를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.
발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있으며, 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
연결 단자(1220)는 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 27에 도시된 것에 따르면, 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 신뢰성이 우수한 발광 소자 패키지를 포함함으로써, 우수한 신뢰성을 가질 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 서로 반대되는 제1 면 및 제2 면을 가지며, 상기 제1 면에 복수의 볼록부가 형성되는 기판; 및
    상기 제1 면 위에, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물을 포함하고,
    상기 발광 구조물은 상기 볼록부가 형성된 부분에 홀을 구비하며, 상기 볼록부의 상부에 오목부가 형성되고, 상기 오목부에 상기 홀이 위치하는 발광 소자.
  2. 제1항에 있어서,
    평면으로 볼때, 상기 홀이 상기 볼록부의 중앙부에 위치하는 발광 소자.
  3. 제1항에 있어서,
    상기 홀이 상기 볼록부로부터 상기 발광 구조물의 상면까지 연장되고, 상기 홀의 측면과 상기 제2 면이 서로 수직한 발광 소자.
  4. 제1항에 있어서,
    상기 홀은 상기 볼록부와 접촉되어 상기 볼록부로부터 상기 발광 구조물의 상면까지 연장되는 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 홀의 평면이 원형 또는 육각형이고, 상기 홀이 상기 볼록부와 일대일 대응하는 발광 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 각 볼록부의 면적에 대하여 상기 각 홀의 면적이 10~30%이며, 상기 홀의 폭이 0.1㎛ 이상인 발광 소자.
  11. 삭제
  12. 삭제
KR1020110048980A 2011-05-24 2011-05-24 발광 소자 KR101803569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110048980A KR101803569B1 (ko) 2011-05-24 2011-05-24 발광 소자
US13/450,078 US20120298953A1 (en) 2011-05-24 2012-04-18 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048980A KR101803569B1 (ko) 2011-05-24 2011-05-24 발광 소자

Publications (2)

Publication Number Publication Date
KR20120130914A KR20120130914A (ko) 2012-12-04
KR101803569B1 true KR101803569B1 (ko) 2017-12-28

Family

ID=47218625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048980A KR101803569B1 (ko) 2011-05-24 2011-05-24 발광 소자

Country Status (2)

Country Link
US (1) US20120298953A1 (ko)
KR (1) KR101803569B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082349B2 (en) * 2011-08-30 2015-07-14 Sharp Laboratories Of America, Inc. Multi-primary display with active backlight
TWI499077B (zh) * 2012-12-04 2015-09-01 High Power Opto Inc 半導體發光元件
US8816361B1 (en) * 2013-04-11 2014-08-26 Phecda Technology Co. Ltd. Structure combining solar cell and light emitting element
KR102328457B1 (ko) * 2015-05-29 2021-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
CN105355743B (zh) * 2015-12-14 2018-04-17 厦门市三安光电科技有限公司 发光二极管及其制作方法
US10043941B1 (en) 2017-01-31 2018-08-07 International Business Machines Corporation Light emitting diode having improved quantum efficiency at low injection current

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
WO2002065556A1 (fr) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Element de source lumineuse a semi-conducteur a base de nitrure et son procede de realisation
JP4192494B2 (ja) * 2002-05-14 2008-12-10 カシオ計算機株式会社 発光パネル
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
TW200832744A (en) * 2007-01-26 2008-08-01 Delta Electronics Inc Light-emitting diode package and manufacturing method thereof
KR101393785B1 (ko) * 2007-05-21 2014-05-13 엘지이노텍 주식회사 반도체 발광 소자 및 그 제조방법
WO2009002129A2 (en) * 2007-06-27 2008-12-31 Epivalley Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR101449000B1 (ko) * 2007-09-06 2014-10-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7977695B2 (en) * 2007-09-21 2011-07-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
JP4768894B2 (ja) * 2009-09-07 2011-09-07 エルシード株式会社 半導体発光素子
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2011119333A (ja) * 2009-12-01 2011-06-16 Sharp Corp 窒化物半導体発光素子
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101047639B1 (ko) * 2010-04-19 2011-07-07 엘지이노텍 주식회사 반도체 발광소자, 발광 소자 패키지 및 반도체 발광 소자 제조방법
EP2403019B1 (en) * 2010-06-29 2017-02-22 LG Innotek Co., Ltd. Light emitting device
JP5222916B2 (ja) * 2010-09-17 2013-06-26 シャープ株式会社 半導体基材の製造方法、半導体装置、および電気機器
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
US20130186467A1 (en) * 2010-09-30 2013-07-25 Mitsubishi Rayon Co., Ltd. Mold having fine uneven structure in surface, method of manufacturing article having fine uneven structure in surface, use of article, laminated body expressing iris color, and surface-emitting body
EP2664430B1 (en) * 2011-01-14 2016-11-30 JX Nippon Oil & Energy Corporation Method for producing mold for fine pattern transfer, method for producing diffraction grating using same, and method for manufacturing organic el element which comprises the diffraction grating
CN103107257B (zh) * 2011-11-10 2015-09-09 展晶科技(深圳)有限公司 Led磊晶结构及制程
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
CN103187495B (zh) * 2011-12-27 2015-09-02 展晶科技(深圳)有限公司 发光二极管芯片及其制造方法
KR20130084848A (ko) * 2012-01-18 2013-07-26 한국전자통신연구원 유기 발광 소자 및 유기 발광 소자 제조 방법
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5673581B2 (ja) * 2012-02-24 2015-02-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
JP6110695B2 (ja) * 2012-03-16 2017-04-05 株式会社半導体エネルギー研究所 発光装置
JP5710532B2 (ja) * 2012-03-26 2015-04-30 株式会社東芝 半導体発光装置及びその製造方法
US8816379B2 (en) * 2012-05-17 2014-08-26 High Power Opto, Inc. Reflection curved mirror structure of a vertical light-emitting diode

Also Published As

Publication number Publication date
US20120298953A1 (en) 2012-11-29
KR20120130914A (ko) 2012-12-04

Similar Documents

Publication Publication Date Title
EP2434545B1 (en) Light emitting device
EP2378573B1 (en) Light emitting diode and light emitting diode package
US9595647B2 (en) Light emitting device and light emitting device package
EP2423987B1 (en) Light emitting diode, light emitting diode package and light unit having the same
US8426883B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101803569B1 (ko) 발광 소자
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
EP2390934A2 (en) Light emitting device and light emitting device package
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101693869B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20120022091A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120052789A (ko) 발광 소자
KR20120087037A (ko) 발광 소자 및 발광 소자 패키지
KR20120088046A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant