KR101631599B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101631599B1
KR101631599B1 KR1020090118452A KR20090118452A KR101631599B1 KR 101631599 B1 KR101631599 B1 KR 101631599B1 KR 1020090118452 A KR1020090118452 A KR 1020090118452A KR 20090118452 A KR20090118452 A KR 20090118452A KR 101631599 B1 KR101631599 B1 KR 101631599B1
Authority
KR
South Korea
Prior art keywords
layer
type cladding
cladding layer
substrate
groove
Prior art date
Application number
KR1020090118452A
Other languages
English (en)
Other versions
KR20110061910A (ko
Inventor
이재원
민복기
김준연
탁영조
정형수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090118452A priority Critical patent/KR101631599B1/ko
Priority to US12/801,198 priority patent/US8525201B2/en
Publication of KR20110061910A publication Critical patent/KR20110061910A/ko
Priority to US13/950,845 priority patent/US8703512B2/en
Application granted granted Critical
Publication of KR101631599B1 publication Critical patent/KR101631599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

발광 소자 및 그 제조 방법이 개시된다.
개시된 발광 소자는 기판, n형 클래드층, 활성층, 및 p형 클래드층을 포함하고, 상기 기판 위에 그루브와 메사를 가지는 요철 패턴이 구비되고, 상기 그루브와 메사 중 적어도 하나에 반사막이 구비되어, 활성층에서 생성된 빛이 상기 반사막에서 반사되어 밖으로 추출된다.

Description

발광 소자 및 그 제조 방법{Light Emitting Device and method for manufacturing the same}
발광 효율을 증가시킨 발광 소자 및 그 제조 방법에 관한 것이다.
반도체 발광 소자는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어를 만들어 내고, 이들의 재결합에 의해 발광된다. 반도체 발광 소자는 크게 발광 다이오드와 레이저 다이오드로 나뉠 수 있으며, 발광 다이오드는 전력 소모가 상대적으로 적으면서도 밝기가 밝아 고효율, 친환경적인 광원으로서 디스플레이, 광통신, 자동차, 일반 조명 등 다양한 분야에 사용된다.
발광 소자는 발광 성능이 좋아야 하며, 발광 소자의 발광 성능을 판정하는 기준 요소 중 하나로 발광효율이 있다. 발광효율은 내부 양자 효율(internal quantum efficiency), 추출 효율(extraction efficiency), 동작 전압(operation voltage)의 세 가지 요소에 의해 주로 결정된다. 내부 양자 효율은 발광 소자를 통과하는 전자들에 대해 얼마나 많은 광자가 만들어지는가에 대한 특성 값으로, 이는 반도체 물질의 품질과 활성 영역에 대한 설계에 의해 결정될 수 있다. 추출 효율은 이렇게 생성된 광자가 반도체 칩 밖으로 빠져 나오는 양에 대한 비율을 나타낸다. 반도체와 주변 물질 사이의 높은 굴절률 차이로 인해 생성된 광자들이 내부적으로 여러 번 반사를 하면서 다시 칩 내부로 흡수되기도 한다. 따라서, 추출 효율은 반도체 칩 내부에서의 다중 반사나 흡수 과정에서 잃게 되는 광자에 의해 제한을 받는다. 동작 전압은 활성 영역의 에너지 밴드 갭과 발광 소자의 전기적인 저항에 의해 결정된다.
본 발명의 실시예들은 발광 효율을 증가시킨 발광 소자를 제공한다.
본 발명의 실시예들은 발광 효율을 증가시킨 발광 소자의 제조 방법을 제공한다.
본 발명의 일실시예에 따른 발광 소자는, 기판; 상기 기판 위에 구비된 것으로, 복수 개의 그루브와 상기 복수 개의 그루브 사이에 위치하는 메사를 가진 요철 패턴; 상기 그루브의 측면에 구비된 제1반사막; 상기 요철 패턴의 상부에 구비된 n형 클래드층; 상기 n형 클래드층 위에 구비된 활성층; 상기 활성층 위에 구비된 p형 클래드층; 상기 기판의 일면에 구비된 제1전극; 및 상기 p형 클래드층의 일면에 구비된 제2전극;을 포함한다.
본 발명의 일측면에 따르면, 상기 메사의 상면과 상기 제1 반사막 위에 버퍼층이 더 구비될 수 있다.
본 발명의 다른 측면에 따르면, 상기 그루브의 상부와 n형 클래드층 사이에 공간이 구비될 수 있다.
본 발명의 다른 측면에 따르면, 상기 메사의 상면에 제2반사막이 더 구비되고, 상기 제2반사막 위와 상기 그루브의 바닥면에 각각 버퍼층이 구비될 수 있다.
본 발명의 다른 측면에 따르면, 상기 n형 클래드층이 선택적 측방향 과성장(Epitaxial Lateral Overgrowth ;ELOG)에 의해 성장될 수 있다.
본 발명의 다른 측면에 따르면, 상기 이웃하는 그루브 사이의 간격이 10nm-100㎛ 범위를 가지고, 그루브의 깊이가 10nm-100㎛ 범위를 가질 수 있다.
본 발명의 다른 측면에 따르면, 상기 그루브의 측면이 경사면을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 상기 요철 패턴이 기판과 별도의 몸체로 구비된 유전층에 형성될 수 있다.
본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 기판 상부에 마스크층을 증착하는 단계; 상기 마스크층을 이용하여 상기 기판에 그루브와 메사를 가지는 요철 패턴을 형성하는 단계; 상기 그루브의 내부 면과 메사의 상부면에 반사막을 증착하는 단계; 상기 그루브의 내부 면의 바닥면 또는 상기 메사의 상부면에서 상기 기판의 일부가 노출되도록 하는 단계; 상기 노출된 기판 상에 n형 클래드층을 성장하는 단계; 상기 n형 클래드층의 상부에 활성층을 형성하는 단계; 상기 활성층 상부에 p형 클래드층을 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 발광 소자의 제조 방법은, 기판에 유전층을 증착하는 단계; 상기 유전층을 식각하여 그루브와 메사를 가지는 요철 패턴을 형성하는 단계; 상기 그루브의 내부 면과 메사의 상부면에 반사막을 증착하는 단계; 상기 그루브의 바닥면에서 상기 기판의 일부가 노출되도록 식각하는 단계; 상기 노출된 기판 상에 n형 클래드층을 성장하는 단계; 상기 n형 클래드층의 상부에 활성층을 형성하는 단계; 상기 활성층 상부에 p형 클래드층을 형성하는 단계;를 포함한다.
본 발명의 실시예들에 따른 발광 소자는 반사막 내재 패턴(reflecting layer embedded pattern)을 구비하여 광추출 효율을 증대시킴으로써 발광 효율을 증가시킨다. 그리고, 활성층에서 나온 광을 반사시켜 외부로 방출되도록 하는 반사막의 면적이 넓게 제조된다.
이하, 본 발명의 실시예에 따른 발광 소자 및 그 제조 방법에 대해 첨부 도면을 참조하여 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
도 1a 내지 도 1g는 본 발명의 일실시예에 따른 발광 소자의 제조 단계를 도시한 것이다.
도 1a를 참조하면, 기판(10)에 마스크층(13)을 증착한다. 상기 마스크층(13)은 예를 들어, 포토레지스트 또는 SiNx 등과 같은 유전층을 포함할 수 있다. 상기 기판(10)으로는 예를 들어, 실리콘 기판, GaN 기판 또는 Ga2O3 기판이 사용될 수 있다. 실리콘 기판으로는 예를 들어 Si(111)기판이 사용될 수 있다. 상기 마스크층(13)은 기판(10)의 표면을 세정한 후 증착될 수 있다. 도 1b에 도시된 바와 같이 상기 마스크층(13)을 이용하여 상기 기판(10)을 식각하여 패터닝한다. 식각 방법으로는 예를 들어 건식 식각 방법이 사용될 수 있다. 패터닝을 통해 상기 기판(10)에 는 그루브(15)와 메사(17)를 가지는 요철 패턴이 형성될 수 있다. 상기 그루브(15)의 횡단면은 사각형, 원, 다각형 또는 이들의 조합에 의한 형상을 가질 수 있다. 상기 그루브(15)의 종단면은 U자형, V자형 등 다양한 형상을 가질 수 있다.
요철 패턴을 형성시, 건식 식각 조건을 제어하여 마스크층(13) 아래에서 횡방향의 식각 속도가 종방향의 식각 속도보다 빠른 이방성 식각을 함으로써, 경사 측면(15a)을 가지는 그루브(15)를 형성할 수 있다. 상기 그루브(15)들 사이에는 마스크층(13)에 의해 식각이 되지 않은 메사(17)가 형성될 수 있다. 도 1c를 참조하면, 상기 요철 패턴 위에 반사막(23)을 증착한다.
상기 이웃하는 그루브 사이의 간격이 10nm-100㎛ 범위를 가지고, 그루브의 깊이가 10nm-100㎛ 범위를 가질 수 있다. 상기 그루브(15)가 10-1000nm의 나노 스케일(scale)을 가지는 경우, 후술할 클래드층을 성장 시 나노로드(nanorod) 또는 나노와이어(nanowire) 형태로 성장할 수 있다. 또는, 상기 1-100 ㎛의 스케일로 하여 벌크 형태로 클래드층을 성장할 수 있다. 나노미터 스케일로 성장 시 전위 밀도(dislocation density)가 낮아져, 구조 결함 밀도를 더욱 낮출 수 있다. 상기 그루브(15)의 크기는 반사도, 전기 전도도, 저항 및 ELOG(Epitaxial Lateral Over Growth)시 필요한 수평 성장 거리등을 고려하여 조절할 수 있다. 반사도를 높이기 위해서는 반사막(23)이 증착된 면적비(R)가 넓어야 하는 한편, 저항을 줄이기 위한 전류 통로를 확보하기 위해서는 반사막이 증착되지 않은 면적비(1-R)가 커야 한다. 기판 상에 성장할 n형 클래드층의 구조 결함을 작게 하기 위해서는 n형 클래드층이 기판 상에서 수직 성장하는 면적, 즉 반사막이 증착되지 않은 면적비(1-R)가 작아 야 하지만, R이 증가할수록 n형 클래드층이 수평 성장해야 하는 거리가 증가하므로 연속적인 박막을 만드는데 성장 시간이 오래 걸릴 수 있다. 이러한 점들을 고려하여 그루브 패턴의 크기를 정할 수 있다.
활성층에서 나온 광의 추출 효율을 높이기 위해서는 증착되는 반사막의 반사도가 높아야 한다. 예를 들어, 상기 반사막(23)은 금속막 또는 유전막을 포함할 수 있다. 예를 들어, 금속막은 Ag, Al, Au, Ti, ZrB2, ZrN, HfxZr1-zB2, TiN, Cr으로 이루어진 그룹으로부터 선택된 적어도 하나의 물질로 이루어질 수 있다. 유전막으로는 분산브레그반사층(Distributed Bragg Reflector; 이하, DBR이라고 함)이 구비될 수 있다. DBR은 서로 다른 굴절률을 가지는 물질층이 교대로 적층되어 형성될 수 있다. 예를 들어, 유전체 DBR은 SiO2와 SiC가 적어도 한 쌍 이상 교대로 적층된 구조를 가질 수 있다. 상기 반사막(23)은 PVD (physical vapor deposition) 방법으로 상온 또는 고온에서 진공 증착될 수 있다.
상기 반사막(23)의 증착시 기판(10)을 기울여 그루브(15)의 측면(15a)에도 반사막을 증착한다. 이렇게 함으로써 측면(15a)에 입사되는 광의 손실을 막을 수 있다. 반사막이 그루브의 측면에 증착되지 않은 경우, 반사막의 반사도가 입사 광의 입사각에 따라 달라지고, 반사막이 증착되지 않은 기판의 옆면에서 재흡수가 일어나면 광 추출 효율이 낮아질 수 있다. 이를 방지하고, 기판에 반사막이 증착되는 면적을 넓혀 광 추출 효율을 높이기 위해 그루브(15)의 측면에 반사막을 증착한다.
한편, 상기 반사막(15)을 증착하기 전에 그루브 패턴 표면에 보호 막(protecting layer)(20)을 먼저 증착할 수 있다. 상기 보호막(20)은 고온에서 클래드층을 성장시 상기 반사막과 기판(10)이 반응을 일으켜 변형이 되는 것을 방지할 수 있다.
도 1d를 참조하면, 보호막(20)과 반사막(23)을 증착한 후, 상기 마스크층(13)을 식각 또는 리프트-오프(lift-off) 방법으로 제거하여 클래드층이 성장될 기판 표면을 노출시킨다. 클래드층이 성장될 기판 표면은 요철 패턴의 그루브 또는 메사에 대응되는 영역을 포함할 수 있다. 도 1d에서는 요철 패턴의 메사(17)에 대응되는 영역의 기판이 노출된 예를 보여준다.
다음, 도 1d에 도시된 패턴 위에 버퍼층(25)을 증착할 수 있다. 상기 버퍼층(25)은 기판(10)과 이후에 성장될 클래드층 사이의 격자 상수 및 열팽창 계수 차로 인해 격자 결함과 크랙이 발생하는 것을 줄이기 위해 증착될 수 있다. 상기 버퍼층(25)은 응력 보상층(stress compensating layer)과 결정핵생성층(nucleation layer) 중 적어도 하나를 포함할 수 있다. 예를 들어, 응력 보상층은 클래드층을 성장한 후 냉각 중 발생하는 인장 응력(tensile stress)을 보상하기 위해 구비되는 것으로, 클래드층을 성장시 압축 응력(compressive stress)이 누적되도록 클래드층보다 격자 상수가 작은 물질로 형성될 수 있다. 또한, 결정핵생성층은 클래드층과 격자상수가 비슷한 물질로 형성될 수 있다. 예를 들어, 결정핵생성층은 AlN 또는 AlxGa1-xN(0≤x<1) 등과 같은 물질로 형성될 수 있다. 또는 ZrN, ZrB2 등의 금속 버퍼층(metallic buffer layer)을 PVD로 증착하여 결정핵성성층으로 사용할 수 있다.
또한, 응력보상층을 구비하여 크랙 없는(crack-free) 클래드층의 성장 두께를 증가시킬 수 있다. 응력보상층은 예를 들어, AlxGa1-xN, AlxGa1-xN/GaN 초격자(superlattice) 등으로 형성될 수 있다. 상기 응력보상층은 순차적인 격자 상수의 조절을 통한 격자 결함 감소를 위해 AlxGa1-xN의 조성비를 점진적(graded) 방식 또는 계단형(step-wise) 방식으로 조절하면서 형성될 수 있다.
본 실시예에서는 기판이 요철 패턴을 구비하므로 클래드층을 냉각 시 기판으로부터 직접적으로 받는 열팽창 계수 차이로 인한 영향을 감소시킬 수 있다.
도 1f는 n형 클래드층(30)을 성장하는 단계를 보여준 것이다. n형 클래드층(30)은 선택적 측방향 과성장(Epitaxial Lateral Overgrowth ;ELOG)에 의해 성장될 수 있다. n형 클래드층은 제1방향으로 성장한 제1 n형 클래드층(30a)과 제2방향으로 성장한 제2 n형 클래드층(30b)을 포함할 수 있다. n형 클래드층(30)을 성장 시, 초기에는 수직 방향 성장을 한다. 제1두께로 수직 방향 성장을 한 후에, 성장 조건을 바꾸어 수평 방향의 성장 속도가 커지도록 한다. 제1두께는 수십 nm - 1μm 정도의 범위를 가질 수 있다. 수직방향 성장에서 수평방향 성장으로 성장 조건을 변경할 때, 온도를 높이거나, 압력을 낮추거나, V/Ⅲ족 소스 게스 플로우(source gas flow) 비율을 증가시킬 수 있다. 예를 들어, Nitrogen source gas flow 대 Ga source gas flow 비율을 증가시킬 수 있다. 계속 수평 성장 조건을 유지하거나 변경시켜 원하는 제2두께의 수평 방향 성장을 할 수 있다. n형 클래드층은 질화물 반도체, 예를 들어, 갈륨나이트라이드(GaN)로 형성될 수 있다.
한편, 제1 n형 클래드층(30a)을 성장시 그루브(15)에 클래드층을 성장하기 위한 물질, 예를 들어 질화물(27)이 상기 그루브(15)에 대응되는 영역에 누적되어 클래드 물질층(27)이 형성될 수 있다. 상기 그루브(15)에는 반사막(23)이 적층되어 있기 때문에, 그루브 위에서는 질화물이 성장되지 않고 다결정 또는 비정질 상으로 증착 또는 누적될 수 있다. 이러한 점을 고려하여, 상기 그루브(15)는 성장할 n형 클래드층의 두께에 비례해 수 마이크로미터(micrometer scale)의 깊이를 가질 수 있다. 그럼으로써, n형 클래드층의 성장시 그루브(15)에 다결정 또는 비정질 상으로 증착 또는 누적되는 질화물(27)이 그루브 밖으로 오버플로우(overflow)하여 n형 클래드층의 성장을 방해하는 것을 방지할 수 있다.
각 메사에 대응되는 영역에서 수직 및 수평 방향으로 성장한 n형 클래드층은 그루브 영역 위에서 만난다. 각 메사 영역에서 성장된 층이 만날 때 미스오리엔테이션(misorientation) 및 전위(dislocation)가 발생할 수 있으므로, 미스오리엔테이션과 전위를 감소시키도록 수평 성장 정도를 조절한다. 제2 n형 클래드층(30b)의 성장시 상기 클래드 물질층(27) 위에는 성장이 일어나지 않아 공간(28)이 형성될 수 있다. 다시 말하면, 반사막이 있는 그루브와 n형 클래드층(30) 사이에 공간(28)이 형성될 수 있다. 그럼으로써, 기판(10) 또는 버퍼층(25)과 n형 클래드층(30)이 접하는 면적이 감소되어 기판 또는 버퍼층과 n형 클래드층 사이의 격자 상수 차로 인해 발생하는 격자 결함을 감소시킬 수 있다. 한편, 상기 버퍼층(25) 없이 기판의 노출면에 n형 클래드층을 성장하는 것도 가능하다.
도 1g에 도시된 바와 같이 상기 n형 클래드층(30)을 성장한 후, 활성층(35)과 p형 클래드층(37)을 성장한다. 활성층(35)과 p형 클래드층(37)의 성장방법으로 는 잘 알려진 다양한 방법을 사용할 수 있다. 예를 들어, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), HCVD 법(halide chemical vapor deposition) 등이 사용될 수 있다.
상기 활성층(35)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, 예를 들어, InGaN 기반의 질화물 반도체층으로 이루어지며, 밴드갭 에너지를 제어함으로써 그 발광 파장 대역이 조절된다. 활성층(35)은 양자우물층과 장벽층을 포함하며, 예를 들어 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN로 이루어진 양자우물층과 장벽층을 포함할 수 있다. 양자우물층은 단일양자우물층(single quantum well) 또는 다중양자우물층(multi quantum well)으로 이루어질 수 있다. p형 클래드층(37)은 Ⅲ-Ⅴ족 질화물 반도체 물질로 형성될 수 있으며, 예를 들어, p형 GaN로 형성될 수 있다. 도펀트(dopant)로는 Mg, Ca, Zn, Cd, Hg 등의 p형 도펀트가 사용될 수 있다.
그리고, 상기 p형 클래드층(37) 상면에 p형 전극(40)을, 상기 기판(10)의 하면에 n형 전극(45)을 형성한다. 상기 p형 전극(40)과 n형 전극(45)은 Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo로 이루어진 그룹으로부터 선택된 적어도 하나의 물질로 이루어지거나 ITO, ZrB, ZnO, InO, SnO 중 어느 하나로 이루어질 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 반사막(23)이 내재된 수직형 발광 소자로서, 상기 기판(10)을 제거하지 않더라도 활성층(35)에서 생성된 빛이 상기 반사막(23)에서 반사되어 p형 클래드층(37)을 통과하여 추출된다. 기판(10)에 그루브(15)와 메사(17)를 가지는 요철 패턴이 구비되고, 상기 그루브(15)와 메사(17) 중 적어도 하나에 반사막이 구비될 수 있다. 상기 그루브(15)의 내부 면에 반사막(23)이 구비될 수 있으며, 최소한 상기 그루브(15)의 측면에 반사막이 구비될 수 있다. 상기 그루브(15)의 측면에 반사막(23)이 증착되어 반사 면적이 넓고, 빛의 입사 각도에 관계없이 빛을 반사할 수 있으므로, 발광 효율을 높일 수 있다. 또한, 상기 그루브(15)는 경사 측면을 구비할 수 있으며, 경사 측면에 반사막이 증착되어 발광 효율을 높일 수 있다.
도 2a 내지 도 2g를 참조하여 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법에 대해 설명한다.
도 2a에 도시된 바와 같이, 기판(100) 표면을 세정한 후, 기판(100) 상에 마스크층(103)을 증착한다. 상기 기판(100)은 실리콘 기판, GaN 기판 또는 Ga2O3 기판일 수 있으며, 상기 마스크층(103)은 유전체층 또는 DBR 층을 포함할 수 있다. 실리콘 기판의 경우 사파이어 기판이나 실리콘 카바이드 기판에 비해 가격이 저렴하고, 대구경 웨이퍼의 사용이 가능하여 원가 절감 및 생산성 증대가 가능하다. 도 2b에 도시된 바와 같이, 상기 마스크층(103)을 통해 건식 식각 방법으로 상기 기판(100)에 요철 패턴을 형성한다. 상기 요철 패턴은 그루브(105)와 메사(106)를 포함할 수 있다. 상기 그루브(105)는 측면(105a)과 바닥면(105b)을 포함할 수 있다. 이방성 식각을 통해 횡방향의 식각 속도가 종방향 식각 속도보다 우세하도록 하여 경사 측면을 가지는 요철 패턴을 형성할 수 있다. 그리고, n형 클래드층을 성장시키기 위해 상기 그루브(105)의 바닥면(105b)이 평평한 면을 가지도록 식각 조건 및 패턴의 크기를 조절한다.
도 2c에 도시된 바와 같이 상기 요철 패턴 위에 반사막(107)을 증착한다. 상기 그루브(105)의 측면에도 반사막(107)이 증착되도록 기판(100)을 좌우로 기울이면서 반사막(107)을 증착한다. 상기 반사막(107)으로는 반사도가 높은 금속층 또는 DBR층이 증착될 수 있다. 상기 반사막(107)을 증착하기 전에 기판 표면에 AlN 등의 보호막(108)을 먼저 증착할 수 있다.
도 2d를 참조하면, 건식 식각을 하여 상기 그루브(105)의 바닥면(105b)에 대응되는 기판을 노출시킨다. 여기서, 건식 식각에 의해 기판이 손상될 수 있으므로 습식 식각을 통해 기판 표면을 처리할 수 있다. 도 2e에 도시된 바와 같이 노출된 기판 면에 버퍼층(110)을 증착한다. 상기 버퍼층(110)은 도 1e를 참조하여 설명한 버퍼층(25)과 실질적으로 동일한 기능과 작용을 하는 것으로 여기서는 상세한 설명을 생략한다.
그런 다음, 도 2f에 도시된 바와 같이 상기 버퍼층(110) 위에 n형 클래드층(115)을 성장한다. n형 클래드층(115)은 ELOG(Epitaxial Lateral Over Growth)를 통해 성장될 수 있다. 상기 그루브(115)의 바닥면(105b)에 대응되는 버퍼층 위에 제1두께로 제1 n형 클래드층(115a)을 수직 방향으로 성장시킨다. 제1 n형 클래드층(115a)을 성장시 상기 메사(106)에 대응되는 영역 위에 클래드 물질층(113)이 적층될 수 있다. 상기 메사(106)에는 반사막(107)이 적층되어 있기 때문에, 메사 위 에서는 클래드 물질, 예를 들어 질화물이 성장되지 않고 다결정 또는 비정질 상으로 증착 또는 누적될 수 있다.
제1 n형 클래드층(115a)의 성장에 이어, 성장 조건을 바꾸어 수평 방향의 성장 속도를 증가시켜 제2두께로 제2 n형 클래드층(115b)을 수평 방향으로 성장시킨다. 수평 성장 조건을 유지하거나 변경하여 원하는 두께의 n형 클래드층(115)을 형성한다. n형 클래드층(115)은 질화물 반도체 예를 들어, 갈륨나이트라이드(GaN)로 형성될 수 있다.
도 2g를 참조하면, 상기 n형 클래드층(115) 위에 활성층(120), p형 클래드층(125) 및 p형 전극(130)을 형성한다. 그리고, 상기 기판(100)의 하면에 n형 전극(140)을 형성한다. 상기 p형 전극(130)과 n형 전극(140)은 Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo로 이루어진 그룹으로부터 선택된 적어도 하나의 물질로 이루어지거나 ITO, ZrB, ZnO, InO, SnO 중 어느 하나로 이루어질 수 있다.
도 2g에 도시된 발광 소자는 기판(100)과, 상기 기판(100)에 구비된 그루브(105)와 메사(106)를 가지는 요철 패턴과, 최소한 상기 그루브의 측면에 구비된 반사막(107)을 포함한다. 도 2g에 도시된 발광 소자에서는 반사막이 그루브의 측면(105a)과 메사(106)의 상부면에 구비된다. 그리고, n형 클래드층(115)이 그루브의 바닥면(105b)에서 성장될 수 있다. 상기 그루브의 측면(105a)과 n형 클래드층(115) 사이에 공간(108)이 구비될 수 있다.
도 3a 내지 도 3g를 참조하여 본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법에 대해 설명한다.
도 3a를 참조하면, 기판(200) 표면을 세정한 후, 상기 기판(200)상에 유전층(203)을 증착한다. 상기 유전층(203)은 예를 들어 SiO2 가 사용될 수 있다.
도 3b에 도시된 바와 같이 식각을 통해 상기 유전층(203)에 요철 패턴을 형성한다. 상기 요철 패턴은 그루브(205)와 메사(206)를 포함할 수 있다. 상기 그루브(205)는 측면(205a)과 바닥면(205b)을 포함할 수 있다. 상기 바닥면(205b)은 상기 기판(200)이 노출되어 형성될 수 있다.
도 3c에 도시된 바와 같이 상기 요철 패턴에 반사막(207)을 증착한다. 반사막(207)을 증착시 기판(200)을 좌우로 기울여 상기 반사막(207)이 측면(205a)에도 증착되도록 한다. 상기 반사막(207)은 금속층 또는 DBR을 포함할 수 있다. 도 3d에 도시된 바와 같이 건식 식각을 하여 상기 그루브의 바닥면(205b)에 대응되는 기판(200) 면이 노출되도록 한다. 도 3e를 참조하면, 도 3d에 도시된 패턴 위에 버퍼층(210)을 증착할 수 있다.
그런 다음, 도 3f에 도시된 바와 같이 상기 버퍼층(210) 위에 n형 클래드층(215)을 성장한다. n형 클래드층(215)은 ELOG(Epitaxial Lateral Over Growth)를 통해 성장될 수 있다. 상기 그루브의 바닥면(205b)에 있는 버퍼층 위에 제1두께로 제1 n형 클래드층(215a)을 수직 방향으로 성장시킨다. 이때, 메사(206) 상부면에는 반사막(107)이 있기 때문에, 메사 상부 쪽에서는 성장이 되지 않고 다결정 또는 비정질 상으로 클래드 물질층(213)이 누적될 수 있다. 제1 n형 클래드층(215a)의 성장에 이어서, 성장 조건을 바꾸어 수평 방향의 성장 속도를 증가시켜 제2두께로 제 2 n형 클래드층(215b)을 수평 방향으로 성장시킨다. 상기 n형 클래드층(215) 위에 활성층(220), p형 클래드층(225) 및 p형 전극(230)을 형성한다. 그리고, 상기 기판(200)의 하면에 n형 전극(240)을 형성한다.
도 3g에 도시된 발광 소자는 기판(200) 위에 적층된 유전층(203)에 그루브(205)와 메사(206)를 가지는 요철 패턴이 구비된다. 도 2g에 도시된 발광 소자와 비교할 때, 요철 패턴이 기판과 별도의 몸체로 구비된 유전층에 구비된 것에서 차이가 있다.
본 발명의 실시예에 따른 발광 소자는 기판 또는 유전층에 그루브와 메사를 가지는 요철 패턴을 구비하고, 최소한 상기 그루브의 측면에 반사막을 구비하여 활성층에서 생성된 광이 기판에서 흡수되는 것을 감소시킴으로써 발광 효율을 증대시킬 수 있다. 그리고, 기판의 광흡수량을 반사막을 통해 감소시킴으로써 기판을 제거하지 않아도 되므로, 기판을 제거하는 공정을 줄일 수 있다.
본 발명의 실시예에 따른 발광 소자는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타낸 것이다.
도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 나타낸 것이다.
도 3a 내지 도 3g는 본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법을 나타낸 것이다.
<도면 중 주요 부분에 대한 설명>
10,100,200...기판, 15,105,205...그루브
17,106,206...메사, 23,107,207...반사막
25,110,210...버퍼층, 30,115,215...n형 클래드층
35,120,220...활성층, 37,125,225...p형 클래드층
40,130,230...p형 전극, 45,140,240...n형 전극

Claims (21)

  1. 기판;
    상기 기판 위에 구비된 것으로, 복수 개의 그루브와 상기 복수 개의 그루브 사이에 위치하는 메사를 가진 요철 패턴;
    상기 그루브의 측면 및 하면에 구비되고, 상기 메사에 대응되는 영역의 기판을 노출시키는 제1반사막;
    상기 요철 패턴의 상부에 구비되어, 상기 메사에 대응되는 영역의 노출된 기판 상에 형성되는 n형 클래드층;
    상기 그루브에 대응되는 영역의 제1반사막 상에 누적되는 클래드 물질층;
    상기 n형 클래드층 위에 구비된 활성층;
    상기 활성층 위에 구비된 p형 클래드층;
    상기 기판의 일면에 구비된 제1전극; 및
    상기 p형 클래드층의 일면에 구비된 제2전극;을 포함하고,
    상기 n형 클래드층은 에피택셜층이고, 상기 클래드 물질층은 다결정 또는 비정질이며,
    상기 클래드 물질층의 상면 및 상기 n형 클래드층 사이에 공간이 형성되고, 상기 클래드 물질층 및 상기 n형 클래드층은 상기 공간에 의해 서로 분리되는 발광 소자.
  2. 제1항에 있어서,
    상기 메사의 상면과 상기 제1 반사막 위에 버퍼층이 더 구비되는 발광 소자.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 그루브의 상부와 n형 클래드층 사이에 공간이 구비되는 발광 소자.
  4. 제1항에 있어서,
    상기 메사의 상면에 제2반사막이 더 구비되고, 상기 제2반사막 위와 상기 그 루브의 바닥면에 각각 버퍼층이 구비되는 발광 소자.
  5. 제1항에 있어서,
    상기 n형 클래드층이 선택적 측방향 과성장(Epitaxial Lateral Overgrowth ;ELOG)에 의해 성장된 발광 소자.
  6. 제1항에 있어서,
    반사막은 금속막 또는 유전막을 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 유전막은 DBR층을 포함하는 발광 소자.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 그루브의 측면이 경사면을 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 요철 패턴이 기판과 별도의 몸체로 구비된 유전층에 형성된 발광 소자.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1 항에 있어서,
    상기 반사막은 상기 그루브의 내부 면의 바닥면 또는 상기 메사의 상부면에서 상기 기판의 일부가 노출되고,
    상기 n형 클래드층은 상기 노출된 기판과 접하는 발광 소자.
  11. 제1 항에 있어서,
    상기 클래드 물질층은 상기 그루브를 채우도록 누적되고,
    상기 n형 클래드층은,
    상기 노출된 기판의 상면으로부터 수직 방향으로 성장하여 형성된 제1 n형 클래드층과,
    상기 제1 n형 클래드층의 상면으로부터 수직 및 수평 방향으로 성장하여 상기 그루브 영역 상에서 서로 만나는 제2 n형 클래드층을 포함하고,
    상기 공간은,
    상기 클래드 물질층의 상면, 상기 제1 n형 클래드층, 및 상기 제2 n형 클래드층 사이의 공간으로, 상기 메사의 상면보다 높은 영역에 형성되는 것을 특징으로 하는 발광 소자.
  12. 기판;
    상기 기판 위에 구비된 것으로, 그루브와 상기 그루브 사이에 위치하는 메사를 가진 요철 패턴;
    상기 메사의 측면 및 상면에 구비되고, 상기 그루브에 대응하는 영역의 기판을 노출시키는 제1반사막;
    상기 요철 패턴의 하부에 구비되어, 상기 노출된 기판 상에 형성되는 n형 클래드층;
    상기 메사 상에 적층되는 클래드 물질층;
    상기 n형 클래드층 위에 구비된 활성층;
    상기 활성층 위에 구비된 p형 클래드층;
    상기 기판의 일면에 구비된 제1전극; 및
    상기 p형 클래드층의 일면에 구비된 제2전극;을 포함하고,
    상기 n형 클래드층은 에피택셜층이고, 상기 클래드 물질층은 다결정 또는 비정질이며,
    상기 그루브의 측면과, 상기 메사 상에 적층된 상기 클래드 물질층의 측면과, 상기 n형 클래드층 사이에 공간이 형성되는 발광 소자.
  13. 제12 항에 있어서,
    상기 n형 클래드층은,
    상기 노출된 기판의 하면으로부터 수직 방향으로 성장하여 형성된 제1 n형 클래드층과, 상기 제1 n형 클래드층의 상면으로부터 수평 방향으로 성장하여 상기 메사 영역 상에서 서로 만나는 제2 n형 클래드층을 포함하고,
    상기 공간은,
    상기 클래드 물질층의 측면, 상기 제1 n형 클래드층, 및 상기 제2 n형 클래드층 사이의 공간인 것을 특징으로 하는 발광 소자.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020090118452A 2009-12-02 2009-12-02 발광 소자 및 그 제조 방법 KR101631599B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090118452A KR101631599B1 (ko) 2009-12-02 2009-12-02 발광 소자 및 그 제조 방법
US12/801,198 US8525201B2 (en) 2009-12-02 2010-05-27 Light emitting device and method of manufacturing the same
US13/950,845 US8703512B2 (en) 2009-12-02 2013-07-25 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118452A KR101631599B1 (ko) 2009-12-02 2009-12-02 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110061910A KR20110061910A (ko) 2011-06-10
KR101631599B1 true KR101631599B1 (ko) 2016-06-27

Family

ID=44068187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118452A KR101631599B1 (ko) 2009-12-02 2009-12-02 발광 소자 및 그 제조 방법

Country Status (2)

Country Link
US (2) US8525201B2 (ko)
KR (1) KR101631599B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
TWI438933B (zh) * 2011-07-27 2014-05-21 Lextar Electronics Corp 發光二極體結構及其製造方法
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP5606465B2 (ja) * 2012-02-01 2014-10-15 株式会社東芝 半導体発光素子及びその製造方法
US8748904B2 (en) * 2012-02-02 2014-06-10 The Board Of Trustees Of The Leland Stanford Junior University Low loss nano-aperture
CN103187499B (zh) * 2013-03-07 2015-11-25 天津三安光电有限公司 发光二极管及其制作方法
JP6253638B2 (ja) 2013-03-21 2017-12-27 日本化薬株式会社 液晶シール剤及びそれを用いた液晶表示セル
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening
JP2015056608A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体パッケージおよび半導体装置
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR20150039926A (ko) * 2013-10-04 2015-04-14 엘지이노텍 주식회사 발광소자
KR20150064496A (ko) * 2013-12-03 2015-06-11 한국전자통신연구원 발광 다이오드 및 그 제조방법
DE112014006625T5 (de) * 2014-04-29 2017-02-09 Enraytek Optoelectronics Co., Ltd. Vertikales LED-Array-Element, das LED epitaktische Strukturen mit einem LED-Paket-Substrat integriert
WO2015181671A1 (en) * 2014-05-30 2015-12-03 Koninklijke Philips N.V. Light-emitting device with patterned substrate
US9344200B2 (en) 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9395489B2 (en) 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
KR101874229B1 (ko) 2017-01-23 2018-07-03 경희대학교 산학협력단 발광 소자의 제조 방법
WO2020013563A1 (ko) 2018-07-09 2020-01-16 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
KR102554230B1 (ko) * 2018-07-09 2023-07-12 서울바이오시스 주식회사 발광 소자
CN114068779B (zh) * 2021-11-16 2024-04-12 黄山博蓝特光电技术有限公司 应用于直下式背光led芯片的复合型衬底及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207699A (ja) * 2002-12-23 2004-07-22 Shogen Koden Kofun Yugenkoshi マクロ反射構造キャリアを有する発光素子

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990970A (en) * 1990-01-16 1991-02-05 General Motors Corporation Light emitting semiconductor having a rear reflecting surface
JP3346735B2 (ja) 1998-03-03 2002-11-18 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
US6376864B1 (en) * 1999-07-06 2002-04-23 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
US6967359B2 (en) * 2001-09-13 2005-11-22 Japan Science And Technology Agency Nitride semiconductor substrate production method thereof and semiconductor optical device using the same
US6903379B2 (en) * 2001-11-16 2005-06-07 Gelcore Llc GaN based LED lighting extraction efficiency using digital diffractive phase grating
DE60331490D1 (de) * 2002-05-15 2010-04-08 Panasonic Corp Lichtemittierendes Halbleiterelement
JP2005057220A (ja) 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
US7595511B2 (en) * 2003-08-08 2009-09-29 Sang-Kyu Kang Nitride micro light emitting diode with high brightness and method of manufacturing the same
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
KR20050070854A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 반도체 ｌｅｄ 소자
US7582910B2 (en) * 2005-02-28 2009-09-01 The Regents Of The University Of California High efficiency light emitting diode (LED) with optimized photonic crystal extractor
KR100638609B1 (ko) 2004-08-04 2006-10-26 삼성전기주식회사 질화물 반도체 결정성장방법 및 질화물 반도체 소자제조방법
US20060043400A1 (en) * 2004-08-31 2006-03-02 Erchak Alexei A Polarized light emitting device
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
US20060124943A1 (en) * 2004-12-14 2006-06-15 Elite Optoelectronics Inc. Large-sized light-emitting diodes with improved light extraction efficiency
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US7291864B2 (en) * 2005-02-28 2007-11-06 The Regents Of The University Of California Single or multi-color high efficiency light emitting diode (LED) by growth over a patterned substrate
KR100716790B1 (ko) * 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
KR100771227B1 (ko) 2006-03-17 2007-10-29 한국광기술원 유전체 ｄｂｒ을 구비한 질화물계 발광소자 및 이의제조방법
DE102006034847A1 (de) * 2006-04-27 2007-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR100831843B1 (ko) 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
KR100863804B1 (ko) 2007-04-19 2008-10-16 고려대학교 산학협력단 질화물 발광소자 및 그 제조 방법
KR20090016051A (ko) * 2007-08-10 2009-02-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
GB0722054D0 (en) * 2007-11-09 2007-12-19 Photonstar Led Ltd LED with enhanced light extraction
JP5315070B2 (ja) * 2008-02-07 2013-10-16 昭和電工株式会社 化合物半導体発光ダイオード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207699A (ja) * 2002-12-23 2004-07-22 Shogen Koden Kofun Yugenkoshi マクロ反射構造キャリアを有する発光素子

Also Published As

Publication number Publication date
US20110127554A1 (en) 2011-06-02
US20130309794A1 (en) 2013-11-21
US8525201B2 (en) 2013-09-03
US8703512B2 (en) 2014-04-22
KR20110061910A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
KR101631599B1 (ko) 발광 소자 및 그 제조 방법
TWI425558B (zh) 形成電路結構的方法
KR101329278B1 (ko) 반도체 발광 장치에서 성장되는 광자 결정
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JP4591276B2 (ja) 半導体発光素子の製造方法
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US20140145204A1 (en) Light-emitting diode and method for preparing the same
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8350278B2 (en) Nitride semiconductor light-emitting device
JPH11191659A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
KR20220100554A (ko) 자외선 발광 소자
US8581276B2 (en) Light emitting device and method of manufacturing the same
JP3545197B2 (ja) 半導体素子およびその製造方法
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
KR101265056B1 (ko) 모래시계 구조를 갖는 발광소자 및 그 제조방법
KR101171328B1 (ko) 고효율 발광 다이오드
JP2001274095A (ja) 窒化物系半導体素子およびその製造方法
US20230070171A1 (en) Light emitting diode and method of fabricating the same
KR101136230B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR100905859B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR20130065097A (ko) 발광 소자의 제조 방법
KR20130098761A (ko) 질화갈륨 기판을 갖는 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4