JP2015056608A - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2015056608A
JP2015056608A JP2013190751A JP2013190751A JP2015056608A JP 2015056608 A JP2015056608 A JP 2015056608A JP 2013190751 A JP2013190751 A JP 2013190751A JP 2013190751 A JP2013190751 A JP 2013190751A JP 2015056608 A JP2015056608 A JP 2015056608A
Authority
JP
Japan
Prior art keywords
base metal
semiconductor device
semiconductor
back surface
metal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013190751A
Other languages
English (en)
Inventor
明洋 里見
Akihiro Satomi
明洋 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013190751A priority Critical patent/JP2015056608A/ja
Priority to KR20140059568A priority patent/KR20150031162A/ko
Priority to TW103122069A priority patent/TW201513271A/zh
Priority to US14/317,038 priority patent/US20150076681A1/en
Priority to EP20140175068 priority patent/EP2849220A3/en
Priority to CN201410412630.XA priority patent/CN104465558A/zh
Publication of JP2015056608A publication Critical patent/JP2015056608A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】はんだを用いて低熱抵抗でヒートシンクに実装することができる半導体パッケージを提供すること。
【解決手段】実施形態に係る半導体パッケージは、ベース金属部１２、枠体１３、入出力側配線１５ａ、１５ｂ、および蓋体１４、を具備する。ベース金属部１２は、裏面に複数のスリット１９を有するとともに、表面に半導体チップ１１を搭載可能なものである。枠体１３は、ベース金属部１２の表面上に配置される。入出力側配線１５ａ、１５ｂは、枠体１３の側面を貫通するように設けられる。蓋体１４は、枠体１３上に配置される。
【選択図】図２

Description

本発明の実施形態は、半導体パッケージおよび半導体装置に関する。
半導体パッケージ内部に半導体チップを搭載して使用する従来の半導体装置において、半導体パッケージは、半導体チップが搭載されるベース金属部上に、半導体チップを囲うように枠状のセラミックフレームが設けられ、セラミックフレーム上に蓋体が取り付けられたものである。半導体チップは、セラミックフレームおよび蓋体によって、気密封止される。
このような従来の半導体装置は、半導体チップが発する熱を放熱するために、ヒートシンクに実装される。半導体装置は、できるだけ低熱抵抗でヒートシンクに実装されることが望ましい。
しかしながら、半導体パッケージを構成するそれぞれの部品の線膨張係数の違い、およびベース金属部の表面に平行な面における半導体パッケージの断面形状の違い、等の影響によって、半導体パッケージの製造工程中の熱工程において、ベース金属部が反り、半導体パッケージ全体が反る、という問題がある。このように反りが発生した半導体パッケージをヒートシンクに実装すると、両者の間に空気層が形成される。この空気層は放熱経路とならないため、両者間の熱抵抗が増加する。
半導体装置とヒートシンクとの間に空気層が形成されることを抑制するための手段として、半導体パッケージのベース金属部とヒートシンクとの間に放熱シートを挟み、または放熱グリスを塗布する手段が知られている。
しかしながら、例えばＧａＡｓ、またはＧａＮ等を用いたＦＥＴ等のような発熱量の大きいパワー半導体を半導体パッケージに搭載した場合、上記手法では十分に両者間の熱抵抗を低下させることは困難である。
そこで、半導体装置をヒートシンクに対して直接はんだ付けで実装する手段が考えられる。はんだは、放熱シートや放熱グリスと比べて熱伝導率が高いため、熱抵抗をより一層低下させることができる、と考えられる。
しかし、通常、半導体パッケージのベース金属部の裏面は、半導体パッケージとヒートシンクとの間の熱抵抗をなるべく小さくするために平坦化されるが、実装のために溶融されたはんだは、平坦なベース金属部の裏面において広がりが悪く、はんだ内に気泡が形成される場合がある。
このようにはんだ内に気泡が形成される、すなわちはんだの品質が低下すると、半導体パッケージとヒートシンクとの間の熱抵抗が増加する。
特開平５−５５４１９号公報
実施形態は、はんだを用いて低熱抵抗でヒートシンクに実装することができる半導体パッケージおよび半導体装置を提供することを目的とする。
実施形態に係る半導体パッケージは、ベース金属部、枠体、複数の配線、および蓋体、を具備する。前記ベース金属部は、裏面に複数の溝を有するとともに、表面に半導体チップを搭載可能なものである。前記枠体は、前記ベース金属部の表面上に配置される。前記複数の配線は、前記枠体の側面を貫通するように設けられる。前記蓋体は、前記枠体上に配置される。
また、実施形態に係る半導体装置は、ベース金属部、半導体チップ、枠体、複数の配線、および蓋体、を具備する。前記ベース金属部は、裏面に複数の溝を有する。前記半導体チップは、前記ベース金属部の表面上に搭載される。前記枠体は、前記ベース金属部の表面上において、前記半導体チップを囲うように配置される。前記複数の配線は、前記枠体の側面を貫通するように設けられており、一端が前記半導体チップに電気的に接続される。前記蓋体は、前記枠体上に配置される。
また、実施形態に係る半導体装置は、表面が平坦なヒートシンクにはんだを介して実装される半導体装置であって、ベース金属部、半導体チップ、枠体、複数の配線、および蓋体、を具備する。前記ベース金属部は、裏面に複数の溝を有する。前記半導体チップは、前記ベース金属部の表面上に搭載される。前記枠体は、前記ベース金属部の表面上において、前記半導体チップを囲うように配置される。前記複数の配線は、前記枠体の側面を貫通するように設けられており、一端が前記半導体チップに電気的に接続される。前記蓋体は、前記枠体上に配置される。
第１の実施形態に係る半導体装置を模式的に示す平面図である。 図１の一点鎖線Ａ−Ａ´に沿った半導体装置の断面図である。 図２の一点鎖線Ｂ−Ｂ´に沿った半導体装置の断面図である。 第１の実施形態に係る半導体装置の半導体パッケージを裏面側から見た場合の平面図である。 ヒートシンクに実装された第１の実施形態に係る半導体装置を示す図であって、図２に対応する断面図である。 ヒートシンクに実装された第１の実施形態に係る半導体装置を示す図であって、図３に対応する断面図である。 従来の半導体装置がヒートシンクに実装された様子を示す平面図である。 従来の半導体装置がヒートシンクに実装された様子を示す図であって、図７の一点鎖線Ｃ−Ｃ´に沿った断面図である。 第１の実施形態の変形例に係る半導体装置を示す図であって、図４に対応する平面図である。 第１の実施形態の変形例に係る半導体装置を示す図であって、図２に対応する平面図である。 第１の実施形態の変形例に係る半導体装置を示す図であって、図３に対応する平面図である。 第２の実施形態に係る半導体装置の半導体パッケージを裏面側から見た場合の平面図である。 図１２の一点鎖線Ｄ−Ｄ´に沿った第２の実施形態に係る半導体装置の断面図である。 図１３の一点鎖線Ｂ−Ｂ´に沿った第２の実施形態に係る半導体装置の断面図である。
以下に、実施形態に係る半導体パッケージおよび半導体装置について説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を模式的に示す平面図である。また、図２は、図１の一点鎖線Ａ−Ａ´に沿った半導体装置の断面図である。図１および図２に示す半導体装置１０は、半導体パッケージの内部に、半導体チップ１１が搭載されたものである。なお、図１において、半導体パッケージの内部構造については、点線で示している。
半導体パッケージは、ベース金属部１２、枠体１３、および蓋体１４（図２）、によって構成されている。
ベース金属部１２は、表面に半導体チップ１１等を搭載するものである。このベース金属部１２は、例えば銅およびモリブデン等のような異種金属をラミネート加工したもの、もしくは銅およびタングステン等のような異種金属の粉を混ぜて固める粉末冶金法により形成したものである。銅は高い熱伝導性を有し、モリブデンおよびタングステンは、例えばＧａＡｓ、ＧａＮ等からなる半導体チップ１１と線膨張係数が近似する。このような異種金属により形成されるベース金属部１２は、高い熱伝導性を有するとともに、搭載される半導体チップ１１との線膨張係数の相違によって発生する反りが抑制される。
枠体１３は、例えばセラミックからなるセラミックフレームであり、ベース金属部１２の表面上に配置されている。そして、枠体１３上には、例えば枠体１３と同一材料であるセラミックからなる板状の蓋体１４が設けられている（図２）。
また、このような半導体パッケージには、内部に搭載される半導体チップ１１に高周波信号等を入力する入力側配線１５ａ、および半導体チップ１１において処理された高周波信号等を出力する出力側配線１５ｂ、が設けられている。これらの配線１５ａ、１５ｂは、枠体１３を貫通するように設けられている。
図３は、図２の一点鎖線Ｂ−Ｂ´に沿った半導体装置の断面図である。図３に示すように、枠体１３の一側面には、凹部１３ａが設けられている。そして、凹部１３ａ内には、第１の誘電体ブロック１６ａ、入力側配線１５ａ、および第２の誘電体ブロック１７ａ、が、凹部１３ａを埋めるように設けられている。入力側配線１５ａは、第１の誘電体ブロック１６ａ上に設けられており、第２の誘電体ブロック１７ａは、第１の誘電体ブロック１６ａ上に、入力側配線１５ａを覆うように設けられている。
図１および図２を参照する。第１の誘電体ブロック１６ａおよび入力側配線１５ａは、枠体１３の内側面から半導体パッケージの内部に突出するとともに、枠体１３の外側面から半導体パッケージの外部に突出するように設けられている。第２の誘電体ブロック１７ａも、枠体１３の内側面から半導体パッケージの内部に突出するとともに、枠体１３の外側面から半導体パッケージの外部に突出するように設けられている。しかし、第２の誘電体ブロック１７ａは、入力側配線１５ａの一部を覆うように、すなわち、入力側配線１５ａの一端および他端を露出させるように設けられている。そして、入力側配線１５ａのうち、第２の誘電体ブロック１７ａから露出する他端には、入力リード１８ａが設けられている。
図３と同様の図示は省略するが、出力側においても同様の構成となっている。すなわち、凹部１３ａを有する側面に対向する枠体１３の他の一側面にも、凹部１３ｂが設けられている。そして、入力側と同様に、この凹部１３ｂ内には、第１の誘電体ブロック１６ｂ、出力側配線１５ｂ、および第２の誘電体ブロック１７ｂ、が、凹部１３ｂを埋めるように設けられている（図１および図２）。
第１の誘電体ブロック１６ｂおよび出力側配線１５ｂは、枠体１３の内側面から半導体パッケージの内部に突出するとともに、枠体１３の外側面から半導体パッケージの外部に突出するように設けられている。第２の誘電体ブロック１７ｂも、枠体１３の内側面から半導体パッケージの内部に突出するとともに、枠体１３の外側面から半導体パッケージの外部に突出するように設けられている。しかし、第２の誘電体ブロック１７ｂは、出力側配線１５ｂの一端および他端を露出させるように設けられている。そして、出力側配線１５ｂのうち、第２の誘電体ブロック１７ｂから露出する他端には、出力リード１８ｂが設けられている。
図４は、このような半導体パッケージを裏面側から見た場合の平面図である。図４に示すように、半導体パッケージの裏面、すなわち、ベース金属部１２の裏面には、複数のスリット１９が設けられている。複数のスリット１９は、ベース金属部１２の裏面全面に、網目状に設けられている。すなわち、複数のスリット１９は、互いに離間し、かつ互いに平行に設けられた複数の第１のスリット１９ａと、同様に互いに離間し、かつ互いに平行に設けられた複数の第２のスリット１９ｂと、が互いに交わるように、ベース金属部１２の裏面全面に設けられている。
本実施形態に係る半導体装置において、複数のスリット１９は、複数の第１のスリット１９ａと、複数の第２のスリット１９ｂとが、互いに実質的に垂直に交わるように設けられている。
図２および図３に示されるように、各々のスリット１９は、その垂直断面における形状がＶ字状となるように設けられている。例えば各々のスリット１９は、ベース金属部１２の厚さの１／３以下程度、例えば０．１〜３．０ｍｍ程度の深さを有するように設けられている。ここで、スリット１９の深さとは、ベース金属部１２の裏面と、スリット１９の頂点（図４において点線で示す部分）との距離、を意味する。
このような複数のスリット１９を有するベース金属部１２は、例えば以下のように形成される。まず、ベース金属部１２となる金属板の裏面の中心線平均粗さが例えば１．６ａ程度となるまで、金属板に対してフライス加工を繰り返し、金属板の裏面を平坦化する。次に、平坦化された金属板の裏面を例えばマシニングセンター等によって加工することにより、複数のスリット１９を設ける。このようにして、ベース金属部１２が形成される。
なお、ベース金属部１２の裏面の複数のスリット１９は、例えばフライス加工が終了する前の金属板が有する複数の凹部であってもよい。すなわち、金属板の裏面の中心線平均粗さが６．３ａ以上である場合、このような金属板の裏面の複数の凹部を、複数のスリットとしてもよい。凹部をスリットとする場合、ベース金属部１２を形成する際のフライス加工の繰り返し回数、およびスリット１９を形成するための加工工程を省略することができるため、ベース金属部１２の形成が容易になる。
以下、本願において、上述のスリット１９および凹部を溝と称するが、実施形態の説明においては、溝がスリット１９である場合を説明する。
図１および図２を参照する。以上に説明したような、裏面に複数のスリット１９が設けられたベース金属部１２を有する半導体パッケージの内部には、半導体チップ１１および入出力用の整合回路パターン２０ａ、２０ｂがそれぞれ搭載されている。これらは、ベース金属部１２の表面上において、枠体１３に囲まれるように搭載されている。
半導体チップ１１は、例えば窒化ガリウムを用いた高出力トランジスタ（ＧａＮ−ＨＥＭＴ）等のパワー半導体であって、ベース金属部１２の表面上に搭載されている。なお、図１に示すように、実施形態に係る半導体装置１０においては、２個の半導体チップ１１が搭載されているが、半導体チップ１１の数は限定されない。また、搭載される半導体チップ１１は、パワー半導体に限定されない。
また、入力用の整合回路パターン２０ａは、ベース金属部１２の表面上において、入力側配線１５ａと半導体チップ１１との間に設けられた誘電体基板２１ａの表面上に設けられている。この整合回路パターン２０ａは、一端において半導体チップ１１に接続され、他端において入力側配線１５ａの一端に接続されている。整合回路パターン２０ａの一端と半導体チップ１１との間、整合回路パターン２０ａの他端と入力側配線１５ａの一端との間、はそれぞれ、例えばワイヤー等の接続導体２２ａによって接続されている。
出力用の整合回路パターン２０ｂは、ベース金属部１２の表面上において、出力側配線１５ｂと半導体チップ１１との間に設けられた誘電体基板２１ｂの表面上に設けられている。この整合回路パターン２０ｂは、一端において半導体チップ１１に接続され、他端において出力側配線１５ｂの一端に接続されている。整合回路パターン２０ｂの一端と半導体チップ１１と間、整合回路パターン２０ｂの他端と出力側配線１５ｂの一端との間、はそれぞれ、例えばワイヤー等の接続導体２２ｂによって接続されている。
なお、図１に示すように、実施形態に係る半導体装置１０においては、２個の半導体チップ１１が搭載されている。従って、入力用の整合回路パターン２０ａは、入力側配線１５ａから半導体チップ１１に向かって２分岐される分岐回路となっており、出力用の整合回路パターン２０ｂは、半導体チップ１１から出力側配線１５ｂからに向かって２つの線路が合波される合波回路となっている。しかし、入力用の整合回路パターン２０ａの分岐数、および出力用の整合回路パターン２０ｂの合波数はそれぞれ、搭載される半導体チップ１１の数によって決定される。
図５および図６はそれぞれ、ヒートシンクに実装された本実施形態に係る半導体装置を示す図であり、図５は、図２に対応する断面図、図６は、図３に対応する断面図である。図５および図６に示すように、半導体装置１０は、表面が平坦なヒートシンク２３に対してはんだ２４を介して実装されている。はんだ２４は、ベース金属部１２のスリット１９内部を含む半導体装置１０の裏面全面に接触するように設けられており、半導体装置１０は、このようなはんだ２４を介して、表面が平坦なヒートシンク２３に実装される。
以上に説明した本実施形態に係る半導体パッケージおよび半導体装置１０によれば、ベース金属部１２の裏面に複数のスリット１９が設けられているため、ベース金属部１２が反ることを抑制することができ、半導体パッケージおよび半導体装置１０が反ることを抑制することができる。以下、これについて説明する。
半導体パッケージを製造する際の熱工程によって、半導体パッケージを構成する各部品、半導体パッケージの形状に応じて、ベース金属部が反る現象が発生する。この現象は、半導体パッケージを製造する際の熱工程によってベース金属部の各部に応力が発生し、この応力が、ベース金属部表面の長さと、ベース金属部裏面の長さと、を異ならせることによって生ずる。
例えばベース金属部が凸状に反る現象は、応力によって、ベース金属部の表面の長さが長く、ベース金属部の裏面の長さが短くなることによって生ずる。しかし、裏面に複数のスリット１９を有するベース金属部１２にこのような応力が発生した場合、各スリット１９の幅が広がり、ベース金属部１２表面の長さと、ベース金属部１２裏面の長さと、が異なってしまうことを抑制する。その結果、ベース金属部１２が凸状に反ることが抑制される。
また、ベース金属部が凹状に反る現象は、応力によって、ベース金属部の表面の長さが短く、ベース金属部の裏面の長さが長くなることによって生ずる。しかし、裏面に複数のスリット１９を有するベース金属部１２にこのような応力が発生した場合、各スリット１９の幅が収縮し、ベース金属部１２表面の長さと、ベース金属部１２裏面の長さと、が異なってしまうことを抑制する。その結果、ベース金属部１２が凹状に反ることが抑制される。
このように、本実施形態に係る半導体パッケージおよび半導体装置１０によれば、ベース金属部１２の裏面に設けられる複数のスリット１９の幅が伸縮することによって、ベース金属部１２表面の長さと、ベース金属部１２裏面の長さと、が異なってしまうことが抑制される。その結果、ベース金属部１２が反ることが抑制され、半導体パッケージおよび半導体装置１０が反ることが抑制される。
次に、以上に説明した本実施形態に係る半導体パッケージおよび半導体装置１０によれば、ベース金属部１２の裏面に複数のスリット１９が設けられているため、半導体装置１０をヒートシンク２３に実装するためのはんだ２４の品質を向上させることができる。以下、これについて、半導体装置１０のヒートシンク２３への実装方法を説明しながら、説明する。
まず、ヒートシンク２３の表面上の所定位置に、所定量のはんだ２４を形成し、はんだ２４を加熱して溶融させる。
次に、溶融したはんだ２４が裏面に接触するように半導体装置１０をアライメントして配置する。すると、溶融したはんだ２４は、スリット１９の毛細管現象により、半導体装置１０の裏面全体に良好に広がる。このとき、半導体装置１０とヒートシンク２３との間に閉じ込められた気泡は、スリット１９を介して半導体装置１０の外部に放出される。
最後に、半導体装置１０の裏面全体に広がったはんだ２４を冷却して固める。これにより、図５および図６に示すように、半導体装置１０は、ヒートシンク２３に対して実装される。
なお、ヒートシンク２３の表面上にはんだ２４を形成するとともに、予め半導体装置１０の裏面にもはんだを形成しておくことにより、実装作業の作業性が向上し、より容易に半導体装置１０をヒートシンク２３に対して実装させることができる。
以上に説明したように、本実施形態に係る半導体パッケージおよび半導体装置１０によれば、ベース金属部１２の裏面に複数のスリット１９を設けることにより、毛細管現象を利用して、溶融したはんだ２４を容易に半導体装置１０の裏面全体に広げることができる。さらに、各スリット１９が、半導体装置１０とヒートシンク２３との間に閉じ込められた気泡を半導体装置１０の外部に放出するための放出経路となるため、ヒートシンク２３と半導体装置１０との間のはんだ２４内に気泡が形成されることが抑制され、はんだ２４の品質を向上させることができる。
これらのように、本実施形態に係る半導体パッケージおよび半導体装置１０によれば、ベース金属部１２の裏面に複数のスリット１９が設けられているため、ベース金属部１２の反りが抑制されるとともに、実装のためのはんだ２４の品質を向上させることができる。この結果、半導体装置１０とヒートシンク２３との間の熱抵抗を低下させることができる。
なお、上述の説明においては、裏面に複数のスリット１９が設けられたベース金属部１２を適用した場合についての説明であるが、裏面の中心線平均粗さが６．３ａ以上となるような複数の凹部を有するベース金属部を適用しても、同様の効果を得ることができる。
（変形例）
以下に、第１の実施形態に係る半導体パッケージおよび半導体装置１０の変形例を説明する。そこでまず、ヒートシンクに実装された従来の半導体装置について、図７および図８を参照して説明する。図７および図８は、従来の半導体装置がヒートシンクに実装された様子を示す図であって、図７は、従来の半導体装置を上側から見た場合の平面図、図８は、図７の一点鎖線Ｃ−Ｃ´に沿った従来の半導体装置を示す断面図である。
図７および図８に示すように、ベース金属部１１２の裏面が平坦である従来の半導体装置１００をヒートシンク２３に実装した場合、半導体装置１００をヒートシンク２３に実装するためのはんだ２４内において、半導体装置１００の中央領域下に空気層１０１が形成され易い。この空気層１０１は、放熱経路にはならないため、このように半導体装置１００がヒートシンク２３に実装された場合、両者間の熱抵抗は高くなる。
ここで、第１の実施形態に係る半導体パッケージおよび半導体装置１０において、複数のスリット１９は、ベース金属部１２の裏面全面に設けられた。しかし、複数のスリット１９は、必ずしもベース金属部１２の裏面全面に設けられる必要はなく、ベース金属部１２の裏面の一部領域にのみ設けられてもよい。
図９、図１０、および図１１はそれぞれ、変形例に係る半導体パッケージおよび半導体装置を示す図であって、図９は、図４に対応する平面図、図１０は、図２に対応する断面図、図１１は、図３に対応する断面図である。なお、図９〜図１１において、第１の実施形態に係る半導体装置１０と同一部分については同一符号を付している。
例えば図７および図８に示すように、はんだ２４内において、半導体装置１００の中央領域下に空気層１０１が形成され易い場合、図９、図１０および図１１に示すように、複数のスリット１９´は、空気層１０１が形成され易い領域のみ、すなわち、例えばベース金属部１２´裏面の中央部のみに設けてもよい。複数のスリット１９´がこのようにベース金属部１２´の裏面の一部領域にのみ設けられた変形例に係る半導体パッケージおよび半導体装置１０´であっても、第１の実施形態に係る半導体パッケージおよび半導体装置１０と同様の効果を得ることができる。
（第２の実施形態）
図１２は、第２の実施形態に係る半導体装置の半導体パッケージを裏面側から見た場合の平面図である。また、図１３は、図１２の一点鎖線Ｄ−Ｄ´に沿った第２の実施形態に係る半導体装置の断面図であり、図１４は、図１３の一点鎖線Ｂ−Ｂ´に沿った第２の実施形態に係る半導体装置の断面図である。以下に、図１２〜図１４を参照して、第２の実施形態に係る半導体装置３０について説明する。なお、以下の説明において、第１の実施形態に係る半導体装置１０と同一部分については同一符号を付すとともに、説明を省略する。
図１２〜図１４に示すように、第２の実施形態に係る半導体装置３０は、第１の実施形態に係る半導体装置１０と比較して、半導体パッケージのベース金属部３２の裏面に設けられるスリット３９の構成が異なっている。
すなわち、第２の実施形態に係る半導体装置３０において、半導体パッケージのベース金属部３２の裏面全面には、複数のスリット３９が、互いに平行に、ストライプ状に設けられている。
図１３に示されるように、各々のスリット３９は、その垂直断面における形状がＶ字状となるように設けられている。例えば各々のスリット３９は、ベース金属部３２の厚さの１／３以下程度、例えば０．１〜３．０ｍｍ程度の深さを有するように設けられている。ここで、スリット３９の深さとは、ベース金属部３２の裏面と、スリット３９の頂点（図１２において点線で示す部分）との距離、を意味する。
このような複数のスリット３９を有するベース金属部３２も、第１の実施形態に係る半導体装置１０が有する半導体パッケージのベース金属部１２と同様に形成される。
また、ベース金属部３２の裏面の複数のスリット３９は、例えばフライス加工が終了する前の金属板が有する複数の凹部であってもよい。すなわち、金属板の裏面の中心線平均粗さが６．３ａ以上である場合、このような金属板の裏面の複数の凹部を、複数のスリット３９としてもよい。この点についても、第１の実施形態に係る半導体装置１０が有する半導体パッケージのベース金属部１２と同様である。
なお、このような半導体装置３０についても、第１の実施形態に係る半導体装置１０と同様に、はんだ２４を介してヒートシンク２３に実装されるが、その際のはんだ２４は、スリット３９内部を含む半導体装置３０の裏面全面に接触するように設けられる。
このような本実施形態に係る半導体パッケージおよび半導体装置３０においても、ベース金属部３２の裏面に複数のスリット３９が設けられているため、ベース金属部３２の反りが抑制されるとともに、実装のためのはんだ２４の品質を向上させることができる。この結果、半導体装置３０とヒートシンク２３との間の熱抵抗を低下させることができる。
なお、本実施形態に係る半導体装置３０において、裏面の中心線平均粗さが６．３ａ以上となるような複数の凹部を有するベース金属部を適用しても、同様の効果を得ることができる。また、図示は省略するが、第１の実施形態に係る半導体装置の変形例と同様に、互いに平行な複数のスリット３９は、ベース金属部３２の中央領域等、ベース金属部３２の一部領域にのみ設けられてもよく、このような半導体装置であっても、本実施形態に係る半導体装置と同様の効果を得ることができる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、１０´、３０、１００・・・半導体装置
１１・・・半導体チップ
１２、１２´、３２、１１２・・・ベース金属部
１３・・・枠体
１３ａ、１３ｂ・・・凹部
１４・・・蓋体
１５ａ・・・入力側配線
１５ｂ・・・出力側配線
１６ａ、１６ｂ・・・第１の誘電体ブロック
１７ａ、１７ｂ・・・第２の誘電体ブロック
１８ａ・・・入力リード
１８ｂ・・・出力リード
１９、１９´、３９・・・スリット
１９ａ・・・第１のスリット
１９ｂ・・・第２のスリット
２０ａ、２０ｂ・・・整合回路パターン
２１ａ、２１ｂ・・・誘電体基板
２２ａ、２２ｂ・・・接続導体
２３・・・ヒートシンク
２４・・・はんだ
１０１・・・空気層

Claims (13)

  1. 裏面に複数の溝を有し、表面に半導体チップを搭載可能なベース金属部と、
    このベース金属部の表面上に配置された枠体と、
    この枠体の側面を貫通するように設けられた複数の配線と、
    前記枠体上に配置された蓋体と、
    を具備することを特徴とする半導体パッケージ。
  2. 前記溝は、前記ベース金属部の裏面の全面に設けられたことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記溝は、前記ベース金属部の裏面を加工することにより形成されたスリットであることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 複数の前記スリットは、網目状に設けられていることを特徴とする請求項３に記載の半導体パッケージ。
  5. 複数の前記スリットは、ストライプ状に設けられていることを特徴とする請求項３に記載の半導体パッケージ。
  6. 前記ベース金属部は、裏面の中心線平均粗さが６．３ａ以上となる複数の凹部を有し、
    前記溝は、このベース金属部が有する凹部であることを特徴とする請求項１または２に記載の半導体パッケージ。
  7. 裏面に複数の溝を有するベース金属部と、
    このベース金属部の表面上に搭載された半導体チップと、
    前記ベース金属部の表面上において、前記半導体チップを囲うように配置された枠体と、
    この枠体の側面を貫通するように設けられ、一端が前記半導体チップに電気的に接続された複数の配線と、
    前記枠体上に配置された蓋体と、
    を具備することを特徴とする半導体装置。
  8. 前記溝は、前記ベース金属部の裏面の全面に設けられたことを特徴とする請求項７に記載の半導体装置。
  9. 前記溝は、前記ベース金属部の裏面を加工することにより形成されたスリットであることを特徴とする請求項７または８に記載の半導体装置。
  10. 複数の前記スリットは、網目状に設けられていることを特徴とする請求項９に記載の半導体装置。
  11. 複数の前記スリットは、ストライプ状に設けられていることを特徴とする請求項９に記載の半導体装置。
  12. 前記ベース金属部は、裏面の中心線平均粗さが６．３ａ以上となる複数の凹部を有し、
    前記溝は、このベース金属部が有する凹部であることを特徴とする請求項７または８に記載の半導体装置。
  13. 表面が平坦なヒートシンクにはんだを介して実装される半導体装置であって、
    裏面に複数の溝を有するベース金属部と、
    このベース金属部の表面上に搭載された半導体チップと、
    前記ベース金属部の表面上において、前記半導体チップを囲うように配置された枠体と、
    この枠体の側面を貫通するように設けられ、一端が前記半導体チップに電気的に接続された複数の配線と、
    前記枠体上に配置された蓋体と、
    を具備することを特徴とする半導体装置。
JP2013190751A 2013-09-13 2013-09-13 半導体パッケージおよび半導体装置 Pending JP2015056608A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013190751A JP2015056608A (ja) 2013-09-13 2013-09-13 半導体パッケージおよび半導体装置
KR20140059568A KR20150031162A (ko) 2013-09-13 2014-05-19 반도체 패키지 및 반도체 장치
TW103122069A TW201513271A (zh) 2013-09-13 2014-06-26 半導體封裝及半導體裝置
US14/317,038 US20150076681A1 (en) 2013-09-13 2014-06-27 Semiconductor package and semiconductor device
EP20140175068 EP2849220A3 (en) 2013-09-13 2014-06-30 Semiconductor package and semiconductor device
CN201410412630.XA CN104465558A (zh) 2013-09-13 2014-08-20 半导体封装件以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013190751A JP2015056608A (ja) 2013-09-13 2013-09-13 半導体パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2015056608A true JP2015056608A (ja) 2015-03-23

Family

ID=51033022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013190751A Pending JP2015056608A (ja) 2013-09-13 2013-09-13 半導体パッケージおよび半導体装置

Country Status (6)

Country Link
US (1) US20150076681A1 (ja)
EP (1) EP2849220A3 (ja)
JP (1) JP2015056608A (ja)
KR (1) KR20150031162A (ja)
CN (1) CN104465558A (ja)
TW (1) TW201513271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
JP7472478B2 (ja) 2019-12-03 2024-04-23 三菱電機株式会社 プリント配線板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738020B2 (ja) * 2016-12-09 2020-08-12 豊田合成株式会社 電子装置
CN106684234A (zh) * 2017-01-20 2017-05-17 深圳市润芯科技有限公司 Led晶片封装基板、其制备方法及led光源
CN106784254A (zh) * 2017-01-20 2017-05-31 深圳市润芯科技有限公司 Led晶片封装框架、组件、工艺及led光源
KR101995229B1 (ko) * 2018-11-09 2019-07-02 주식회사 디에스전자 내부 정합형 고출력 증폭기
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6316457U (ja) * 1986-07-18 1988-02-03
JPH03200355A (ja) * 1989-09-18 1991-09-02 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0555419A (ja) * 1991-08-23 1993-03-05 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk 半導体デバイスの放熱取付け構造
JPH05226527A (ja) * 1992-02-14 1993-09-03 Toshiba Corp ヒートシンクおよびそれを用いた半導体モジュール
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JP2004296788A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2007243145A (ja) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ及びその製造方法
JP2011082325A (ja) * 2009-10-07 2011-04-21 Nec Corp 半導体素子搭載部材及び半導体装置の製造方法
JP2013125952A (ja) * 2011-12-16 2013-06-24 Toyota Motor Corp 半導体装置
JP2013149892A (ja) * 2012-01-23 2013-08-01 Fujitsu General Ltd 電子部品およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JP2001035977A (ja) * 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP4668814B2 (ja) * 2006-03-08 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20110130851A (ko) * 2010-05-28 2011-12-06 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
JP5869890B2 (ja) * 2011-07-29 2016-02-24 株式会社神戸製鋼所 放熱板、及び放熱板の製法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6316457U (ja) * 1986-07-18 1988-02-03
JPH03200355A (ja) * 1989-09-18 1991-09-02 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0555419A (ja) * 1991-08-23 1993-03-05 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk 半導体デバイスの放熱取付け構造
JPH05226527A (ja) * 1992-02-14 1993-09-03 Toshiba Corp ヒートシンクおよびそれを用いた半導体モジュール
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JP2004296788A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2007243145A (ja) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ及びその製造方法
JP2011082325A (ja) * 2009-10-07 2011-04-21 Nec Corp 半導体素子搭載部材及び半導体装置の製造方法
JP2013125952A (ja) * 2011-12-16 2013-06-24 Toyota Motor Corp 半導体装置
JP2013149892A (ja) * 2012-01-23 2013-08-01 Fujitsu General Ltd 電子部品およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
US11183439B2 (en) 2019-09-05 2021-11-23 Actron Technology Corporation Package structure for power device
JP7472478B2 (ja) 2019-12-03 2024-04-23 三菱電機株式会社 プリント配線板

Also Published As

Publication number Publication date
EP2849220A3 (en) 2015-04-29
KR20150031162A (ko) 2015-03-23
EP2849220A2 (en) 2015-03-18
TW201513271A (zh) 2015-04-01
CN104465558A (zh) 2015-03-25
US20150076681A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP2015056608A (ja) 半導体パッケージおよび半導体装置
JP2016146427A (ja) 半導体装置
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP5921586B2 (ja) ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
WO2015104834A1 (ja) 電力半導体装置
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
US10741465B2 (en) Circuit module and method of manufacturing the same
JP2015191939A (ja) 半導体装置および半導体装置の製造方法
JP2013016766A (ja) パワーモジュールパッケージ及びその製造方法
WO2013145532A1 (ja) 樹脂パッケージ
US9373562B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2015201505A (ja) 半導体装置
JP6906647B2 (ja) 半導体装置
CN106486426A (zh) 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法
JP2016178194A (ja) 半導体装置および半導体装置の製造方法
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
JP2015164167A (ja) 回路基板、その製造方法、および電子装置
JP2017045817A (ja) 高周波半導体装置および高周波半導体装置の製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2016219649A (ja) 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法
WO2022249388A1 (ja) 半導体装置
JP2008288493A (ja) 半導体装置
JP2022086084A (ja) 電子回路装置の製造方法
JP2017069431A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510