JP2011082325A - 半導体素子搭載部材及び半導体装置の製造方法 - Google Patents

Abstract

【課題】良好な接続状態が実現できる半導体素子搭載部材及び半導体装置の製造方法を提供する。
【解決手段】半導体素子搭載部材は、半導体チップ４が搭載された表面実装パッケージである。表面実装パッケージは、半田８を介して実装面と接続される接続面６を有する。接続面６には、誘導面及び平行面が設けられる。平行面は、実装面に対して略平行である。誘導面は、実装面と平行面との距離以上、実装面から離れて設けられる。また、誘導面は、接続面６の外周に近づくに従い、より上方に位置するように延在する。
【選択図】図８

Description

本発明は半導体素子搭載部材及び半導体装置の製造方法に関する。

無線通信機器のマイクロ波帯電力増幅器には、半導体素子として高周波高出力用のＦＥＴ（Field effect transistor）が用いられる。半導体素子が搭載されるパッケージは、実装基板等に実装される。パッケージの接地端子は、実装基板の実装面（接地面）に接合される。接合部の状態は、接地抵抗などの電気特性と半導体素子から発生する熱の放熱特性に影響を与える。接合方法としては、半田付けによる接合やネジ止めによる接合がある。図１９に示されるように、半田付けによる接合では、半田１２を挟むように、接地端子１１の接続面と、実装基板１３の実装面とが接合される。図１９は、半田付けによって接合された半導体装置の構成を示す側面図である。

ネジ止めによる接合では、ネジ止め用のフランジを持つ接地端子を用いて、ネジによって接地端子を実装面へ接合する。この方法では、半田付けのように加熱を要せず簡易に実装できるが、接地端子を実装面に押さえつけて接続するため、熱抵抗低減用にシリコーングリスの塗布が必要となる。従って、ネジ止めによる接合は、接地抵抗及び放熱特性において半田付けによる接合より劣る。このため、半田付けによる接合が要求される。

このようなパッケージは、出力電力の増加に伴いパッケージ内の半導体チップの専有面積と放熱特性の改善ため寸法が肥大化する。パッケージの肥大化によって接地端子の面積も広がるため、接地端子の接続面の半田接続状態の制御が難しくなる。接続状態の悪化は、接合部の強度低下もさることながら、放熱特性の低下によるＲＦ特性の劣化および接地抵抗の増加による安定性の低下の要因となる。

半田接続状態を改善させるために、例えば特許文献１−３の技術が開示されている。これらの技術では、加熱条件、半田量、接地端子の形状等を工夫することにより、接続面からの半田流出の防止や接続面積の向上を実現している。しかしながら、上記の技術では、半田中のボイドによる接続不良を改善することが出来ない。

図２０は、接合部にボイドが発生した状態の半導体装置の構成を示す側面図である。接合部には、半田加熱時に発生するフラックスガスが滞留する。これにより、図２０に示されるように、接続面と実装面の間に設けられた半田１２中に、フラックスガス起因のボイド１４が発生する。

出力電力の大きなマイクロ波帯電力増幅器用のパッケージにおいては、半田接続面積が通常の表面実装部品に比べて広い。このため、接続面と実装面の間にフラックスガスが滞留しやすく、実装時の課題となっている。また、近年、半田の鉛フリー化にともない半田の融点が高くなり、フラックスガス起因のボイドによる半田接続性悪化発生の可能性が高まっている。

ここで、半田中のボイドを防ぐ技術が、例えば特許文献４に開示されている。特許文献４に記載された半導体装置では、半導体チップが接着されたヒートシンクを基板上に半田付けしている。ヒートシンクにおいて、基板と対向して配置される面には、少なくとも２本の稜線と複数の傾斜面を有する。これにより、半田中のボイドは、傾斜面に沿ってヒートシンクの周縁方向に流される。

特開２００９−１２４０９５号公報 特開平９−３１２３５８号公報 特開平１１−１４５５９９号公報 特開平１０−２７０６１４号公報

しかしながら、特許文献４に記載された技術では、ヒートシンクの下面は全て傾斜面となっており、実装面と平行な平行面を有さない。このため、ヒートシンクと実装面とは、半田がなければ線のみで接触し、放熱及び接地を十分に行うことができず、良好な接続状態を確保できなかった。

本発明は上記の問題を解決するためになされたものであり、良好な接続状態が実現できる半導体素子搭載部材及び半導体装置の製造方法を提供することを目的とする。

本発明にかかる半導体素子搭載部材は、半導体素子が搭載された半導体素子搭載部材であって、半田を介して実装面と接続される接続面を備え、前記接続面は、前記実装面に対して略平行な平行面と、前記実装面と前記平行面との距離以上、前記実装面から離れて設けられ、前記接続面の外周に近づくに従い、より上方に位置するように延在する誘導面とを備えるものである。

本発明にかかる半導体装置の製造方法は、半導体素子が搭載された半導体素子搭載部材が実装された半導体装置の製造方法であって、実装面上に半田を塗布する工程と、前記半田を介して前記実装面上に、平行面と誘導面が設けられた、前記半導体素子搭載部材の接続面を配置する工程と、前記接続面と前記実装面の間の前記半田を融解し、前記接続面と前記実装面とを接続する工程とを備え、前記平行面は、前記実装面に対して略平行であり、前記誘導面は、前記実装面と前記平行面との距離以上、前記実装面から離れて設けられ、前記接続面の外周に近づくに従い、より上方に位置するように延在するものである。

本発明によれば、良好な接続状態が実現できる半導体素子搭載部材及び半導体装置の製造方法を提供することができる。

実施の形態にかかる表面実装パッケージの構成を示す上面図である。 図１のＩＩ−ＩＩ方向から見た側面図である。 図１のＩＩＩ−ＩＩＩ方向から見た側面図である。 図３のＩＶ−ＩＶ線に沿って切断した断面図である。 実施の形態にかかる接地端子の構成を示す下面図である。 図５のＶＩ−ＶＩ線に沿って切断した断面図である。 図５のＶＩＩ−ＶＩＩ線に沿って切断した断面図である。 実施の形態にかかる表面実装パッケージと実装基板との接続方法を示す断面図である。 実施の形態にかかる表面実装パッケージと実装基板との接続方法を示す断面図である。 実施の形態にかかる表面実装パッケージと実装基板との接続方法を示す断面図である。 実施の形態にかかる表面実装パッケージと実装基板との接続方法を示す断面図である。 実施の形態にかかる接地端子の変形例１の構成を示す下面図である。 図１２のＸＩＩＩ−ＸＩＩＩ線に沿って切断した断面図である。 図１２のＸＩＶ−ＸＩＶ線に沿って切断した断面図である。 実施の形態にかかる接地端子の変形例２の構成を示す下面図である。 図１５のＸＶＩ−ＸＶＩ線に沿って切断した断面図である。 図１５のＸＶＩＩ−ＸＶＩＩ線に沿って切断した断面図である。 図１５のＸＶＩＩＩ−ＸＶＩＩＩ線に沿って切断した断面図である。 関連する、半田付けによって接合された半導体装置の構成を示す側面図である。 関連する、接合部にボイドが発生した状態の半導体装置の構成を示す側面図である。

実施の形態．
まず、図１〜図４を参照して、本実施の形態にかかる半導体素子搭載部材について説明する。半導体素子搭載部材とは、例えば、半導体素子が搭載された表面実装パッケージである。マイクロ波帯電力増幅器に用いられる場合、半導体素子として、高周波高出力用のＦＥＴが用いられる。図１は、表面実装パッケージの構成を示す上面図である。図２は、図１のＩＩ−ＩＩ方向から見た側面図である。図３は、図１のＩＩＩ−ＩＩＩ方向から見た側面図である。図４は、図３のＩＶ−ＩＶ線に沿って切断した断面図である。

図１〜図３に示されるように、表面実装パッケージは、保護カバー１、入出力端子２、及び接地端子３を有する。接地端子３の下面は、実装基板等の実装面(接地面)と接続される。接地端子３は、十分な放熱と接地が行われるようにプレート状の形状を有する。接地端子３は、保護カバー１より一回り大きく形成される。接地端子３上には、保護カバー１が設けられる。保護カバー１は、接地端子３の略中央に設けられる。保護カバー１の対向する一対の側面からは入出力端子２がそれぞれ突出している。入出力端子２には、配線等が接続され、ＲＦ信号やＤＣ信号が入出力される。

図４に示されるように、保護カバー１内には、半導体チップ４及びボンディングワイヤ５が設けられる。半導体素子としての半導体チップ４は、保護カバー１の内側において、接地端子３上に設けられる。半導体チップ４は、接地端子３の略中央に設けられる。半導体チップ４は、例えば、内部マッチング回路を有する。半導体チップ４と接地端子３とは、熱的及び電気的に接続されている。すなわち、半導体チップ４からの発熱は、接地端子３を介して放熱される。また、半導体チップ４は、接地端子３を介して接地される。半導体チップ４は、一対の入出力端子２に挟まれる。そして、互いに対向する、半導体チップ４の端辺近傍と入出力端子２の端辺近傍とが、ボンディングワイヤ５によって電気的に接続される。一対の入出力端子２のそれぞれに対して、ボンディングワイヤ５が設けられる。

次に、図５〜図７を参照して、接地端子３の構成について詳細に説明する。図５は、接地端子３の構成を示す下面図である。図６は、図５のＶＩ−ＶＩ線に沿って切断した断面図である。図７は、図５のＶＩＩ−ＶＩＩ線に沿って切断した断面図である。以降、参照する図中において、ｘ軸、ｙ軸、ｚ軸は、互いに直交する。また、接地端子３と接続される実装面は略水平であり、ｘ−ｙ平面と略平行である。ｘ軸は、略矩形状の接地端子３の長辺と略平行である。ｙ軸は、略矩形状の接地端子３の短辺と略平行である。ｚ軸は、正方向が上方向となる。すなわち、ｚ軸は、正方向に向かうに従い、実装面から遠ざかる。

接地端子３は、互いに対向する搭載面と接続面６を有する。搭載面には、半導体チップ４等が搭載される。搭載面は、ｘ−ｙ平面と略平行である。すなわち、搭載面は、実装面と略平行である。接続面６は、半田を介して実装面と接続され、実装面と対向する。具体的には、接地端子３の上面が搭載面、下面が接続面６となる。図５に示されるように、接地端子３には、複数の凹部３ａ及び複数の凸部３ｂが設けられる。凹部３ａ及び凸部３ｂは、それぞれ平行となるように直線状に延在する。凹部３ａ及び凸部３ｂは、交互に設けられる。すなわち、２つの凹部３ａによって１つの凸部３ｂが挟まれる。換言すると、凹部３ａ及び凸部３ｂは、略ストライプ状に設けられる。図５においては、凹部３ａ及び凸部３ｂは、ｙ軸に沿って設けられる。そして、凹部３ａ及び凸部３ｂは、ｘ軸に沿って交互に並んでいる。

図６に示されるように、凹部３ａは、頂点から外側に向けて接続面６が徐々に高くなるテーパー状を有する。すなわち、凹部３ａは、接続面６外周に向かうに従って溝が深くなる断面形状を有する。凹部３ａの接続面６には、誘導面６ａが設けられる。誘導面６ａとは、後述するフラックスガスを接続面６の外周に誘導する面である。誘導面６ａは、実装面と後述する平行面６ｂとの距離以上、実装面から離れて設けられる。また、誘導面６ａは、接続面６の外周に近づくに従い、より上方に位置するように延在する。ここでの上方に位置するとは、実装時に、半田を介して実装面上に接続面６を配置させた状態で上方に位置するということであり、ｚ軸の正方向に位置するということである。

図６においては、１つの凹部３ａの接続面６が、２つの誘導面６ａによって構成される。また、接続面６のｙ軸方向における中央から、ｙ軸方向の正方向又は負方向に向かうに従い、誘導面６ａのｚ座標は、大きくなる。すなわち、凹部３ａの接続面６は、ｙ軸方向中央を頂点（最下点）とした略Ｖ字形状を有する。誘導面６ａは、ｘ−ｙ平面に対して、略一定の傾斜を有する。

図７に示されるように、凸部３ｂは、略矩形の断面形状を有する。すなわち、凸部３ｂにおいては、接続面６及び搭載面が略平行となっている。凸部３ｂは、接続面６の平面度を保つために必要な精度の均一な高さを有する。凸部３ｂの接続面６には、平行面６ｂが設けられる。平行面６ｂは、実装面に対して略平行に設けられる。また、接続面６の中で平行面６ｂにおいて、実装面との距離が最も近くなる。すなわち、平行面６ｂのｚ座標は、誘導面６ａの最小のｚ座標以下となっている。このように、実装面と近接する平行面６ｂを設けることにより、接地端子３の搭載面の平坦性を向上することができる。

上記のように、実装面がｘ−ｙ平面に略平行なので、図７において、平行面６ｂは、ｙ軸に対して略平行となる。また、全面に亘って、平行面６ｂのｚ座標は、誘導面６ａの最小のｚ座標と略同一となっている。すなわち、接続面６は、誘導面６ａの最下点及び平行面６ｂにおいて実装面に対して略平行となる。すなわち、誘導面６ａの最下点及び平行面６ｂが実装面に対して最も近くなる。平行面６ｂは、少なくとも、半導体チップ４の投影面直下に設けられることが好ましい。また、平行面６ｂは、少なくとも、半導体チップ４の能動領域（真性トランジスタ部）の投影面直下に設けられることがさらに好ましい。

このように、表面実装パッケージは、接続面６に誘導面６ａと平行面６ｂを有する。このため、表面実装パッケージと実装基板等が接合された半導体装置では、接地抵抗などの電気特性と、半導体チップ４の電力変換損失から生じる熱の放熱特性が向上する。また、接合部の強度が向上し、安定性が向上する。このように、本実施の形態によれば、放熱及び接地を十分に行うことができ、良好な接続状態で実装基板等に実装することができる。

次に、図８〜図１１を参照して、上記の表面実装パッケージと実装基板との接続方法について説明する。すなわち、半導体装置の製造方法について説明する。図８〜図１１は、表面実装パッケージと実装基板との接続方法を示す断面図である。図８〜図１１は、接地端子３の凹部３ａに対応する部分を示す。なお、図８〜図１１においては、保護カバー１内部の構成を省略している。

まず、実装基板７の実装面上に適量の半田８を塗布する。そして、接地端子３の接続面６と実装面によって半田８を挟み込むように、実装面上に表面実装パッケージを配置させる。すなわち、半田８を介して実装面上に表面実装パッケージを配置させる。そして、リフロー炉、ホットプレート等によって半田８を融点まで加熱し、半田８を融解させる。加熱によって融解した半田８上の表面実装パッケージは、自重又は加重により融解した半田８に沈み込み、接続面６と実装面が接続される。

半田８には、フラックスが含有されており、半田８の融解時に、フラックスガス９が発生する。これにより、図８に示されるように、接続面６と実装面の間に設けられた半田８中に、フラックスガス９が発生する。図９に示されるように、フラックスガス９は、半田８中で浮上し、接続面６に接触する。このため、図１０に示されるように、接続面６の誘導面６ａに接触したフラックスガス９は、誘導面６ａの傾斜に沿って、より高い部分に向けて移動する。誘導面６ａが外側に向けて徐々に高くなるため、フラックスガス９は、浮力により、接続面６の外周に誘導される。また、平行面６ｂでは実装面に最も近接するため、平行面６ｂのフラックスガス９は誘導面６ａ側に押し出される。そして、図１１に示されるように、最終的にフラックスガス９は、接続面６の外側に押し出され、接続面６はフラックスガス９が通常よりも少ない良好な接続状態となる。

このように、本実施の形態では、接地端子３の接続面６に、フラックスガス９を接続面６の外側に誘導する誘導面６ａを設ける。これにより、接続面６の半田８内に滞留するフラックスガス９が低減される。そして、半田凝固時にフラックスガス９起因のボイドの発生を抑えることができ、接地端子３の接続面６の半田接続不良の発生が抑えられる。これにより、接地抵抗の増加による異常発振あるいは放熱性の低下による異常動作の発生を抑えることが出来る。

また、本実施の形態では、接地端子３の接続面６に平行面６ｂが設けられる。平行面６ｂと実装面とが近接することにより、実装の平坦度が保たれる。すなわち、安定性が向上する。また、本実施の形態では、接続面６に傾斜を有する誘導面６ａを設けるため、接続に必要となる半田８の量が増える。このため、接続面６の全面を平坦とした場合と比較して、凹部３ａの半田８によって熱抵抗及び接地抵抗が増加し、放熱性及び接地性が低下する。ここで、本実施の形態では、接続面６に誘導面６ａのみならず、平行面６ｂも設けている。平行面６ｂと実装面とが近接することにより、凹部３ａの半田８によって低下する放熱性及び接地性を向上することができる。このように、接続面６に誘導面６ａ及び平行面６ｂを設けることにより、ボイドの発生を抑制でき、さらに、放熱性及び接地性が向上した良好な接続状態を実現することができる。

なお、平行面６ｂは、半導体チップ４の直下に設けられることが好ましい。さらに、平行面６ｂは、半導体チップ４の能動領域（真性トランジスタ部）の直下に設けられることがより好ましい。これにより、半導体チップ４の異常動作等を効果的に抑制することができる。

また、本実施の形態では、接地端子３の接続面６に誘導面６ａ及び平行面６ｂを形成すればよいので、実装面に加工を施す必要がない。すなわち、表面実装パッケージ側の変更のみでよく、既存の製品へ搭載適用することが出来る。また、接地端子３の接続面６のみに加工を施せばよいので、接地端子３の外寸を変更する必要がない。このように、実施可能な形状変更であるため、実装条件の変更が無い。また、接地端子３に溝を形成する等により、接続面６に誘導面６ａ及び平行面６ｂを形成することができるので、表面実装パッケージの製造が容易である。

なお、接続面６は、上記の構成に限らず、適宜変更することができる。ここで、図１２〜図１４を参照して、接地端子３の変形例１について説明する。図１２は、接地端子３の変形例１の構成を示す下面図である。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に沿って切断した断面図である。図１４は、図１２のＸＩＶ−ＸＩＶ線に沿って切断した断面図である。なお、接地端子３の接続面６の構成のみが異なり、接地端子３の外形等は上記の接地端子３と同様である。

図１２に示されるように、凸部３ｂを略十字状に設けてもよい。換言すると、平行面６ｂを略十字状に設けてもよい。なお、それ以外の部分は、凹部３ａとなる。すなわち、接地端子３には、ｘ軸に対して平行に延在する凸部３ｂと、ｙ軸に対して平行に延在する凸部３ｂが形成される。これらの凸部３ｂは、接続面６の中央部で互いに直交する。略矩形状の接地端子３の４隅それぞれに、略矩形状の凹部３ａが設けられる。

図１３に示されるように、凸部３ｂは、図７に示された凸部３ｂと略同一の構成を有する。また、図１４では、一対の凹部３ａによって凸部３ｂが挟まれている。具体的には、ｙ軸方向の中央部に平行面６ｂが形成される。そして、平行面６ｂの端部から接続面６の外周まで、誘導面６ａが設けられる。このように、短辺方向（ｙ軸方向）に誘導面６ａ、平行面６ｂ、及び誘導面６ａが順次並んでいるため、平行面６ｂから接続面６の外周までの距離が短くなる。従って、フラックスガス９の排出を促進することができる。

さらに、ｘ軸方向における接地端子３の一端から他端まで、平行面６ｂが設けられている。すなわち、信号入出力方向に接地端子３の一端から他端まで、平行面６ｂが設けられている。このため、半田８がなければ、信号入出力方向に接地端子３の一端から他端まで、接地端子３は実装面に面接触する。すなわち、信号入出力方向に、面での接地経路及び放熱経路を確保することができる。従って、より効果的に、高周波信号伝送損失の低減や放熱性の向上を実現できる。

ここで、図１５〜図１８を参照して、接地端子３の変形例２について説明する。図１５は、接地端子３の変形例２の構成を示す下面図である。図１６は、図１５のＸＶＩ−ＸＶＩ線に沿って切断した断面図である。図１７は、図１５のＸＶＩＩ−ＸＶＩＩ線に沿って切断した断面図である。図１８は、図１５のＸＶＩＩＩ−ＸＶＩＩＩ線に沿って切断した断面図である。なお、接地端子３の接続面６の構成のみが異なり、接地端子３の外形等は上記の接地端子３と同様である。

図１５に示されるように、凸部３ｂを略Ｘ字状に設けてもよい。換言すると、平行面６ｂを略Ｘ字状に設けてもよい。なお、それ以外の部分は、凹部３ａとなる。具体的には、凸部３ｂは、略矩形状の接地端子３の対角線状に設けられる。そして、接地端子３のそれぞれの端辺に対応して、略三角形状の凹部３ａが４つ設けられる。これにより、平面度を維持しつつ、接続面６の広範囲にわたり凹部３ａを形成することができる。

図１６〜図１８に示されるように、誘導面６ａは、接続面６中央から外周に近づくに従い、より上方に位置するように延在する。すなわち、ｘ軸に沿った長辺それぞれに対応する２つの凹部３ａには、図１６、図１７に示されるように、ｙ軸方向に傾斜する誘導面６ａが設けられる。そして、ｙ軸に沿った短辺それぞれに対応する２つの凹部３ａには、図１６、図１８に示されるように、ｘ軸方向に傾斜する誘導面６ａが設けられる。

このように、平行面６ｂ（凸部４ｂ）は、略ストライプ状、略十字状、又は略Ｘ字状にすることができる。もちろん、これに限られず、接続面６に誘導面６ａと平行面６ｂが設けられていれば、様々な形状を採用することができる。なお、フラックスガス９の放出経路を妨げてしまうため、平行面６ｂによって取り囲まれる領域がないようにすることが好ましい。

また、上記の誘導面６ａは、いずれも略一定の傾斜を有する平面によって構成したがこれに限られない。例えば、誘導面６ａは、丸みを帯びた曲面によって構成してもよい。もちろん、これらの組み合わせによって構成してもよい。このように、誘導面６ａのｚ座標を連続的に変化させることにより、フラックスガス９を外側へ誘導しやすくなる。また、フラックスガス９を外側へ誘導できれば、誘導面６ａのｚ座標を段階的に変化させてもよい。すなわち、誘導面６ａが階段状の断面形状を有していてもよい。また、半導体チップ４の消費電力や出力差異による発熱量によって、半導体チップ４直下の平行面６ｂの専有面積を変更できる。さらに、半田８の融解時に、振動または加重を加えることにより、さらに本発明の効果を高めることも可能である。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１ 保護カバー、２ 入出力端子、３ 接地端子、３ａ 凹部、３ｂ 凸部、
４ 半導体チップ、５ ボンディングワイヤ、６ 接続面、６ａ 誘導面、
６ｂ 平行面、７ 実装基板、８ 半田、９ フラックスガス、
１１ 接地端子、１２ 半田、１３ 実装基板、１４ ボイド

Claims (7)

1. 半導体素子が搭載された半導体素子搭載部材であって、
   半田を介して実装面と接続される接続面を備え、
   前記接続面は、
   前記実装面に対して略平行な平行面と、
   前記実装面と前記平行面との距離以上、前記実装面から離れて設けられ、前記接続面の外周に近づくに従い、より上方に位置するように延在する誘導面とを備える半導体素子搭載部材。
2. 前記平行面は、前記半導体素子の直下に設けられることを特徴とする請求項１に記載の半導体素子搭載部材。
3. 前記平行面は、前記半導体素子の能動領域の直下に設けられることを特徴とする請求項２に記載の半導体素子搭載部材。
4. 前記平行面は、略ストライプ状、略十字状、又は略Ｘ字状に設けられることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子搭載部材。
5. 前記誘導面は、傾斜を有する平面及び曲面のうち少なくともいずれか一方を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子搭載部材。
6. 半導体素子が搭載された半導体素子搭載部材が実装された半導体装置の製造方法であって、
   実装面上に半田を塗布する工程と、
   前記半田を介して前記実装面上に、平行面と誘導面が設けられた、前記半導体素子搭載部材の接続面を配置する工程と、
   前記接続面と前記実装面の間の前記半田を融解し、前記接続面と前記実装面とを接続する工程とを備え、
   前記平行面は、前記実装面に対して略平行であり、
   前記誘導面は、前記実装面と前記平行面との距離以上、前記実装面から離れて設けられ、前記接続面の外周に近づくに従い、より上方に位置するように延在する半導体装置の製造方法。
7. 前記半田を融解する工程では、振動又は加重を加えることを特徴とする請求項６に記載の半導体装置の製造方法。

Images