JP2014090016A - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP2014090016A JP2014090016A JP2012237995A JP2012237995A JP2014090016A JP 2014090016 A JP2014090016 A JP 2014090016A JP 2012237995 A JP2012237995 A JP 2012237995A JP 2012237995 A JP2012237995 A JP 2012237995A JP 2014090016 A JP2014090016 A JP 2014090016A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- plate
- insulating
- power semiconductor
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000002093 peripheral effect Effects 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000003566 sealing material Substances 0.000 claims abstract description 19
- 230000005855 radiation Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 6
- 238000013459 approach Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 24
- 230000035882 stress Effects 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 13
- 238000005304 joining Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005219 brazing Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】絶縁板に接合する金属板や放熱板の側面の加工処理を減少させて加工コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができるパワー半導体モジュールを提供する。
【解決手段】一方の面に第１の金属板１４ａを配置し、他方の面に第２の金属板１４ｂを配置した絶縁板１３を有する絶縁基板２と、前記第１の金属板側に搭載された半導体チップ３と、前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材６とを備え、前記第２の金属板１４ｂの外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面１４ｄに加工され、前記第１の金属板の外周端面は、切断加工面を維持している。
【選択図】図１
【解決手段】一方の面に第１の金属板１４ａを配置し、他方の面に第２の金属板１４ｂを配置した絶縁板１３を有する絶縁基板２と、前記第１の金属板側に搭載された半導体チップ３と、前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材６とを備え、前記第２の金属板１４ｂの外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面１４ｄに加工され、前記第１の金属板の外周端面は、切断加工面を維持している。
【選択図】図１
Description
本発明は、パワー半導体素子を搭載したパワー半導体モジュールに関する。
電力変換装置、無停電電源装置、工作機械、産業用ロボット等では、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子を搭載したパワー半導体モジュールが使用されている。
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子（半導体チップ）と、半導体素子（半導体チップ）に対向して配置されたプリント基板と、このプリント基板の第１及び第２の主面に形成された金属箔の少なくとも一つと半導体素子（半導体チップ）の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置（半導体モジュール）が提案されている（例えば、特許文献１参照）。ここで、金属箔の外周端面は絶縁板と直交する切断面とされている。
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子（半導体チップ）と、半導体素子（半導体チップ）に対向して配置されたプリント基板と、このプリント基板の第１及び第２の主面に形成された金属箔の少なくとも一つと半導体素子（半導体チップ）の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置（半導体モジュール）が提案されている（例えば、特許文献１参照）。ここで、金属箔の外周端面は絶縁板と直交する切断面とされている。
また、導電パターン付絶縁基板の両面の導電パターン上に銅ブロックを配置し、一方の銅ブロック上にＩＧＢＴチップを搭載し、このＩＧＢＴチップにプリント基板に固着されたインプラントピンをはんだで固着した構成を有する半導体装置用ユニット（半導体モジュール）が提案されている（例えば、特許文献２参照）。ここで、絶縁基板上の導電パターン及び銅ブロックの外周端面は絶縁基板と直交する切断面とされている。
これら特許文献１及び２に記載された半導体モジュールでは、例えば図６(ａ)〜(ｃ)に模式的に示すように構成されている。すなわち、放熱板付絶縁基板１００は、絶縁基板１０１とこの絶縁基板１０１の表裏に接合された第１の放熱板１０２ａおよび第２の放熱板１０２ｂとで構成されている。
絶縁基板１０１は、例えばセラミック製の絶縁板１０３と、この絶縁板１０３の表裏に接合された第１の金属板１０４ａ及び第２の金属板１０４ｂとを備えている。
絶縁基板１０１は、例えばセラミック製の絶縁板１０３と、この絶縁板１０３の表裏に接合された第１の金属板１０４ａ及び第２の金属板１０４ｂとを備えている。
また、第１の放熱板１０２ａおよび１０２ｂは、絶縁基板１０１を構成する第１の金属板１０４ａ及び第２の金属板１０４ｂの外表面にはんだ１０５ａおよび１０５ｂによって接合されている。
そして、第１の放熱板１０２ａ上にＩＧＢＴチップ１０６及びダイオードチップ１０７はんだ１０８によって接合されている。これらＩＧＢＴチップ１０６及びダイオードチップ１０７は、それらの上面にプリント基板１１０に固着されたポスト電極１１１がはんだ１１２によって電気的に接続されている。
これら放熱板付絶縁基板１００、ＩＧＢＴチップ１０６、ダイオードチップ１０７及びプリント基板１１０がアンダーフィル材等の樹脂封止材１１３で封止されている。
そして、第１の放熱板１０２ａ上にＩＧＢＴチップ１０６及びダイオードチップ１０７はんだ１０８によって接合されている。これらＩＧＢＴチップ１０６及びダイオードチップ１０７は、それらの上面にプリント基板１１０に固着されたポスト電極１１１がはんだ１１２によって電気的に接続されている。
これら放熱板付絶縁基板１００、ＩＧＢＴチップ１０６、ダイオードチップ１０７及びプリント基板１１０がアンダーフィル材等の樹脂封止材１１３で封止されている。
このような構成を有するパワー半導体モジュールは、図６（ｂ）に示すように、第１の金属板１０４ａ及び第２の金属板１０４ｂと第１の放熱板１０２ａ及び第２の放熱板１０２ｂとの双方の外周端面が、絶縁板１０３の平面と直交する型取り時の切断面となっている。
このため、−４０℃〜１５０℃のヒートサイクル試験を行った場合に、放熱板付絶縁基板１００のＩＧＢＴチップ１０６を搭載した面とは反対側の面において、はんだ層にクラックが生じたり、絶縁板１０３に損傷を生じたりするという問題点がある。
このため、−４０℃〜１５０℃のヒートサイクル試験を行った場合に、放熱板付絶縁基板１００のＩＧＢＴチップ１０６を搭載した面とは反対側の面において、はんだ層にクラックが生じたり、絶縁板１０３に損傷を生じたりするという問題点がある。
すなわち、第２の放熱板１０２ｂ、はんだ１０５ｂ及び絶縁板１０３の線膨張係数が全て異なるので放熱板付絶縁基板１００内に応力が発生する。半導体モジュールを組立てる際のリフロー工程で、はんだの融点（１８０〜２４０℃）付近で放熱板付絶縁基板１００の第１の金属板１０４ａ及び第２の金属板１０４ｂと第１の放熱板１０２ａ及び第２の放熱板１０２ｂとをはんだ１０５ａ及び１０５ｂによって接合した後、リフロー装置から取り出して常温まで冷却する。このとき、パワー半導体モジュールは、下面側に第２の放熱板１０２ｂが配置され、この第２の放熱板１０２ｂが載置台に載置される関係で、第２の放熱板１０２ｂ側から冷却されることになる。通常の使用状態でも第２の放熱板１０２ｂが冷却フィン等の冷却体に接触されることから下側から冷却される。したがって、加熱時に図７（ａ）に示す状態であるとしたときに、冷却時には、第２の放熱板１０２ｂの収縮量は、はんだ１０５ｂによって拘束されている上側で小さくなり、拘束されていない反対側の下側で大きくなることから図７（ｂ）に示すように第１の放熱板１０２ｂが下向きに凹状となる反りが発生する。
この上記構成を有するパワー半導体モジュールに対してヒートサイクル試験を実施すると、裏面側の第２の放熱板１０２ｂが下向きに凹状となる反りと緩和との変形を繰り返すためはんだ層にクラックが生じるとともに、樹脂封止材１１３は、弾性率が低く、柔軟性がないので、この樹脂封止材１１３内にもクラックを生じ易い。
このため、樹脂封止材１１３内のクラックの発生を抑制するために、従来、高熱伝導性窒化けい素基板の表裏に配置する金属板の外周端部に高熱伝導性窒化けい素基板から離れるにしたがって幅が狭くなる傾斜部を形成することにより、ヒートサイクルが付加さられた場合における金属板に生じる熱応力や残留応力を、傾斜部の組成変形により吸収することにより、金属板の外周端部への応力集中を緩和するようにしたセラミックス回路基板が提案されている（例えば、特許文献３参照）。
このため、樹脂封止材１１３内のクラックの発生を抑制するために、従来、高熱伝導性窒化けい素基板の表裏に配置する金属板の外周端部に高熱伝導性窒化けい素基板から離れるにしたがって幅が狭くなる傾斜部を形成することにより、ヒートサイクルが付加さられた場合における金属板に生じる熱応力や残留応力を、傾斜部の組成変形により吸収することにより、金属板の外周端部への応力集中を緩和するようにしたセラミックス回路基板が提案されている（例えば、特許文献３参照）。
さらに、セラミックス基板の両面にろう材層を介して金属板を接合し、これら金属板をエッチング処理することにより所定の金属回路パターンを形成するとともに、金属板の外周端部にセラミックス基板から離れるにしたがって幅が狭くなる傾斜部を形成し、ろう材層が金属回路パターンの側面よりも外方に張り出すように形成したセラミックス回路基板が提案されている（例えば、特許文献４参照）。この場合には、セラミック基板に金属板を接合するろう材層を金属回路パターンの側面よりも外方に取り出すように形成することにより、セラミックス基板と金属回路パターンとの接合端部に作用する集中応力を低減することができ、セラミックス回路基板の曲げ応力およびたわみ性を向上させて割れの発生が少なく耐久性および信頼に優れた半導体装置を高い製造歩留りで量産することが可能となる。
また、方形状のセラミック基板のおもて、うら両面に導体パターンを接合形成し、おもて面側の導体パターンにチップ熱部品をマウントし、うら面側の導体パターンに放熱用金属ベース板をはんだ接合した絶縁基板において、セラミック基板の四隅コーナー部を面取りして面取り部を形成することにより、熱サイクルに起因して半田接合部に発生する応力集中を緩和し、はんだ亀裂が発生するまでの時間を延ばして基板の疲労寿命を向上させるようにした半導体装置が提案されている（例えば、特許文献５参照）。
しかしながら、特許文献３および４に記載の従来例にあっては、絶縁板の表裏両面に接合した金属板に傾斜部を形成しているので、金属板の加工費が嵩みパワー半導体モジュールの製造コストが嵩むとともに、半導体チップを搭載する金属板の搭載面積が減少するという未解決の課題がある。
さらに、特許文献５に記載の従来例にあっては、方形状のセラミック基板の四隅コーナー部に面取り部を形成するのでセラミックス基板の加工に手間がかかるとともに、樹脂封止材に生じるクラックについては言及していない。
そこで、本発明は上記従来例の未解決の課題に着目してなされたものであり、絶縁板に接合する金属板や放熱板の側面の加工処理を減少させて加工コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができるパワー半導体モジュールを提供することを目的としている。
さらに、特許文献５に記載の従来例にあっては、方形状のセラミック基板の四隅コーナー部に面取り部を形成するのでセラミックス基板の加工に手間がかかるとともに、樹脂封止材に生じるクラックについては言及していない。
そこで、本発明は上記従来例の未解決の課題に着目してなされたものであり、絶縁板に接合する金属板や放熱板の側面の加工処理を減少させて加工コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができるパワー半導体モジュールを提供することを目的としている。
上記目的を達成するために、本発明に係るパワー半導体モジュールの第１の態様は、一方の面に第１の金属板を配置し、他方の面に第２の金属板を配置した絶縁板を有する絶縁基板と、前記第１の金属板側に搭載された半導体チップと、前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材とを備え、前記第２の金属板の外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、前記第１の金属板の外周端面は、切断加工面を維持している。
また、本発明に係るパワー半導体モジュールの第２の態様は、前記第１の金属板及び前記第２の金属板の外表面に金属接合材によって個別に配置した当該第１の金属板及び当該第２の金属板の平面サイズより小さい平面サイズの第１の放熱板及び第２の放熱板をさらに備え、前記第１の放熱板に前記半導体チップを搭載し、前記第２の放熱板の外周端面は、前記第２の金属板から当該第２の金属板の反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、前記第１の放熱板の外周端面は、切断加工面を維持している。
また、本発明に係るパワー半導体モジュールの第３の態様は、第１の金属板及び第２の金属板が、両者の厚みが等しいとともに、絶縁板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向している。
また、本発明に係る半導体モジュールの第４の態様は、第１の放熱板及び第２の放熱板が、両者の厚みが等しいとともに、第１の金属板及び第２の金属板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向している。
また、本発明に係るパワー半導体モジュールの第５の態様は、半導体チップが、絶縁ゲートバイポーラトランジスタを内蔵している。
また、本発明に係る半導体モジュールの第４の態様は、第１の放熱板及び第２の放熱板が、両者の厚みが等しいとともに、第１の金属板及び第２の金属板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向している。
また、本発明に係るパワー半導体モジュールの第５の態様は、半導体チップが、絶縁ゲートバイポーラトランジスタを内蔵している。
本発明によれば、絶縁板の半導体チップを搭載しない側の第２の金属板又は第２の放熱板の外周端面に傾斜面を形成するが、半導体チップを搭載する側の第１の金属板又は第１の放熱板には傾斜面を形成することなく切断面を維持している。このため、ヒートサイクル試験を繰り返した場合に、はんだ層や樹脂封止材へのクラックの発生を抑制しながらパワー半導体モジュールの製造コストを低減することができるとともに、半導体チップの搭載面積を広く確保することができる。
以下、本発明の実施の形態について図面を伴って説明する。
図１は本発明の一実施形態を示す断面図、図２は図１に適用し得る放熱板付絶縁基板の断面図、図３は図２の放熱板付絶縁基板の平面図、図４は図２の放熱板付絶縁基板の底面図である。
図中、１はパワー半導体モジュールであって、このパワー半導体モジュール１は、放熱板付絶縁基板２、この放熱板付絶縁基板２に搭載された半導体チップ３、半導体チップ３にポスト電極４を介して電気的に接続されたプリント基板５、これら放熱板付絶縁基板２、半導体チップ３、プリント基板５を内部に封止する樹脂封止材６を備えている。
図１は本発明の一実施形態を示す断面図、図２は図１に適用し得る放熱板付絶縁基板の断面図、図３は図２の放熱板付絶縁基板の平面図、図４は図２の放熱板付絶縁基板の底面図である。
図中、１はパワー半導体モジュールであって、このパワー半導体モジュール１は、放熱板付絶縁基板２、この放熱板付絶縁基板２に搭載された半導体チップ３、半導体チップ３にポスト電極４を介して電気的に接続されたプリント基板５、これら放熱板付絶縁基板２、半導体チップ３、プリント基板５を内部に封止する樹脂封止材６を備えている。
放熱板付絶縁基板２は、図２に示すように、絶縁基板１１と、この絶縁基板１１の一方の面に接合された第１の放熱板１２ａおよび他方の面に接合された第２の放熱板１２ｂとを備えている。
絶縁基板１１は、伝熱性の良いアルミナ等のセラミックスを主成分とする例えば方形板状の絶縁板１３と、この絶縁板１３の一方の面に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第１の金属板１４ａ及び絶縁板１３の他方の面に同様に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第２の金属板１４ｂとを備えている。
絶縁基板１１は、伝熱性の良いアルミナ等のセラミックスを主成分とする例えば方形板状の絶縁板１３と、この絶縁板１３の一方の面に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第１の金属板１４ａ及び絶縁板１３の他方の面に同様に例えば銀ろう等の金属接合材によって接合された例えば銅、アルミニウム、アルミニウム合金等で構成される第２の金属板１４ｂとを備えている。
また、第１の放熱板１２ａは、例えば銅、アルミニウム等の熱伝導性の高い金属で形成され絶縁基板１１を構成する第１の金属板１４ａの絶縁板１３とは反対側に金属接合部材としてのはんだ１５ａによって接合されている。第２の放熱板１２ｂは、例えば銅、アルミニウム等の熱伝導性の高い金属で形成され絶縁基板１１を構成する第２の金属板１４ｂの絶縁板１３とは反対側に金属接合部材としてのはんだ１５ｂによって接合されている。
そして、第１の放熱板１２ａの第１の金属板１４ａとは反対側に半導体チップ３がはんだ１６によって接合されて搭載されている。
そして、第１の放熱板１２ａの第１の金属板１４ａとは反対側に半導体チップ３がはんだ１６によって接合されて搭載されている。
ここで、絶縁板１３は、図３及び図４に示すように、矩形板状に形成され、四隅にＣ面取り部１３ａが形成されている。また、第１の金属板１４ａ及び第１の放熱板１２ａは、図２及び図３に示すように、絶縁板１３の外形より順次小さい外形に形成され、絶縁板１３と同様に四隅にＣ面取り部１４ｆ及び１２ｆが形成されている。これら第１の金属板１４ａ及び第１の放熱板１２ａは、外周端面がプレス機で型抜き加工したままの絶縁板１３の平面に対して直交する垂直な切断面が維持されている。
これに対して、第２の放熱板１２ｂは、図２及び図４に示すように、外周端面が第２の金属板１４ｂから第２の金属板１４ｂとは反対側に行くにしたがい外方への突出量が減少する傾斜面１２ｄが形成されて断面形状が扁平な逆台形状に形成されている。同様に、第２の金属板１４ｂは、図２及び図４に示すように、外周端面が絶縁板１３から絶縁板とは反対側すなわち第２の金属板１４ｂとの接合面側に行くにしたがい外方への突出量が減少する傾斜面１４ｄが形成されて断面形状が扁平な逆台形状に形成されている。
そして、第２の放熱板１２ｂ及び第２の金属板１４ｂの四隅に傾斜面取り部１２ｅ及び１４ｅが形成されている。
上述したように放熱板付絶縁基板２の表裏で第１の金属板１４ａおよび第１の放熱板１２ａと第２の金属板１４ｂおよび第２の放熱板１２ｂとの外周端面形状を異ならせた理由は、以下の通りである。
そして、第２の放熱板１２ｂ及び第２の金属板１４ｂの四隅に傾斜面取り部１２ｅ及び１４ｅが形成されている。
上述したように放熱板付絶縁基板２の表裏で第１の金属板１４ａおよび第１の放熱板１２ａと第２の金属板１４ｂおよび第２の放熱板１２ｂとの外周端面形状を異ならせた理由は、以下の通りである。
すなわち、本発明者等は前述した図６（ａ）〜（ｄ）の従来例についてヒートサイクル試験（−４０〜１５０℃）を繰り返し行った結果、図６（ｂ）および（ｃ）に示すように、絶縁板１０３については外周面における四隅の角部の上下位置となるａ点で応力集中が発生して樹脂封止材１１３にクラックが生じる。また、絶縁板１０３の下面側に接合された第２の金属板１０４ｂについては外周面における四隅の角部の下側位置となるｂ点で応力集中が発生して樹脂封止材１１３にクラックが生じる。さらに、第２の放熱板１０２ｂについては外周面における四隅の角部における第２の金属板１０４ｂと接合するｃ点に応力集中が発生して樹脂封止材１１３にクラックが生じる。
そして、樹脂封止材１１３のクラック発生頻度は、第２の金属板１０４ｂの外周面の角部におけるｂ点が最も多く、次いで、第２の放熱板１０２ｂの外周面の角部におけるｃ点が多く、次いで、絶縁板１０３の外周面における角部におけるａ点が多くなることが知見された。
このヒートサイクル試験結果から、樹脂封止材１１３に発生するクラックは、放熱板付絶縁基板１００の絶縁板１０３より下側で発生しており、クラックの発生を抑制する傾斜面は第２の金属板１０４ｂ及び第２の放熱板１０２ｂの外周面に形成すればよいことを知見した。
このヒートサイクル試験結果から、樹脂封止材１１３に発生するクラックは、放熱板付絶縁基板１００の絶縁板１０３より下側で発生しており、クラックの発生を抑制する傾斜面は第２の金属板１０４ｂ及び第２の放熱板１０２ｂの外周面に形成すればよいことを知見した。
また、絶縁板１０３の外周面の四隅の角部の応力集中は、角部にＣ面取り部を形成することにより、抑制することができる。
したがって、本実施形態では、上述したように、放熱板付絶縁基板２の上面側の第１の金属板１４ａ及び第２の放熱板１２ａについては外周面に面取り加工を施すことなくプレス機による型取り時の切断加工面をそのまま維持している。
したがって、本実施形態では、上述したように、放熱板付絶縁基板２の上面側の第１の金属板１４ａ及び第２の放熱板１２ａについては外周面に面取り加工を施すことなくプレス機による型取り時の切断加工面をそのまま維持している。
一方、応力集中を生じる放熱板付絶縁基板２の下面側の第２の金属板１４ｂ及び第２の放熱板１２ｂについては前述した従来例と同様に傾斜面１４ｄおよび１２ｄを設けるようにしている。これら第２の金属板１４ｂ及び第２の放熱板１２ｂの外周面に傾斜面１４ｄ及び１２ｄを設けることにより、応力集中を緩和することができ、樹脂封止材６のクラック発生を抑制して長寿命化することができる。
半導体チップ３は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を内蔵するＩＧＢＴチップ３ａと、このＩＧＢＴチップ３ａに内蔵された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）と逆並列に接続されるフリー・ホイーリング・ダイオードを内蔵するダイオードチップ３ｂとで構成されている。これらＩＧＢＴチップ３ａ及びダイオードチップ３ｂは放熱板付絶縁基板２の第１の放熱板１２ａの絶縁板１３とは反対側にはんだ１６を介して接合されることにより放熱板付絶縁基板２に搭載されている。
また、半導体チップ３を構成するＩＧＢＴチップ３ａおよびダイオードチップ３ｂは、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、ＳｉＣ基板上に形成したものでもよい。
なお、放熱板付絶縁基板２上に搭載された半導体チップ３を構成するＩＧＢＴチップ３ａに内蔵される絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とダイオードチップ３ｂに内蔵されるフリーホイーリングダイオード（ＦＷＤ）とは、図５の等価回路に示すように接続している。
なお、放熱板付絶縁基板２上に搭載された半導体チップ３を構成するＩＧＢＴチップ３ａに内蔵される絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とダイオードチップ３ｂに内蔵されるフリーホイーリングダイオード（ＦＷＤ）とは、図５の等価回路に示すように接続している。
図５に示す等価回路図から分かるように、放熱板付絶縁基板２の第１の金属板１４ａ及び第１の放熱板１２ａには、スイッチングデバイス（以下、単にトランジスタという）Ｑ１とＦＷＤ（以下、ダイオードという）Ｄ１の逆並列接続回路が形成されている。
ここで、放熱板付絶縁基板２上に配置される半導体チップ（パワーデバイス）３は、図５に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
ここで、放熱板付絶縁基板２上に配置される半導体チップ（パワーデバイス）３は、図５に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
図１では、放熱板付絶縁基板２の第１の放熱板１２ａ上で、トランジスタＱ１を構成するＩＧＢＴチップ３ａと、その右側にダイオードＤ１を構成するダイオードチップ３ｂとが並列に配置された状態を示している。すなわち、トランジスタＱ１とダイオードＤ１は、放熱板付絶縁基板２上の第１の金属板１４ａとプリント基板５とによって、逆並列に接続されている。そして、ＩＧＢＴチップ３ａおよびダイオードチップ３ｂは、上面に所定距離離間して配置されたプリント基板５に形成（固定）されたポスト電極４に電気的接合部材としてのはんだ１７を介して電気的に接続されている。
ここで、プリント基板５には、一方の面となる裏面に複数のポスト電極４が下方に延長して配設され、他方の面となる表面に外部接続端子となるエミッタ端子ピン１８が形成されている。
ここで、プリント基板５には、一方の面となる裏面に複数のポスト電極４が下方に延長して配設され、他方の面となる表面に外部接続端子となるエミッタ端子ピン１８が形成されている。
なお、図１のようにＩＧＢＴチップ３ａおよびダイオードチップ３ｂを左右に並列配置せずに、前後方向に並列配置することもできる。
ここでは、一方のＩＧＢＴチップ３ａの下面にはトランジスタＱ１のコレクタ電極が形成され、第１の放熱板１２ａを介してパワー半導体モジュール１の外部入力用端子となるコレクタ端子ピン１９に接続されている。また、ＩＧＢＴチップ３ａのおもて面には、トランジスタＱ１のエミッタ電極及びゲート電極が形成され、それぞれポスト電極４を介してプリント基板５に接続される。このうちトランジスタＱ１のゲート電極は、プリント基板５を介してゲート端子ピン（図示せず）と接続されている。
ここでは、一方のＩＧＢＴチップ３ａの下面にはトランジスタＱ１のコレクタ電極が形成され、第１の放熱板１２ａを介してパワー半導体モジュール１の外部入力用端子となるコレクタ端子ピン１９に接続されている。また、ＩＧＢＴチップ３ａのおもて面には、トランジスタＱ１のエミッタ電極及びゲート電極が形成され、それぞれポスト電極４を介してプリント基板５に接続される。このうちトランジスタＱ１のゲート電極は、プリント基板５を介してゲート端子ピン（図示せず）と接続されている。
パワー半導体モジュール１の各構成要素は、例えばアンダーフィル等の絶縁性を有する樹脂封止材６よってモールド成型され、保護される。その結果、パワー半導体モジュール１の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体２０として形成されている。
このように、上記実施形態によると、放熱板付絶縁基板２の半導体チップ３を搭載する側については第１の金属板１４ａおよび第１の放熱板１２ａについは外周端面に特別な加工を施すことなく例えばプレス機による型抜き時の切断加工面をそのまま維持するようにしている。このため、第１の金属板１４ａおよび第１の放熱板１２ａの外周端面を従来例のように傾斜面に形成する必要がなく、この分加工コストを低減することができるとともに、加工時間も短縮することができる。しかも、第１の金属板１４ａ及び第１の放熱板１２ａの外周面が絶縁板の平面に対して直交する切断加工面であるので、傾斜面を形成する場合に比較して半導体チップの搭載面積を大きくすることができる。
このように、上記実施形態によると、放熱板付絶縁基板２の半導体チップ３を搭載する側については第１の金属板１４ａおよび第１の放熱板１２ａについは外周端面に特別な加工を施すことなく例えばプレス機による型抜き時の切断加工面をそのまま維持するようにしている。このため、第１の金属板１４ａおよび第１の放熱板１２ａの外周端面を従来例のように傾斜面に形成する必要がなく、この分加工コストを低減することができるとともに、加工時間も短縮することができる。しかも、第１の金属板１４ａ及び第１の放熱板１２ａの外周面が絶縁板の平面に対して直交する切断加工面であるので、傾斜面を形成する場合に比較して半導体チップの搭載面積を大きくすることができる。
一方、放熱板付絶縁基板２の半導体チップ３を搭載しない面側では、図６（ａ）〜（ｄ）に示す従来例のヒートサイクル試験結果に基づいて、絶縁板１３の外周端面の四隅における角部の上下点に応力集中が生じることから、この絶縁板１３の外周端面の四隅における角部にＣ面取り部１３ａを形成することにより、四隅の角部への応力集中を抑制している。
また、第２の金属板１４ｂ及び第２の放熱板１２ｂについては、外周端面に絶縁板１３から遠ざかる方向に行くにしたがい外方への突出量が減少する傾斜面１４ｄ及び１２ｄを形成している。このため、第２の金属板１４ｂ及び第２の放熱板１２ｂの外周端面にヒートサイクルにより生じる熱応力や残留応力を傾斜面１４ｄ及び１２ｄでの塑性変形により吸収して外周端面への応力集中を緩和することができる。また、傾斜面１４ｄ及び１２ｄにより、第２の金属板１４ｂ及び第２の放熱板１２ｂと樹脂封止材６の密着する面積が大きくなるので、変形の抑制を期待できる。
このため、図６の従来例で発生する各部の応力集中を抑制してはんだ層や樹脂封止材６にクラックが発生することを抑制して、パワー半導体モジュール１を長寿命化することができる。したがって、パワー半導体モジュール１の信頼性を確保することができる。
このため、図６の従来例で発生する各部の応力集中を抑制してはんだ層や樹脂封止材６にクラックが発生することを抑制して、パワー半導体モジュール１を長寿命化することができる。したがって、パワー半導体モジュール１の信頼性を確保することができる。
また、絶縁板１３の表裏の第１の金属板１４ａ及び第２の金属板１４ｂの厚みが等しいとともに、絶縁板１３に接合する第１の金属板１４ａの接合面および第２の金属板１４ｂの接合面の表面積が等しく、且つ第１の金属板１４ａ及び第２の金属板１４ｂの接合面が互いに対向しているので、絶縁板１３の表裏の線膨張率差による変形を均一にすることができ、絶縁板１３への応力を緩和することができる。同様に、第１金属板１４ａ及び第２の金属板１４ｂに接合される第１の放熱板１２ａ及び第２の放熱板１２ｂについても、第１の金属板１４ａに接合される第１の放熱板１２ａの接合面及び第２の金属板１４ｂに接合される第２の放熱板１２ｂの接合面の表面積が等しく、且つ、第１の放熱板１２ａ及び第２の放熱板１２ｂの接合面が互いに対向しているので、第１の金属板１４ａ及び第２の金属板１４ｂに対する線膨張係数差による変形量を均一にすることができ、結果として絶縁板１３への応力を緩和することができる。
このように、本実施形態によるパワー半導体モジュールでは、第１の金属板１４ａ及び第１の放熱板１２ａの加工工程を簡略化するとともに、加工コストの低減を図った上で、ヒートサイクルによる樹脂封止材やはんだ層のクラック発生を防止することができる。
なお、上記実施形態においては、ポスト電極４と半導体チップ３ａ，３ｂの接合をはんだ１７で行っている場合について説明したが、はんだ１７の代わりに金属微粒子，導電性接着剤等の他の電気的接合部材を適用することができる。
なお、上記実施形態においては、ポスト電極４と半導体チップ３ａ，３ｂの接合をはんだ１７で行っている場合について説明したが、はんだ１７の代わりに金属微粒子，導電性接着剤等の他の電気的接合部材を適用することができる。
また、上記実施形態においては、第２の金属板１４ｂ及び第２の放熱板１２ｂの外周端面の傾斜面を断面でみて直線上に形成した場合について説明したが、これに限定されるものではなく、断面円弧状に形成したり、階段状に形成するようにしてもよい。
また、上記実施形態においては、本発明を１ｉｎ１タイプの半導体モジュールに適用した場合にいて説明したが、これに限定されるものではなく、ＩＧＢＴチップ３ａおよびダイオードチップ３ｂを２組内装する２ｉｎ１タイプのパワー半導体モジュールやＩＧＢＴチップ３ａおよびダイオードチップ３ｂを３組以上内装するパワー半導体モジュールにも本発明を適用することができる。
また、上記実施形態においては、本発明を１ｉｎ１タイプの半導体モジュールに適用した場合にいて説明したが、これに限定されるものではなく、ＩＧＢＴチップ３ａおよびダイオードチップ３ｂを２組内装する２ｉｎ１タイプのパワー半導体モジュールやＩＧＢＴチップ３ａおよびダイオードチップ３ｂを３組以上内装するパワー半導体モジュールにも本発明を適用することができる。
なお、上述した実施の形態は、本発明を具体化した例を示すものであり、したがって本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能である。例えば、絶縁板１３に接合された第１及び第２の金属板１４ａ及び１４ｂ上に、第１及び第２の放熱板１２ａ及び１２ｂを接合し、第１の放熱板１２ａ上に半導体チップ３を実装する放熱板付絶縁基板２の代わりに、絶縁板１３に直接第１の放熱板１２ａ及び１２ｂを第１の金属板及び第２の金属板として接合する絶縁基板１１を用意し、第１の放熱板１２ａ上に半導体チップ３を実装してもよい。
１…パワー半導体モジュール、２…放熱板付絶縁基板、３…半導体チップ、３ａ…ＩＧＢＴチップ、３ｂ…ダイオードチップ、４…ポスト電極、５…プリント基板、６…樹脂封止材、１１…絶縁基板、１２ａ…第１の放熱板、１２ｂ…第２の放熱板、１２ｄ…傾斜面、１２ｅ…傾斜面取り部、１３…絶縁板、１３ａ…Ｃ面取り部、１４ａ…第１の金属板、１４ｂ…第２の金属板、１４ｄ…傾斜面、１４ｅ…傾斜面取り部、１５ａ，１５ｂ，１６，１７…はんだ、１８…エミッタ端子ピン、１９…コレクタ端子ピン、２０…モールド成型体、１００…放熱板付絶縁基板、１０１…絶縁基板、１０２ａ…第１の放熱板、１０２ｂ…第２の放熱板、１０３…絶縁板、１０４ａ…第１の金属板、１０４ｂ…第２の金属板、１０５ａ，１０５ｂ…はんだ、１０６…ＩＧＢＴチップ、１０７…ダイオードチップ、１１０…プリント基板、１１１…ポスト電極、１１２…はんだ、１１３…樹脂封止材
Claims (5)
- 一方の面に第１の金属板を配置し、他方の面に第２の金属板を配置した絶縁板を有する絶縁基板と、
前記第１の金属板側に搭載された半導体チップと、
前記絶縁基板及び前記半導体チップを内部に封入する樹脂封止材とを備え、
前記第２の金属板の外周端面は、前記絶縁板から当該絶縁板とは反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、
前記第１の金属板の外周端面は、切断加工面を維持している
ことを特徴とするパワー半導体モジュール。 - 前記第１の金属板及び前記第２の金属板の外表面に金属接合材によって個別に配置した当該第１の金属板及び当該第２の金属板の平面サイズより小さい平面サイズの第１の放熱板及び第２の放熱板をさらに備え、
前記第１の放熱板に前記半導体チップを搭載し、
前記第２の放熱板の外周端面は、前記第２の金属板から当該第２の金属板の反対側に向かうに従い外方への突出量が減少する傾斜面に加工され、
前記第１の放熱板の外周端面は、切断加工面を維持している
ことを特徴とする請求項１に記載のパワー半導体モジュール。 - 前記第１の金属板及び前記第２の金属板は、両者の厚みが等しいとともに、前記絶縁板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向していることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
- 前記第１の放熱板及び前記第２の放熱板は、両者の厚みが等しいとともに、前記第１の金属板及び前記第２の金属板との接合面の表面積が等しく設定され、且つ当該接合面が互いに対向されていることを特徴とする請求項２に記載のパワー半導体モジュール。
- 前記半導体チップは、絶縁ゲートバイポーラトランジスタを内蔵していることを特徴とする請求項１から４のいずれか１項に記載のパワー半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012237995A JP5987634B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012237995A JP5987634B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014090016A true JP2014090016A (ja) | 2014-05-15 |
| JP5987634B2 JP5987634B2 (ja) | 2016-09-07 |
Family
ID=50791711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012237995A Expired - Fee Related JP5987634B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5987634B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017041496A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置 |
| US10262948B2 (en) | 2016-02-16 | 2019-04-16 | Fuji Electric Co., Ltd. | Semiconductor module having outflow prevention external terminals |
| CN115206905A (zh) * | 2021-04-12 | 2022-10-18 | 三菱电机株式会社 | 半导体装置和使用该半导体装置的半导体模块 |
| CN115312488A (zh) * | 2021-05-04 | 2022-11-08 | Jmj韩国株式会社 | 半导体封装、半导体封装制造方法及适用于其的金属桥 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093211A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | 窒化けい素回路基板 |
| JP2002343911A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
| JP2005268821A (ja) * | 2005-05-24 | 2005-09-29 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2009064806A (ja) * | 2007-09-04 | 2009-03-26 | Mitsubishi Electric Corp | 回路基板及びその製造方法並びに半導体モジュール |
-
2012
- 2012-10-29 JP JP2012237995A patent/JP5987634B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093211A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | 窒化けい素回路基板 |
| JP2002343911A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
| JP2005268821A (ja) * | 2005-05-24 | 2005-09-29 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2009064806A (ja) * | 2007-09-04 | 2009-03-26 | Mitsubishi Electric Corp | 回路基板及びその製造方法並びに半導体モジュール |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017041496A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置 |
| US10643914B2 (en) | 2015-08-18 | 2020-05-05 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10262948B2 (en) | 2016-02-16 | 2019-04-16 | Fuji Electric Co., Ltd. | Semiconductor module having outflow prevention external terminals |
| CN115206905A (zh) * | 2021-04-12 | 2022-10-18 | 三菱电机株式会社 | 半导体装置和使用该半导体装置的半导体模块 |
| CN115312488A (zh) * | 2021-05-04 | 2022-11-08 | Jmj韩国株式会社 | 半导体封装、半导体封装制造方法及适用于其的金属桥 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5987634B2 (ja) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
| JP5414644B2 (ja) | 半導体装置 | |
| WO2018146933A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7040032B2 (ja) | 半導体装置 | |
| CN110199579B (zh) | 电子模块以及电子模块的制造方法 | |
| JP2016181549A (ja) | ヒートシンク付きパワーモジュール用基板 | |
| CN107078115B (zh) | 半导体模块 | |
| JP2019153752A (ja) | 半導体装置 | |
| JP5987634B2 (ja) | パワー半導体モジュール | |
| JP6160698B2 (ja) | 半導体装置 | |
| JP6048238B2 (ja) | 電子装置 | |
| US10497586B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2012074730A (ja) | 電力用半導体モジュール | |
| JP2019083292A (ja) | 半導体装置 | |
| JP2009059821A (ja) | 半導体装置 | |
| JP6010942B2 (ja) | 半導体装置およびその製造方法 | |
| JP7367418B2 (ja) | 半導体モジュールおよび車両 | |
| JP2008300627A (ja) | 半導体装置 | |
| JP5268660B2 (ja) | パワーモジュール及びパワー半導体装置 | |
| JP2021048262A (ja) | 半導体装置 | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| TWI766791B (zh) | 雙面冷卻功率封裝結構 | |
| JP4535004B2 (ja) | 両面冷却型半導体装置 | |
| JP7326859B2 (ja) | 半導体モジュール部品 | |
| JP2014041876A (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5987634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |